JPS5974634A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS5974634A JPS5974634A JP18580482A JP18580482A JPS5974634A JP S5974634 A JPS5974634 A JP S5974634A JP 18580482 A JP18580482 A JP 18580482A JP 18580482 A JP18580482 A JP 18580482A JP S5974634 A JPS5974634 A JP S5974634A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- film
- thin
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 230000007261 regionalization Effects 0.000 claims description 7
- 230000000379 polymerizing effect Effects 0.000 abstract 1
- 230000004304 visual acuity Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 12
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体基板上に施された膜又は半導体基板
などパターン被形成部材の、パターン形成方法に関する
。
などパターン被形成部材の、パターン形成方法に関する
。
この種のパターン被形成部材として、半導体基板上に施
された薄膜に微細パターンを形成する場合について説明
する。
された薄膜に微細パターンを形成する場合について説明
する。
従来のパターン形成方法は、第１図（Ａ）〜（Ｄ）に基
板の薄膜のパターン形成を工程順に示す要部断面図のよ
うにしていた。まず、（Ａ）図のように、半導体基板（
１）の上面に形成されである薄膜（２）上にポジ形レジ
スト（３）を均一に塗布し、紫外線（４）を選択的に照
射する。これにより、ポジ形レジスト（３）が分解する
。続いて、現像処理をしくＢ）図のように、レジストパ
ターン（３ａ）を形成する。
板の薄膜のパターン形成を工程順に示す要部断面図のよ
うにしていた。まず、（Ａ）図のように、半導体基板（
１）の上面に形成されである薄膜（２）上にポジ形レジ
スト（３）を均一に塗布し、紫外線（４）を選択的に照
射する。これにより、ポジ形レジスト（３）が分解する
。続いて、現像処理をしくＢ）図のように、レジストパ
ターン（３ａ）を形成する。
このレジストパターン（３ａ）をマスクにＬテ、（０）
図のように、薄膜（２）を化学的エツチング処理をする
。この後、不要になったポジ形レジスト（３）を除去処
理すると、（Ｄ）図のように、薄膜（２）のパターンが
形成される。
図のように、薄膜（２）を化学的エツチング処理をする
。この後、不要になったポジ形レジスト（３）を除去処
理すると、（Ｄ）図のように、薄膜（２）のパターンが
形成される。
紫外線に感光する上記ポジ形レジスト（３）は、解像性
がよく２〜３μｍの微細パターンの形成が可能であるが
、ノボラック樹脂で硬く、分子量も多くて数千までであ
り、薄膜（２）に対して付着性が悪い。
がよく２〜３μｍの微細パターンの形成が可能であるが
、ノボラック樹脂で硬く、分子量も多くて数千までであ
り、薄膜（２）に対して付着性が悪い。
このため、上記従来の微細パターン形成方法では、ポジ
形レジスト（３）の付着性の不良により、薄膜（２）の
加工精度が低く、特に、ウェットエツチングの場合顕著
であった。
形レジスト（３）の付着性の不良により、薄膜（２）の
加工精度が低く、特に、ウェットエツチングの場合顕著
であった。
この発明は、エツチング被形成部材上にゴム系のネガ形
レジストを塗布し、この上に解像性のよいレジストを塗
布し、このレジストに分解又は重合させるエネルギ線を
選択的に照射し、現像によりレジストパターンを形成し
、このレジストパターンをマスクにしてネガ形レジスト
にパターン形成処理をし、これらのパターンをマスクに
し上記パターン被形成部材をエツチングし、付着性のよ
いネガ形レジストの効用で、微細パターンが精度良く形
成される、パターン形成方法を提供することを目的とし
ている。
レジストを塗布し、この上に解像性のよいレジストを塗
布し、このレジストに分解又は重合させるエネルギ線を
選択的に照射し、現像によりレジストパターンを形成し
、このレジストパターンをマスクにしてネガ形レジスト
にパターン形成処理をし、これらのパターンをマスクに
し上記パターン被形成部材をエツチングし、付着性のよ
いネガ形レジストの効用で、微細パターンが精度良く形
成される、パターン形成方法を提供することを目的とし
ている。
以下、この発明の一実施例によるパターン形成方法を、
第２図（Ａ）〜（Ｅ）に基板上の薄膜のパターン形成を
工程順に示す要部断面図につめて説明する。
第２図（Ａ）〜（Ｅ）に基板上の薄膜のパターン形成を
工程順に示す要部断面図につめて説明する。
まず、（Ａ）図のように、半導体基板（１）の上面に形
成されである薄膜（２）上に、この薄膜に対して付着力
の強いゴム系のネガ形しジス） Ｑｌ）を均一に塗布す
る。続いて、このネガ形しジメ） αυ上に、微細パタ
ーン形成に高性能をもつ解像性のよいポジ形レジスト（
３）を均一に塗布する。続いて、紫外線（４）を選択的
に照射する。これにより、ポジ形レジスト（３）が分解
する。続いて、現像処理をしくＢ）図のように、レジス
トパターン（３ａ）”を形成する。上記照射により、ポ
ジ形レジスト（３）は紫外線（４）で分解され、一方、
ネガ形レジスト０１）は重合する。また、現像時には、
ポジ形レジスト（３）の分解領域がポジ形レジスト現像
液に溶解し、他の領域が残る。ネガ形レジスト０１）は
重合度合に無関係に、ポジ形現像液に溶解しないので、
ポジ形レジスト（３）だけの微細なレジストパターン（
３ａ）が形成できる。このようにして形成されたポジ形
レジスト（３）による微細なレジストパターン（３ａ）
に加えて、ネガ形レジスト（１］）の膜厚を有する領域
と、ネガ形レジストαのだけの膜厚差を利用して、基板
（１）上面全体に０□プラズマ処理を施すことにより、
上記レジストパターン（３ａ）以外のネガ形レジスト（
１］）を取り除く。このとき、薄厚のネガ形レジスト０
υの膜厚と同程度の厚さだけポジ形レジスト（３）がレ
ジストパターン（５ａ）領域からも同時に除去されるが
、その除去厚さはわずかである。この状態を（０）図に
示す。
成されである薄膜（２）上に、この薄膜に対して付着力
の強いゴム系のネガ形しジス） Ｑｌ）を均一に塗布す
る。続いて、このネガ形しジメ） αυ上に、微細パタ
ーン形成に高性能をもつ解像性のよいポジ形レジスト（
３）を均一に塗布する。続いて、紫外線（４）を選択的
に照射する。これにより、ポジ形レジスト（３）が分解
する。続いて、現像処理をしくＢ）図のように、レジス
トパターン（３ａ）”を形成する。上記照射により、ポ
ジ形レジスト（３）は紫外線（４）で分解され、一方、
ネガ形レジスト０１）は重合する。また、現像時には、
ポジ形レジスト（３）の分解領域がポジ形レジスト現像
液に溶解し、他の領域が残る。ネガ形レジスト０１）は
重合度合に無関係に、ポジ形現像液に溶解しないので、
ポジ形レジスト（３）だけの微細なレジストパターン（
３ａ）が形成できる。このようにして形成されたポジ形
レジスト（３）による微細なレジストパターン（３ａ）
に加えて、ネガ形レジスト（１］）の膜厚を有する領域
と、ネガ形レジストαのだけの膜厚差を利用して、基板
（１）上面全体に０□プラズマ処理を施すことにより、
上記レジストパターン（３ａ）以外のネガ形レジスト（
１］）を取り除く。このとき、薄厚のネガ形レジスト０
υの膜厚と同程度の厚さだけポジ形レジスト（３）がレ
ジストパターン（５ａ）領域からも同時に除去されるが
、その除去厚さはわずかである。この状態を（０）図に
示す。
次に、薄膜（２）の上面に残ったレジストパターン（３
ａ）、 （ｌｌａ）をマスクにし、（Ｏ）図のように、
薄膜（２）を化学的などのエツチング処理をする。この
後、不要のレジストパターンＣ３ａ）、 （１１ａ）を
除去処理すると、（Ｅ）図のように薄膜（２）の微細パ
ターンが精度良く形成される。なお、ネガ形レジストα
Ｄの膜厚は薄い程、パターン精度の制御が容易である。
ａ）、 （ｌｌａ）をマスクにし、（Ｏ）図のように、
薄膜（２）を化学的などのエツチング処理をする。この
後、不要のレジストパターンＣ３ａ）、 （１１ａ）を
除去処理すると、（Ｅ）図のように薄膜（２）の微細パ
ターンが精度良く形成される。なお、ネガ形レジストα
Ｄの膜厚は薄い程、パターン精度の制御が容易である。
なお、上記実施例では、微細パターン形成用のレジスト
として、紫外線に感光するポジ形レジスト（３）の場合
を示したが、遠紫外線、Ｘ線、イオンビーム、電子ビー
ム等などのエネルギ線にそれぞれ分解又は重合して感度
を示す他の種の、解像性のよいレジストを使用してもよ
い。ただし、上記各レジストの専用現像液に対し、ゴム
系のネガ形レジストが溶解性を示さないようにする。
として、紫外線に感光するポジ形レジスト（３）の場合
を示したが、遠紫外線、Ｘ線、イオンビーム、電子ビー
ム等などのエネルギ線にそれぞれ分解又は重合して感度
を示す他の種の、解像性のよいレジストを使用してもよ
い。ただし、上記各レジストの専用現像液に対し、ゴム
系のネガ形レジストが溶解性を示さないようにする。
捷だ、薄膜（２）は−厚膜であってもよく、材質は酸化
膜、窒化膜又は金属膜であってもよい。
膜、窒化膜又は金属膜であってもよい。
さらに、上記実施例ではエツチング被形成部材として、
薄膜（２）の場合を説明したが、半導体基板など自体に
エツチングする場合にも適用できるものである。
薄膜（２）の場合を説明したが、半導体基板など自体に
エツチングする場合にも適用できるものである。
上記のように、この発明によｉｔば、エツチング被形成
部材上にゴム系のネガ形レジストを塗布し、この上に解
像性のよいレジストを塗布し、この良解像性レジストを
塗布し、このレジストをエネルギ線の選択的照射により
分解又は重合させ、現像してレジストパターンを形成し
、このレジストパターンをもとにして上記ネガ形レジス
トに同一のパターンを形成処理し、これらのレジストパ
ターンをマスクにして上記被形成部材をエツチング加工
するようにしたので、高精度の微細パターンを形成する
ことができる。
部材上にゴム系のネガ形レジストを塗布し、この上に解
像性のよいレジストを塗布し、この良解像性レジストを
塗布し、このレジストをエネルギ線の選択的照射により
分解又は重合させ、現像してレジストパターンを形成し
、このレジストパターンをもとにして上記ネガ形レジス
トに同一のパターンを形成処理し、これらのレジストパ
ターンをマスクにして上記被形成部材をエツチング加工
するようにしたので、高精度の微細パターンを形成する
ことができる。
第１図（Ａ）〜（Ｄ）は従来の基板の薄膜のパターン形
成方法を工程順に示す要部断面図、第２図（Ａ）〜（Ｂ
）はこの発明の一実施例による基板の薄膜のパターン形
成方法全工程順に示す要部断面図である。 １・・・半導体基板、２・・・薄膜、３・・・ポジ形レ
ジスト、３ａ・・・レジストパターン、４・・・紫外ｆ
ｆ１Ｍ、１１・・・ネガ形レジスト なお、図中同一符号は同−又は相当部分を示す。 代理人 葛野信 −（外１名） 第１１図 特許庁長官殿 １．事件の表示 特願昭５’７−１８５８０４号
２、発明の名称 パターン形成方法３、補正をす
る者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片山仁
八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３汚
５、 補正の対象 明細書の「発明の詳細な説明」の掴。 ６、補正の内容 （１）明細書第３ページ第２〜３行の「ノボラツクー−
一一一であり、」を削除する。 （２）明細書第５ページ第１行の「だけの膜厚差」を「
だけの領域の膜厚差」に補正する。 （３）明細書第５ページ第４行の「薄厚の」を削除する
。 （４〕 明細書第６ページ第１１〜１２行の「この良
解像−−−−−塗布し、」を削除する。 以上
成方法を工程順に示す要部断面図、第２図（Ａ）〜（Ｂ
）はこの発明の一実施例による基板の薄膜のパターン形
成方法全工程順に示す要部断面図である。 １・・・半導体基板、２・・・薄膜、３・・・ポジ形レ
ジスト、３ａ・・・レジストパターン、４・・・紫外ｆ
ｆ１Ｍ、１１・・・ネガ形レジスト なお、図中同一符号は同−又は相当部分を示す。 代理人 葛野信 −（外１名） 第１１図 特許庁長官殿 １．事件の表示 特願昭５’７−１８５８０４号
２、発明の名称 パターン形成方法３、補正をす
る者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片山仁
八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３汚
５、 補正の対象 明細書の「発明の詳細な説明」の掴。 ６、補正の内容 （１）明細書第３ページ第２〜３行の「ノボラツクー−
一一一であり、」を削除する。 （２）明細書第５ページ第１行の「だけの膜厚差」を「
だけの領域の膜厚差」に補正する。 （３）明細書第５ページ第４行の「薄厚の」を削除する
。 （４〕 明細書第６ページ第１１〜１２行の「この良
解像−−−−−塗布し、」を削除する。 以上
Claims (2)
- （１）パターン被形成部材上に良密着性のゴム系のネガ
形レジストを塗布し、このネガ形レジスト上に微細パタ
ーン形成用の高解像性のレジストを塗布し、この高解像
性レジストをエネルギ線照射により選択的に分解又は重
合させ、現像処理をして微細パターンを形成し、このレ
ジストパターンをもとにして上記ネガ形レジストに同一
パターンを形成処理し、これら双方のレジストパターン
をマスクにして上記被形成部材をエツチング加工し、後
、上記各レジストパターンを除去処理する、パターン形
成方法。 - （２） パターン被形成部材は半導体基板上に施され
た薄膜からなり、高解像性のレジストはポジ形レジスト
からなることを特徴とする特許請求の範囲第１項記載の
パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18580482A JPS5974634A (ja) | 1982-10-20 | 1982-10-20 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18580482A JPS5974634A (ja) | 1982-10-20 | 1982-10-20 | パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5974634A true JPS5974634A (ja) | 1984-04-27 |
Family
ID=16177174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18580482A Pending JPS5974634A (ja) | 1982-10-20 | 1982-10-20 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5974634A (ja) |
-
1982
- 1982-10-20 JP JP18580482A patent/JPS5974634A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321317A (en) | High resolution lithography system for microelectronic fabrication | |
| US4101782A (en) | Process for making patterns in resist and for making ion absorption masks useful therewith | |
| US4405707A (en) | Method of producing relief structures for integrated semiconductor circuits | |
| JPS5819127B2 (ja) | 微細パタ−ン形成方法 | |
| US20160246171A1 (en) | Method for Patterning Using a Composite Pattern | |
| JPS5974634A (ja) | パタ−ン形成方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JPS6376438A (ja) | パタ−ン形成方法 | |
| JPS59141228A (ja) | 微細パタ−ン形成方法 | |
| US4368215A (en) | High resolution masking process for minimizing scattering and lateral deflection in collimated ion beams | |
| JP2604573B2 (ja) | 微細パターン形成方法 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPS58132927A (ja) | パタ−ン形成方法 | |
| JPS61204933A (ja) | 半導体装置の製造方法 | |
| JPH0685070B2 (ja) | レジストパターンの現像方法 | |
| JPS6054775B2 (ja) | ドライ現像方法 | |
| JPS61128524A (ja) | 微細パタ−ン形成方法 | |
| JPS5839779A (ja) | 写真蝕刻方法 | |
| JPH01304457A (ja) | パターン形成方法 | |
| JPS6076120A (ja) | パタ−ン形成方法 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPH01296620A (ja) | パターン形成方法 | |
| JPS6153849B2 (ja) | ||
| JPS63316055A (ja) | 半導体装置の製造方法 | |
| JPH08203821A (ja) | パターン形成方法 |