JPS596547A - 基板上の化合物層の還元法及び電界効果半導体構造物の製造における該還元法の使用 - Google Patents

基板上の化合物層の還元法及び電界効果半導体構造物の製造における該還元法の使用

Info

Publication number
JPS596547A
JPS596547A JP58114138A JP11413883A JPS596547A JP S596547 A JPS596547 A JP S596547A JP 58114138 A JP58114138 A JP 58114138A JP 11413883 A JP11413883 A JP 11413883A JP S596547 A JPS596547 A JP S596547A
Authority
JP
Japan
Prior art keywords
layer
oxide
substrate
compound
solid electrolyte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58114138A
Other languages
English (en)
Inventor
ミシエル・クロゼ
ルイ・メルカンダリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS596547A publication Critical patent/JPS596547A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S134/00—Cleaning and liquid contact with solids
    • Y10S134/902—Semiconductor wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は例えば基板表面に自然に形成し得る酸化物層の
如き表面層を基板上に少くとも一層形成する化合物の還
元法に係り、特にＭＩＳ（金属−絶縁体一半導体）タイ
プ電界効果半導体構造物の製造に使用し得る。
周知の如く骨間した金属面又は半導体面を薬品、イオン
又は熱などで腐食すると、処理後数秒という極めて短時
間の中に酸化物と場合によっては他の吸着化学種とから
成る薄膜が表面に形成される。
−Ｃ５ このようにして形成された被膜層の厚み値は１００オン
グストロームより小さい。
この現象はマイクロエレクトロニクス又はサブマイクロ
エレクトロニクスで使用される技術、より一般的には薄
膜形成が必要なあらゆる技術において支障を来たさない
わけではない。何故なら前述の如き被膜が生じると形成
すべき薄膜の物理化学的、光学的及び／又は電子工学的
性質が著しく変化するからである。
砒化ガリウム製基板を用いて特にＭＯＳ、ＭＩＳ又はそ
の他類似タイプの素子を含む高性能集積回路を形成する
最新技術はこの現象の重大性を示す好例である。これら
のデバイスは誘電体層、半導体層及び／又は金属層を必
要とするが、この種の集積回路で９基板表面の酸素によ
る被覆率と対応帯域線図の表面曲率との間に関連性があ
るため県止帯のほぼ中央の表面部分にフェルミ準位が位
置する。従って材料の種々の性質を表面才で完全には保
持することができず、その結果これら基板上に形成され
たデノ々イスの大部分が機能不良になる。
前述の欠点を除去する方法として基板表面を洗浄し且つ
これらデバイスの各製造工程を１超高真空（ｕｌｔｒａ
−ｈｉｇｈ　ｖａｃｃｕｍ　）　Ｊとして一般に知られ
ている極めて低い圧力下（約１０−”Ｐａ未満）忙維持
された容器内で実施することも考えられるが、このよう
な技術は接離で膨大な費用がかかるため実用的ではなく
、いずれにしても平常の大気圧条件下に戻した時に表面
汚染の危険を伴う。
そこで高真空技術を用いなくてよい処理法が必要となる
が、本発明の目的はまさにこのような方法の提供にある
。
即ち本発明は基板表面を全体的Ｋ又は部分的に被覆する
所定の種により酸化された少くとも一層の化合物を還元
する方法に係り、該還元法は以下の段階から成ることを
特徴とする。
−前記所定種の電子及びイオン伝導体を成す固体電解質
の層で基板表面を均等に被覆する第１段階、 −該固体電解層を介して前記の還元を行なう第２段階、 本発明は史に該還元法の前記処理段階を含む「ＭＩＳＪ
タイプ電界効果半導体構造物製法にも係る。
本発明がより良く理解されるよう以下添付図面に基づき
他の特徴及び利点を説明する。
本発明の還元法の基本的特徴によればこの方法は次の主
要２段階から成る。
−還元すべき化合物の表層を備えた基板表面を後述の特
徴をもつ固体鋳型体材料層で被覆する第１段階、 −該層を介して前記化合物の還元を行なう第２段階、 先ず第１図を参照しながら本発明で使用される基本的メ
カニズムについて説明しよう。
非限定的第１具体例として、還元すべき化合物が基板構
成材料の少くとも一種類の酸化物である場合を考察する
。この基板材料は例えば砒化ガリウムの如き半導体物質
などである。
第１図には材料Ｍ製の基板ｌが示されている。
該基板はこの材料Ｍの少くとも一種類の酸化物（種々の
酸化物が存在するとして）ＭｘＯｙから成る層で被覆さ
れており、この酸化物層２自体は第１段階で形成された
誘゛亀体層３で被覆されている。
従ってここＫは２つの界面、外部媒質４及び誘電体層３
間の界面１１　と該層３及び酸化物層２間の界面１２と
が存在する。
誘電体材料としては酸素イオン０２−　のみを伝導する
イオン伝導物質が選択されている。この誘電体層は第２
段階での処理後にも誘電膜もしくは不動態化スクリーン
として残留し基板１表面を再汚染から完全に保薩する。
還元を効果的に行なう第２段階の操作を実施するには第
１変形例として還元雰囲気下での熱処理技術を使用し得
る。
その場合は自己の酸化物層と本発明の方法による誘１体
層とで被覆された基板を容器内に配置して成分中食くと
も一種類が酸素である還元用混合気を導入する。
このような気体の一例として本発明では水素ｌ水蒸気（
Ｈ２／Ｈ２０）　　混合物を使用し得るが一酸化炭素／
二酸化炭素（Ｃｏ／Ｃ０２）混合物の如き他の混合気を
使用して°もよい。
外部媒質４内では次の如き可逆反応が起こる。
Ｈ２０材Ｈ２＋ｌ／２０２　　　（１）分圧、特に酸素
の分圧Ｐｏ２　　はこのような反応に基づいて測定する
ことができる。
理想気体と見なされ且つ一定の外圧においてモノサーマ
ル（ｍｏｎｏｔｈｅｍａｌ）な状態変化をする２種類の
気体間の化学反応に関与する様々な種の分圧は熱力学の
法則に基づいて決定し得、これら分圧間の関係は標準自
由エンタルピの変化によって表わされる。
平衡状態における温度及び分圧と標準自由エンタルピと
の関係は次式 ％式％（２１ 該具体例では平衡状態において下記の関係が成立する。
式中、Ｒは理想気体の定数（８，３１４Ｊ／〔モル玉〕
）Ｔは絶対温度、 （Ｐｎ２ｏ）　　は水蒸気の分圧、 （ＰＨ２）は水素の分圧を表わす。
温＋３１−Ｔと一酸化炭素の割合と二酸化炭素の割合と
が４つかれば、酸素の分圧ＰＯ２は自由エンタルピの関
数として計算し得る。
酸化物層では下記の如き可逆反応が生じる。
ＭｘＯｙ！　　ｘＭ＋０’／２）０２　　　　（３１式
式中及びｙは夫々基板ｌ構成物質Ｍと酸素（原子価２）
との原子価に依存する数値を表わす。
同様の方法によって界面Ｉ２における酸素の分圧Ｐ０２
　も計算し得る。この分圧も標準自由エントロピに依存
するが、固体要素の濃度が関与しないという点で前述の
場合とは異なる。該酸素分圧Ｐ′ｏ２　は平衡状態で次
の関係を満たす。
ＲＴ　Ｌｏｇ　（Ｐ’０２　）　＝Δ（１’Ｔ　　　　
　１４）本発明では「酸素分圧一温度」の対を酸化物層
の還元と固体電解質層の酸化とが同時に実施されるよう
選択しなければならない。従ってこの対圧は有効範囲が
存在するが、それについては後項で詳述する。
前述してきたような条件が整うと固体電解質３に無視し
得ない程の電子伝鳩性゛とイオン伝導性とが与えられる
。
固体電解質は後述の如く酸化力ルンウムで安定化したジ
ルコニア（Ｚｒ０２　＋　　Ｃａｂ）ｆＬどであってよ
い。前述の必要性を満たすに十分な温度は約５００℃で
ある。
このような状態で第１図の如く表面に酸素突膝を形成す
ると正の電荷＋十が生じる。
実際、界面１１では次の反応 一１ ０２−　　　　Ｑ　ｅ−→１／　２０２　　　Ｌ５Ｊ即
ち電子と酸素とを同時に遊離するイオン０２−の酸化反
応が生じる。還元すべき酸化物（層２）の安定度が固体
電解質の安定度より小さい場合は界面Ｉ２に次の反応が
生じる。
（２ｙ）ｅ　＋　Ｍｘｏｙ−＋ｘｙｔ　−、＋　ｙσ−
（６）電子は界面■１で遊離した電子が固体電解質の電
子伝導性により伝搬される結果として得られる。
同様にして遊離酸素イオンはイオン伝導性により該電解
質層を貫通する。従って固体寛解質膜３にはこれを貫通
する荷電物質の両極性運動（ａｍｂｉｐｏｌａｒ　ｍｏ
ｔｉｏｎ）が存在する。
処理時間が十分に長ければ酸化物層Ｍ　Ｘ　Ｏｙは完全
に還元され、その結果前述の如く該酸化物が基板材料と
同一の材料を酸化したものである場合は該基板と同一の
性質をもつ層となる。
後の工程で該アセンブリは平常の圧力・温度条件下に戻
され外気と接触するが、この時電解質層３が不動態化ス
クリーンとして機能するため、本発明の目的通り、還元
処理した基板の再汚染は完全に回避される。
要約すれば、還元を効果的に行なうためには容器内温度
Ｔと酸素分圧Ｐ０２との間に次の２条件を同時に満たす
関係が成立しなければならない。
ＰＲｏ　＞　Ｐ　　＞　ＰｏＦ、　　　（７）２ ＴＲｏ　＞　　Ｔ　　＞　　Ｔｏ、　　　　　　ｔ８）
この場合温度−分圧の対は式（２）から求める。またＴ
はＴＤｏ　より小さくなければならない。尚、ＰＲｏ　
は酸化物層を還元するための分圧の最大値、ＰＯＥ　は
電解質層を酸化するための分圧の最小値、ＴＤｏ　は酸
化物層を破壊せしめる温度の最小限界値又は酸化物層が
複数の場合その中食くとも一層を破壊せしめる最低温度
、ＴＲｏ　は酸化物層を還元するための温度の最大値、
ＴｏＦ、は電解質層を酸化するための温度の最小値を表
わす。
これらの関係全てによって還元の生じ得る範囲が規定さ
れるのである。
実践上の理由から前記の関係の他 Ｐｏ２〉Ｐ、Ｇ　　（９）と 〈 Ｐｏ２〜１　　ｓｔｍ　　　　　（１０１とＴ　＞　Ｔ
Ｔ□　　　　　　αυとを条件に加えてもよい。
ＰＰＧは所定ガスの清浄装置によって得ることのできる
最低分圧を表わす。条件００１は大気圧下（９８０６６
，５ｐａ）で作業することが望ましいためである。また
ＴＴｌ　は還元に必要な時間が所定の時間と同等である
ための礎度の最小値を表わす。尚この時間は該還元法の
実用性に鑑み適度に短かくなければならない。
次に、［ＭＩＳＪ（金属−絶縁体一半導体の順で重ねた
構造）の略字で知られており電界効果デバイスを構成す
る半導体構造物より特定的には砒化ガリウム製基板上の
ＭＩＳｍ造物、を製造する場合に関して本発明の方法を
より計測に説明する。
本発明はこのような構造物の製造に適用すると特に有利
である。
砒化ガリウム（ＧａＡｓ）は高性能電子回路の設計上有
利な性質を有しているにも拘らず極めて重大な特異的問
題を引き起こす源ともなる。
この種の構造物の一例として特に天然酸化物ＭＯ８構造
物（金属−酸化物一半導体）が挙げられるＯ 酸化法如何に拘らず酸化物の化学量論的関係は特に界面
近傍の領域では確定し難い。実際、この種のデツキイス
に与えられた表面の酸化物層と砒化ガリウム製基板との
間の界面には通常４０オングストロ一ム程度の厚みをも
つ薄い複合中間層が自然に形成される。該中間層は砒素
とガリウムの酸化物とから成るがこれは酸化砒素が極め
て不安定なためである。この化学反応を式で示すと、Ａ
ｇ３０５　＋２ＧａＡｓ−＋Ｇａ２０Ｂ　＋４Ａｓ　　
（１２１となる。
また、このよう圧して形成された砒素は揮発性が極めて
高い。この現象が生じると禁止帯内に、ドナートラップ
とアクセプタトラップとが形成され、その結果ヒステリ
シス現象と周波数分散現象とが生じ、そのためこのよ、
うな構造物で構成した電子回路の性能が低下する。
先行技術では界面応力を最小限に抑制すべく天然酸化−
以外の誘゛亀体、例えは窒化ケイ素（Ｓｉ３Ｎ４）、ア
ルミナ（Ａｇ２Ｏ３）　　窒化アルミニウム（ＡＱＮ）
、　　二酸化ケイ素（”０２　）＊又は窒化ゲルマニウ
ム（Ｇｅ５Ｎａ　）等が使用されてきた。この場合も問
題は前述の如く天然酸化物の一掃にあり、従って「超高
真空」技術に頼らざるを得ない。
本発明の方法ではこの超高真９技術を使用する必要がな
く、しかも第１段階で基板上に付着した誘電体が２つの
機能、即ち所謂誘電体層としての機能と、砒素の外拡散
（ｅｘｏｄｉｆｆｕｓｉｏｎ　）　　及びこれに続く発
生期酸化物の形成を阻止する封じ込み機能（ｅｎｃａｐ
ｓｕｌａｎｔ　）とを同時に果たす素子を構成する。
第２図乃至第５図は本発明の方法に特有の処理段階を含
むＭＩＳ構造構造製主要製造段階している＠ 第２図には本発明の岬、門外の適切な技術によって予処
理し洗浄した砒化ガリウム與基板１が示されている。こ
の基板は自然に形成された表面層２で被覆されているが
、該層は前述のメカニズムに従い酸化ガリウム（Ｇａｚ
ｅｓ）と酸化砒素（Ａｇ２Ｏ３）と砒素とで構成された
層である。
（以下余白ジ 本発明の方法の第１処理段階を適用して第３図の如くこ
のアセンブリに誘電体層３を付着する。
好ましくはば−ス材料として酸化カルシウムにより安定
化したジルコニア（ＺｒＯ２＋　ＣａＯ）を使用する。
ジルコニアと酸化カルシウムをの原子の割合は夫々８５
％及び１５％である。この材料は５００℃以上の温度で
秀れた酸素イオン伝導性を示す。また約８５０℃までは
砒化ガリウムの封じ込め機能を十分に果たすため砒素の
外拡散が回避される。更に、膨張係数が砒化ガリウムの
それに近いため亀裂又は剥離の危険を伴うことなく基板
表面に広域に亘って付着できる。また、この誘電体は形
成吸熱エネルギが大きいため高温下でも安定していてｆ
ｊｌ！２処理段階の間に酸化物層２と共に還元されるこ
とがない。この大きな吸熱エネルギは、第２段階で酸化
物層２が還元された時点で誘電体層３及び基板１間の界
面を還元により遊離したＡｓ原子及びＧａ原子が下方の
単結晶格子に応じて結晶学的位置に戻っているような界
面にするという効果も有する。
付着した電解質層３は穴のない構造が得られるよう最低
約数百オングストロームの厚みをもつ。　　　　　′最
大の厚みは数千オングストロームであり、その限界値は
ジルコニアと下方層との間で直線膨張係数が互に調和す
るよう決定する。一般的な厚みの範囲は１００Ｇ乃至２
５，００／オングストロームである。
該電解質層は薄膜分野で使用される任意の方法により付
着してよいが好ましくは無線周波数カン−トスバッタリ
ングの呼称で公知の技術を用いる。
より一般的に言えば、電解質の種類の選択は基板又は下
方層の結晶学的特性に応じて行なう。
次に第３図のデバイスを前述の如く調節還元雰囲気容器
内に配置する。この還元雰囲気は例えば水素（Ｈ２）と
水蒸気（Ｈ２Ｏ）との混合物などであり、この場合水蒸
気の割合は通常的０．５ｐｐｍである。小規模生産の場
合該容器は試験管であってもよい。該容器の加熱温度は
通常約５０θ℃である。
この程度の温度まで加熱すると酸化砒素と酸化ガリウム
とを還元せしめると同時にジルコニア層を酸化させるよ
うな広範囲の酸素分圧（１ｏ−５５Ｐｇ　（Ｐｏ２　（
１０−１５Ｐａ　）が得られる。前述の割合で混合した
水素／水蒸気混合物を使用する場合酸素分圧Ｐｏ２は約
１０　　　Ｐａであり、この値は前記の範囲内に含まれ
ている。
このような混合気では化学反応が式（１）に従って生じ
る。
酸化物層では式（３）の反応が２つの素反応に細分され
る。
４／３　　Ａｓ＋０２　　　　：　　　　　Ａｓ（４／
３）０２　　（３ａ）４／３　　Ｇａ＋０２　　；　　
　　Ｇａ（４／３）０２　（３ｂ）酸素分圧Ｐ’　ｏ２
即ち関係（４）を満たす分圧はこれら２つの関係から規
定し得る。
７界面■２では反応（５）が再び生じ、界面Ｉ２では反
応（６）が２つの素反応に分かれて生じる。
− １２ｅ　　＋　２　Ａｓ２０５→４Ａｓ＋６０　　　（
６ａ）０−〒嘱 電子伝導性とイオン伝導性とを考察するためには第６図
に示した第３図の構造物と等価の電気的モデルを互に直
列接続した３つのインピーダンスから成る双極子として
構成するとよい。３つのインピーダンスの中インピーダ
ンスｚ１は互に並列接続された抵抗Ｒ１とキャパシタＣ
１とを備えていて界面１１のインピーダンスを表わし、
インピーダンスｚ２は抵抗Ｒ２とキャパシタＣ２とを有
していて界面工２のインピーダンスを表わし、インピー
ダンスｚ３は抵抗Ｒ３から成っていて酸化物層２のイン
ピーダンスを表わす。
実験で得られたデータから伝導性を制限するのは主とし
てインピーダンスｚ１であることと該アセンブリは種々
の数値特に処理温度が前述の値（５００℃）であれば単
位面積（ｃｒｌ）当り十分に長い休止時間（静定路）に
亘って約１．６Ｘ１０　　Ωｄの等価抵抗に同化し得る
こととが判明した。
基゛板面積が１ｃｒ！、酸化物層の厚みが５０オングス
トロームの場合、所望の還元状態を得るには２．２×１
０　の酸素原子を除去する必要があるがこれは７　ｘ　
１０　　Ｃ，ｃｍ′！の電荷に相当する。このような条
件下では還元処理を１０５０秒間即ち約１８分間続けな
ければならない。従って還元すべき構造物は前述の酸素
分圧及び温度条件下で少くとも１８分に等しい時間の間
、より一般的には該具体例で選択した値以外の特定値に
関して同様に計算した時間の間、容器内に放置しておか
なければならない。
その結果本発明の方法の第２段階が終了すると第４図の
如き構造物、即ち酸化物層が除去されて被ト°−プジル
コニア層３を直接載置した基板１′が得られる。
ＭＩＳタイプ構造物の最終製造段階は厳密には本発明の
範囲に含まれないが、例えば金などの金属片５を所定の
形状に付着する段階であり、ＭＩＳ構造に必要な誘電体
層がこの場合は酸化カルシウムでト９−プしたジルコニ
ア層３から成るということ以外は先行技術の場合と全く
同じである。このジルコニア層は前述の如く封じ込め機
能をも果たすという利点を有する。
前述の用途においても一般的規定同様還元処理に係る種
々の数値の有効範囲を以下のデータに従い規定し得る。
最高温度は約８００℃である。この温度ｇ３対熱安定性
の最も小さい酸化物、即ち酸化砒素（Ａｇ３０ｓ　）の
破壊温度に等しい。
最も還元し離い酸化物は酸化ガリウムである：反応（６
ｂ） ジルコニウムの酸化は次の式に従って行なわれる：Ｚｒ
＋０２　−＋　　ＺｒＯ２（１３）従って自由エンタル
ヒΔＧ↑（関係式２）を計算すれば第７図のグラフにプ
ロットされた限界曲線を規定することができる。曲線Ｃ
１は温度Ｔ（℃）に応じた分圧（ＰＯ２）対数変化を気
圧単位（ｌａｔｍ　＝　９８０．６６．５　ｐａ　）で
表わす反応（６ｂ）に対応する曲線であり、曲線Ｃ２は
反応（１３）に対応する。
温度範囲の絶対上限値は酸化砒素の破壊温度（８００℃
）によって規定され、実践的には一定の処理時間を許容
する温度の最小値ＴＴ１によって規定される。種々の数
値データが前述の値に等しい場合ＴＴ１＝２５０℃であ
り、これは１０時間の処理時間に対応する。
この範囲は第７図に斜線部分で示されている。
第７図に示されている具体例の場合一定温度Ｔ＝５００
℃の下で酸素分圧がとり得る値の範囲は前述の範囲（１
０Ｐａ乃至１０　　　Ｐａ）　　に等しいが、Ｌｏｇ（
Ｐｏ２　）＝−６０に対応する一定圧力下ではこの範囲
を限定する最大温度が温ＴＲＯではなく酸化砒素破壊温
度即ち８００℃である（　ＴＲＯは約９００℃）。
以上第１変形例として第２段階での還元を大気圧下の還
元雰囲気内で行なう場合を説明してきたが、第２変形例
として還元ガスプラズマの作用下におく技術を使用する
こともできる。
この場合は第１段階で電解質層を付着した還元処理すべ
き構造物を例えば水素などのプラズマが発生し【いる容
器内に配置する。このプラズマは所謂Ｒ，Ｆ、（ｒａｄ
ｉｏ−ｆｒｅｑｕｅｎｃｙ　）プラズマか又は連続プラ
ズマであってよい。
この方法に使用される装置は当業者には良く知られてあ
り、例えばフランス特許ＦＲ−Ｂ−２％２３９４１７３
号に一例が開示されている。Ｒ，Ｆ。
プラズマめ場合装Ｒζこ必要な電力は周波数ｆ＝６０Ｍ
Ｈｚｊこ対し通常１００Ｗであり、連続プラズマ６ の場合は通常ＩＷである。容器の圧力は通常１０乃至１
０　　　Ｐａである。
好ましくはプラズマ還元特有の利点を保持すべく、即ち
低温還元（ｃｏｌｄ　ｒｅｄｕｃｔｉｏｎ　）を行なう
べく、還元処理すべきデバイスに対してできるだけ小さ
い加熱効果をもつプラズマを使用するとよい。
本発明の還元法は他の用途にも適用し得る。
一般的には、天然酸化物層又は基板より形成された酸化
物層は如何なる層であっても基板の用途に拘らず還元処
理し得る。
第８図及び第９図に示した別の変形例では酸化物の材料
が基板と異なる性質を有し得る。
第８図には第１材料Ｍ１から成る基板１と、第２材料Ｍ
２の酸化物から成る還元すべき酸化物層２′　と、誘電
体層３とが示されている。この誘電体層は例えば酸化カ
ルシウムでト９−ピングしたジルコニア（Ｚｒ０２＋Ｃ
ａＯ）などから成り、第１段階の間に付着したものであ
る。
第２段階終了後肢構造物の形状は第９図のようになる。
即ち材料Ｍ１製の基板１と、材料Ｍ２製の層２″と誘電
体層３とから成る構造をもつ。この変形例は材料Ｍ２が
金属の場合に特に有利である。その場合は埋込み導体片
が得られる。
第１０図及び第１１図に示した更に別の変形例では酸化
物層が非連続的であってよく、例えば電子的集積回路の
導体相互接続網などがこの方法で得られる。
第１０図の如くこの場合は前述の現象により自然に酸化
した金属で構成された相互接続用導体ストリップ網２′
を載置している基板を第１段階で表面全体に亘り誘電体
層３によって被覆する。
゛第２段階終了後ストリップ２″は還元されている。こ
の基板は最初酸化層２Ｑ（第１０図）で被覆しておいて
もよく、その場合は該酸化層も前述の過程を経て還元さ
れ消去される（Ｍ１１図）。
基板自体は前述してきたように半導体材料で形成するか
、表面に還元すべき天然酸化物が形成される中実金属で
形成するが、又は所定の深さだけ還元すべき誘電体を構
成する酸化物で形成するかのいずれかであってよい。こ
の所定の深さは他の全てのパラメータが一定であれば主
として第２段階の処理時間に依存する。
本発明の方法は固相エピタキシを利用する技術に適用し
ても有利である。この用途については第１２図乃至第１
５図を参照しながら説明しよう。
第１２図は砒化ガリウムの如き第１半導体材料で構成さ
れており且つ表面が前述のメカニズムに従い１然に酸化
物層２で被覆された基板１を示している。
第１３図の如くこの基板上に酸化ガリウム及び酸化アン
チモンなどの如き第２半導体材料から成る酸化物層６を
所定の厚みをもつよう付着する。
その結果得られた第１４図のアセンブリを本発明の方法
の第１段階の処理法に従い固体電解質層３によって被覆
する。この層３は酸化カルシウムで安定化したジルコニ
ア（Ｚｒ０２＋Ｃａ０）−（！あるのが好ましい。
次いで第２段階の処理にかけて酸化物層２及び６を同時
に還元する。こ、の間にガリウムとアンチモンとはエピ
タキシによって再構成され、そ）結果同一種の酸化物層
６（第１４図）からアンチモン化ガリウム層６′（第１
５図）が基板１′、（第１５図）上に形成される。この
時基板の自己酸化層２　（！１２図乃至第１４図）は既
に消去されている。
前述の工程は単一層の形成のみに留まらず、互に異なる
性質と厚みとをもつ複数の半導体層をエピタキシによっ
て積重する場合にも適用し得る。
必要であればこの積重層に第１０図及び第１１図に基づ
いて説明した方法で得られる相互接続網層又は電極層を
加えてもよい。
より一般的には、本発明の方法は酸化物以外の化合物、
例えば屋化物などの還元にも使用し得る。
−例として窒化ケイ素の場合還元反応は次式に従う。
５ｉ５Ｎ４→３Ｓｉ＋２Ｎ２　　　　　　（１４）この
還元は第１段階の間にイオン♂−が基板上の固体電解質
を介して移動するために達成される。電解質としてはア
ンモニウムβ−アルミナなどを使用する。前述の具体例
では基板が半導体材料製であるか又は少くともシリコン
層を担持しているが、基板は前述の如く他にも多様な構
造を有し得る。
関係式（力及び（８）はより一般的には下記のように表
わすことができる。
ｐｉ　＞Ｐｅｓ＋ｐ　＞Ｐｏ　　　　　　　（７ａ　）
ＴＤ　＞ＴＲ＞Ｔ＞ＴＯ（８＆　） Ｒ及び０は前述したように化合物の還元と固体電解質の
酸化とに係る係数であり、Ｄは（化合物が複数ある場合
は）最も低い化合物破壊温度に係る指数であり、ｒｅｓ
ｐＪは酸化作用種即ち前述の具体例では蟹素、に係る指
数である。
以上説明してきた種々の具体例中基板の厚みは通常下記
の範囲内に含まれるが、これらの数値に厳密に限定され
るわけではない。
一半導体基板：１００乃至５００マイクロメーター金属
性又は誘電性基板：　２ｍｍ以下天然酸化物層の厚みは
１００オングストローム未満、砒化ガリウムなどが酸化
した結果形成される酸化物層の厚みは約３００オングス
トロームである。
本発明は前述してきた用途に限定されず、基板上に付着
した単−又は複数の化合物層の還元であれば如伺なる場
合にも適用し得る。但、本発明は以下の条件中央くとも
１つが満たされていると特に有利である。
ａ）基板が処理温度に対し不安定であり、固体電解質が
イオン伝導体としての機能と基板分解を阻止する封じ込
め機能とを果たすこと。
ｂ）基板が単結晶質であり、還元した種が基板上でエピ
タキシにより再構成され得ること。
Ｃ）基板が大気と反応して自然に酸化する性質を有し、
電解質が還元した表面の不動態化作用をもつこと。
【図面の簡単な説明】
第１図は本発明の範囲内で使用される物理的現象の説明
図、第２図乃至第５図は本発明の方法特有の処理段階を
含むＭＩＳ構造物製法の説明図、第６図は表面が酸化し
ており且つ固体電解質で被覆されている基板を備えたデ
バイスと等価の電気図、第７図は特定具体例における本
発明の方法の使用範囲を示すグラフ、第８図乃至第１５
図は本発明の方法の種々の適用例を示す説明図である。 ２．６．２０・・・・・・酸化物層。 ３・・・・・・線型体層。 ４・・・・・・外部媒質。 代理人弁電士今　　村　　　元 ＦＩＧ、９ ＦｆＧ、１１

Claims (1)

  1. 【特許請求の範囲】 （１）基板表面を部分的又は全体的に被覆する所定の種
    により酸化された少くとも一層の化合物を還元する方法
    であり、 前記の所定種の電子伝導体とイオン伝導体とを兼ねる固
    体電解質の層を基板表面を均等に被債するよう配置する
    第１段階と、該固体電解質層を介して前記の還元な実施
    する第２段階 とからなっていることを特徴とする方法。 （２＋　　前記ｉ１段階において、固体電解質層な形成
    すべく電解質構成材料をカソードスフ９ツタリングによ
    り基板表面上に均等にデポジットすることを特徴とする
    特許請求の範囲第１項に記載の方法。 （３）前記第２段階において、少くとも一層の酸化化合
    物層で被覆された基板を前記固体電解質層な通して混合
    気から成る還元雰囲気の作用下におき、該混合気が少く
    とも前述の所定種を含んでいると共に下記の関係 ＰＲ＞　　Ｐｅ５ｐ　＞　Ｐｏ。 ＴＲ）　　Ｔ　　＞　　ＴＯｐ Ｔｏ　　＞　　Ｔ 〔式中、ＰＲ及びＴａ　は夫々所定株の最大分圧と各酸
    化化合物の還元温度中の最大値とを表わし、 Ｐｅ５ｐ及びＴは夫々該混合気中の前記所定種の分圧と
    該混合気の温度とを表わＱｌＰＯ及びＴｏは夫々前記所
    定種の最小分圧と電解質層が酸化するための最低温度と
    を表わし、 ＴＤは少くとも一種類の酸化化合物の最低破壊温度を表
    わす〕 を全て同時に満たすことを特徴とする特許請求の範囲第
    １項に記載の方法。 （４）前記第２段階において、少くとも一層の酸化化合
    物層で被覆された基板を＃記固体電解質層を通して還元
    プラズマの作用下におくことを特徴とする特許請求の範
    囲第１項に記載の方法。 １５１　　：ｉ！元フラスマが無線周波数水素プラズマ
    であることを特徴とする特許請求の範囲第４項忙記載の
    方法。 （６）前記の所定部が酸素であることを特徴とする特許
    請求の範囲第１項に記載の方法。 （力　基板が砒化ガリウムで構成されており、還元すべ
    き化合物が酸化ガリウムと酸化砒素とから成っているこ
    とを特徴とする特許請求の（８）　　１０−”ＦａＶＣ
    等しい酸素分圧を得るべく前記混合気が５００℃に加熱
    され且つ水素と水蒸気とを０．５　ｗａに等しい割合で
    含むことを特徴とする特許請求の範囲第７項に記載の方
    法。 （９）　　固体電解質層が酸化カルシウムで安定化した
    ジルｌココアから成り、ジルコニアと石灰との原子の割
    合が夫々８５％及び１５％であり、該層の厚みが１００
    ０乃至２５００オングストロームであることを特徴とす
    る特許請求の範囲第６項に記載の方法。 四　還元すべき化合物が基板構成材料とは異なる材料の
    化合物であることを特徴とする特許請求の範囲第６項に
    記載の方法。 Ｑｌ）　　基板が砒化ガリウム製であり、還元すべき化
    合物が酸化ガリウムと酸化酸素とから成る第１酸化物層
    と基板材料とは異なる材料の酸化物から成る表面の第２
    酸化物層とを含むことを特徴とする特許請求の範囲第６
    項に記載の方法。 Ｑ２　　前記第２酸化物層がアンチモン化ガリウムの酸
    化物で構成されていることを特徴とする特許請求の範囲
    第１１項に記載の方法。 （１，Ｉ　　８元すべき化合物が金属酸化物を含んでい
    る仁とを特徴とする特許請求の範囲第６項に記載の方法
    。 （１４１前記金属酸化物が基板を均等に被僅しているこ
    とを特徴とする特許請求の範囲第１３項に記載の方法。 （１９前記金属酸化物が基板表面の所定部分な被覆する
    相互接続網で構成されていることを特徴とする特許請求
    の範囲第１３項に記載の方法。 αｅ　前記の所定部が窒素であることを特徴とする特許
    請求の範囲第１項に記載の方法。 ａｎ　　還元すべき化合物が窒化ケイ素であり固体電解
    質がアンモニウムβ−アルミナであることを特徴とする
    特許請求の範囲第１６項に記載の方法。 Ｑｌ　　特許請求の範囲第１項に記載の還元法の処理段
    階を含むＭＩＳタイプ電界効果半導体構造物製法であり
    、固体電解質層表面の所定部分を被覆する金属片を付着
    して少くとも一層の還元した半導体層と固体電解質層か
    ら成る誘電体層と金属層とを積重しだＭｉｓ構造を形成
    するための段階をも該還元法の第２段階の後に含んでい
    ることを特徴とする製法。
JP58114138A 1982-06-25 1983-06-24 基板上の化合物層の還元法及び電界効果半導体構造物の製造における該還元法の使用 Pending JPS596547A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8211215A FR2529384B1 (fr) 1982-06-25 1982-06-25 Procede de reduction de compose en couche sur un substrat et son application a la fabrication de structure semi-conductrice a effet de champ
FR8211215 1982-06-25

Publications (1)

Publication Number Publication Date
JPS596547A true JPS596547A (ja) 1984-01-13

Family

ID=9275430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58114138A Pending JPS596547A (ja) 1982-06-25 1983-06-24 基板上の化合物層の還元法及び電界効果半導体構造物の製造における該還元法の使用

Country Status (4)

Country Link
US (1) US4521951A (ja)
EP (1) EP0100251A1 (ja)
JP (1) JPS596547A (ja)
FR (1) FR2529384B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2552266A1 (fr) * 1983-09-15 1985-03-22 Thomson Csf Procede de fabrication d'une couche de materiau semi-conducteur comprenant une etape de recuit
EP0362237A1 (en) * 1987-05-15 1990-04-11 Cambridge Advanced Materials Limited Superconducting materials, methods and derivated devices
FR2617645B1 (fr) * 1987-07-03 1989-10-20 Thomson Csf Dispositif en materiau supraconducteur et procede de realisation
FR2626409B1 (fr) * 1988-01-22 1991-09-06 Thomson Csf Dispositif en materiau supraconducteur et procede de realisation
WO1992009108A1 (en) * 1990-11-16 1992-05-29 United States Department Of Energy Oxidation of gallium arsenide
JP3419665B2 (ja) * 1997-10-27 2003-06-23 沖電気工業株式会社 半導体装置の製造方法
US6297539B1 (en) * 1999-07-19 2001-10-02 Sharp Laboratories Of America, Inc. Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
US6797525B2 (en) * 2002-05-22 2004-09-28 Agere Systems Inc. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1571980A1 (de) * 1966-03-11 1971-04-08 Battelle Institut E V Verfahren zur Herstellung von Elektroden fuer galvanische Hochtemperatur-Brennstoffzellen mit festem Elektrolyt
US3532627A (en) * 1966-12-01 1970-10-06 Gen Electric Reduction in the iron content of stabilized zirconia
US3522103A (en) * 1967-07-28 1970-07-28 Gen Electric Process for the densification of mixed nickel oxide and stabilized zirconia
US3943014A (en) * 1974-02-07 1976-03-09 Sanken Electric Company Limited Process for the fabrication of silicon transistors with high DC current gain
US4218527A (en) * 1979-03-30 1980-08-19 Union Carbide Corporation Lead dioxide/fluoride-containing cathodes for solid electrolyte cells
DE3026141A1 (de) * 1980-07-10 1982-02-18 Varta Batterie Ag, 3000 Hannover Galvanische festelektrolytzelle

Also Published As

Publication number Publication date
FR2529384B1 (fr) 1986-04-11
FR2529384A1 (fr) 1983-12-30
US4521951A (en) 1985-06-11
EP0100251A1 (fr) 1984-02-08

Similar Documents

Publication Publication Date Title
JP4509868B2 (ja) 半導体装置の製造方法
US4707721A (en) Passivated dual dielectric gate system and method for fabricating same
EP0525650B1 (en) Method for fabricating a semiconductor device with capacitor insulating film
JPH06314777A (ja) 半導体デバイスの製造方法
US6740248B2 (en) Method for etching dielectric films
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
Colby et al. Boron segregation at Si‐SiO2 interface as a function of temperature and orientation
JPS596547A (ja) 基板上の化合物層の還元法及び電界効果半導体構造物の製造における該還元法の使用
US4729009A (en) Gate dielectric including undoped amorphous silicon
US5677226A (en) Method of making integrated circuits
US6709990B2 (en) Method for fabrication of a high capacitance interpoly dielectric
JPS6128213B2 (ja)
JPS59193044A (ja) 半導体基板の製造方法
JPH05304205A (ja) 半導体装置及びその製造方法
US4791071A (en) Dual dielectric gate system comprising silicon dioxide and amorphous silicon
EP0418468B1 (en) Method for producing an ultra-thin dielectric for microelectronics applications
Temple et al. Mechanical Stress in SiO2 Films Obtained by Remote Plasma‐Enhanced Chemical Vapor Deposition
JP2834344B2 (ja) 半導体装置の絶縁膜の製造方法
US5175129A (en) Method of fabricating a semiconductor structure having an improved polysilicon layer
Alnot et al. Study of Reactive Ion Etching of the Si3 N 4/GaAs Interface in CF 4 Plasmas by X‐Ray Photoelectron Spectroscopy and X‐Ray Photoelectron Diffraction
Zheng et al. Optimal thickness for Si interlayer as diffusion barrier at the Si3N4/GaAs interface: A transmission electron microscopy study
JPS5943549A (ja) アルミニウム配線層の形成方法
Hattori et al. DEPTH PROFILING OF PLASMA ANODIZED SILICON NITRIDE FILMS BY XPS
US20040023454A1 (en) Method for utilizing re-oxidation of nitride layer to form super thin nitride gate oxide layer
JPH02192402A (ja) 酸化物超伝導材料の保護膜の形成方法