JPS5963748A - 半導体素子用ケ−ス - Google Patents

半導体素子用ケ−ス

Info

Publication number
JPS5963748A
JPS5963748A JP58104322A JP10432283A JPS5963748A JP S5963748 A JPS5963748 A JP S5963748A JP 58104322 A JP58104322 A JP 58104322A JP 10432283 A JP10432283 A JP 10432283A JP S5963748 A JPS5963748 A JP S5963748A
Authority
JP
Japan
Prior art keywords
frame
cover
case
base
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58104322A
Other languages
English (en)
Inventor
モ−リス・ドウ−テイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RE SHIRISHIYON SEMIKOONDOYUKUT
RE SHIRISHIYON SEMIKOONDOYUKUTAARU ESUESUSEE
Original Assignee
RE SHIRISHIYON SEMIKOONDOYUKUT
RE SHIRISHIYON SEMIKOONDOYUKUTAARU ESUESUSEE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RE SHIRISHIYON SEMIKOONDOYUKUT, RE SHIRISHIYON SEMIKOONDOYUKUTAARU ESUESUSEE filed Critical RE SHIRISHIYON SEMIKOONDOYUKUT
Publication of JPS5963748A publication Critical patent/JPS5963748A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Packging For Living Organisms, Food Or Medicinal Products That Are Sensitive To Environmental Conditiond (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) この発明は、金属製のベース(base :底板)とプ
ラスチック製のカバーを含む、半導体素子用のケースに
関する。この発明は特に、高周波動作用の半導体素子用
のケースとして説明されるが、しかしながら、この発明
はこのような用途に限定されろものではない。
(背景技術) 例えば高周波トランジスタなどの高周波半導体素子の分
野では、素子を収容するために使用されるケースは、一
般に適宜の雰囲気ガスを充填した密封構造が採用され、
密封構造はセラミック部分で形成され、従ってガラス−
金属型の密側構造が用いられろ。こσ)ような密封構造
はかなり高価である。
この発明の1つの目的は、半導体素子用、特に高周波半
導体素子用の、金属製ベース上にプラスチック材料製の
カバーが載壷され、ベースとカバーにより形成される空
間に硬化性絶縁@判を充填した、一般的にプラスチック
ケース形と称される、特に安価なケースを提供すること
にある。
こQ)棟のプラスチックケースは一般に、非常に高い周
波数では動作しない半導体電力素子用として使用されて
いる。このプラスチックケースを高周波領域で採用する
場合には、これらの高周波半導体素子がしばしば非常に
もろく、しかも硬化性材料が硬化する際の収縮に耐え得
ないという特定の問題が発生する。さらに高周波半導体
素子においては、素子の特定のメタライズ領域と出力側
コネクタの間の接続ワイヤの数が、しばしば非常に多い
。これらの異なった接続ワイヤの相互の位置関係が、高
周波素子の動作周波数を調整する1つの手段となってい
る。もしも従来のプラスチックケースが使用されると、
硬化性材料の収縮の際に、異なった接続ワイヤの相互の
位置関係が変わり、高周波素子σ)動作周波数が変わっ
てしまう。
従って公知の技術では、高周波素子に対してはプラスチ
ックケースの使用を止めるか、あるいは硬化性材料は硬
化の際に収縮が実用上ゼロであることが要求され、こσ
)ような研究は現在のところ満足すべき成果を収めてお
らず、あるいは非常に高価な硬化性材料を使用せざるを
得す、これは所要の目的すなわち安価なケースを得ると
いう目的に反する。
(発明の開示) 従って、上記目的を達成するため、この発明の半導体素
子用ケースの特徴は、金属製のベースとプラスチック材
料製のカバーを含む半導体素子用ケースにおいて、前記
カバーより小さくかつ前記半導体素子より大きい形状の
弾性材料製のフレームが設けられ、該フレームの外周と
前記カバーの側壁の間の領域に硬化性絶縁材料が、該側
壁およびケースの底壁に付着するように充填されること
にある。
この発明のより具体的な実施例による半導体素子用ケー
スの特徴は、金属製のベース上に配置される電気絶縁性
かつ熱伝導性のウェーハ上に配置サレる半導体素子用の
ケースにおいて、前記ウェーハが、メタライズ領域に接
続される端子の数に少なくとも等しい数の前記メタライ
ズ領域を有し、該メタライズ領域に接続グリッドの接続
ラグが係合し、前記ベースにプラスチック材料製のカバ
ーが当てがわれ、該カバーの横方向部分が開口して前記
接続ラグが該開口を通過することにある。そして、さら
に半導体素子用ケースは、前記半導体素子を取り囲む弾
性材料製のフレームが設けられ、該フレームの前記ウェ
ーハ上に当接する下面と該フレームの上面が前記カバー
の土壁の下面により押圧されることを特徴とする。ベー
スとカバーの間の空間のフレームの外側の領域に、硬化
性絶縁材料が充填される。
好ましくは、フレームの壁部は面取りされて、フレーム
の各壁部の下面が細くされ、実質的に5ね状(リッジ:
 ridge)または鋭いエツジに形成される。
従って、この発明によれば、プラスチックケースの経済
性の利点を有すると共に、半導体素子自体を硬化性材料
で覆うことが防止され、素子が空気またはその他の制御
されたガス中に存在し、ケースの底壁と上面およびフレ
ーム、およびこのフレームを取り囲む硬化状態の硬化性
絶縁材料により形成されるリングにより構成される密封
構造により、ガスの気泡が外部の雰囲気から隔絶される
(発明を実施テろための最良の形態) この発明の上記およびその他の目的、特徴および効果は
、図面を参照して以下の実施例の説明において詳細に述
べられる。
第1図は、標準化符号TO’220で一般的に指定され
る形式の半導体素子用ケースで、このケースにこの発明
が適用されろ。このケースはベース(base:底板)
10を含み、こQ)ベース10上に半導体素子11の底
面が取り付けられる。1図示の実施例では、半導体素子
11はベース10に直接はんだ付けされるのではなく、
絶縁性のセラミック板(ウェーハ)12上に載置され、
セラミック板120ベース10 K 対向づ−る下面は
均一にメタライズされ、上面にはいくつかのメタライズ
領域を有する。すなわち、第1のメタライズ領域13に
は半導体素子11の底面がはんだ付けされ、第2のメタ
ライズ領域14は半導体゛素子11θ)1つの端子に対
応し、第3のメタライズ領域15は半導体素子11の別
の端子に対応する。半導体素子11が高周波素子である
場合にはしばしば、素子11の多数の端子と多数のメタ
ライズ領域のそれぞれを接続する多数の細い金線からな
る接続ワイヤ16を有する複合接続が用いられる。ケー
スはまた、メタライズ領域13.14および15のそれ
ぞれと電気的に接触jるだめの3つの接続ラグ(lug
:突起物)21.22および乙を有する接続グリッド(
grid :格子状のもの)を含む。接続ラグ21と2
3は第1および第3のメタライズ領域13および15上
に直接載置されてはんだ付けされ、接続ラグ22はベー
ス10のノツチ17内に収容され、第2のメタライズ領
域14にはんだ付けにより接続される。最後に、ケース
はプラスチック材料製のカバー30を含み、このカバー
30はベース10上の位置決め手段、例えばビンに対応
する位置決め手段、例えば穴を有してもよい。
第1図に示す形式のケースを組み立てるためには、接続
ラグ13.14.15がベース10側の対応する部分に
はんだ付けされ、次いでケースが位置決めされ、前面(
または横方向部分)が開口するカバー30が形成する空
間に、時には単に樹脂と呼ばれる熱硬化性絶縁材料が充
填される。半導体素子が高周波素子の場合は、ケース組
立ての上記最後の工程、すなわち硬化性樹脂の充填工程
は、種々の困難を伴なう。実際に、非常にもろい金線で
ある接続ワイヤ■6の相対的な位置関係は、一般的に半
導体素子の同調周波数の調整のための一手段である。樹
脂の鋳込みまたはその収縮の際、接続ワイヤ16が動い
てしまい、同調が狂う。従って現在までのところ、高周
波半導体素子を組み立てるためにプラスチックケースな
用いて樹脂を充填することは不可能であると考えられて
きた。しかしながら、カバー30の側壁の下面をベース
10に接合し、カバー30の開口部を熱硬化性樹脂によ
り素子11まで入り込まないように閉塞する種々の試み
がなされてきた。この試みには幾多の実用的な困難が生
ずるが、その原因は特に、樹脂が周囲を取り囲んで、囲
いを緊密にしなければならない比較的厚い接続ラグ21
.22および乙が存在するためである。
従って、樹脂がケース30内の素子11に入り込まない
で接続ラグ21,22.23σ)周囲に流れ込むように
、樹脂の条件を軟か過ぎずかつ固過ぎないように選択し
なければならない。従って試みられた製造工程は、産業
上容易に実用化できないものである。
従って、この発明では第2図に示すように、接続グリッ
ド20をはんだ付けした後、カバー30を位置決めする
前に、例えばエラストマーなどの弾性材料からなるフレ
ーム40を半導体素子11と細い接続ワイヤ16の周囲
に配置する。このフレーム40と絶縁性のセラミック板
120表面の間の接触領域を第1図に破線で示す。好ま
しくはフレーム40は面取りされた形状とし、これ炉よ
りセラミック板に当接するフレーム40の下面の鋭いエ
ツジに特に良好な弾性を持たせ、当接面の種々の凹凸に
順応できろようにする。この当接面の種々の凹凸は、メ
タライズや、図示の実施例とは異なって接続ラグか交叉
する場合の接続ラグの交叉によって発生する。
フレーム40を配置した後、カバー30を所定の位置に
置き、かつカバー30によりフレーム400)上面を押
圧して、フレーム40を所定の位置に保持する。
次いで第3図に示すように、従来と同様にカバー30の
内側に例えばエポキシ樹脂などの硬化性絶縁材料を充填
する。従って半導体素子11は、横方向はフレーム40
とフレーム40の密封を保証する樹脂50、土壁はカバ
ー30の土壁、そして下壁はベース10またはベース1
0に固定されたセラミック板12などの何らかの部品に
より形成される密封構造60内に配置される。従って、
プラスチックケースな使用することに起因する低コスト
の利点と、収縮し易くかつ半導体素子やその接続ワイヤ
を汚したり変形させ易い絶縁物質に半導体素子が直接接
触しない金属ケースに起因する利点が加え合わされる。
従って、この発明は基本的には上述したように特に高周
波素子への適用のためになされたもσ)であるが、この
発明は図示以外の異なったプラスチックケースな用いる
他の種々の応用に適用可能であり、これは一般に、樹脂
の収縮に関する現象が半導体素子の内部応力の原因とな
り、その信頼性に悪影響を及ぼすからである。弾性部材
であるフレーム40は、単純なエラストマー製のフレー
ムに代わり、釣鐘形であってもよ(、すなわち、プラス
チックケースの土壁によって所定の位置に直接または間
接に保持される土壁を有するものであってもよい。
この発明は以上明確に説明された実施例に限定されるも
のではない。この発明は特許請求の範囲内に含まれる種
々の変形例や一般例を包含するものである。
【図面の簡単な説明】
第1図はこの発明σ)半導体素子用ケースの主要部の分
解斜視図、第2図は同上の部分断面斜視図、第3図は同
上の断面図である。 10・・・ベース、     11・・・半導体素子、
12・・・セラミック板、   13〜15・・・メタ
ライズ領域、16°°゛接続ワイヤ、   加・・・接
続グリッド、21〜23・・・接続ラグ、  30・・
・カバー、・40・・・フレーム、    50・・・
硬化性絶縁材料。

Claims (1)

  1. 【特許請求の範囲】 (1)金属製のベースとプラスチック材料製のカバーを
    含む半導体素子用ケースにおいて、前記カバーより小さ
    くかつ前記半導体素子より大きい形状の弾性材料製のフ
    レームが設けられ、該フレームの外周と前記カバーの側
    壁の間の領域に硬化性絶縁材料が、該側壁およびケース
    の底壁に付着するように充填されることを特徴とする半
    導体素子用ケース。 (2)  フレームの壁部が面取りされて該フレームの
    ベースに当接する下面が細(され、実質的に連続する鋭
    いエツジを形成する特許請求の範囲第1項記載の半導体
    素子用ケース。 (3)金属製のベース上に配置される電気絶縁性かつ熱
    伝導性のウェーノ・上に配置される半導体素子用のケー
    スにおいて、前記ウエーノ・が、メタライズ領域に接続
    される端子の数に少なくとも等しい数の前記メタライズ
    領域を有し、該メタライズ領域に接続グリッドの接続ラ
    グが係合し、前記ベースにプラスチック材料製のカバー
    が当てがわれ、該カバーの横方向部分が開口して前記接
    続ラグが該開口を通過し、さらに、前記半導体素子を取
    り囲む弾性材料製のフレームが設けられ、該フレームの
    前記ウェーハ上に当接する下面と該フレームの上面が前
    記カバーの土壁の下面により押圧されることを特徴とす
    る半導体素子用ケース。 (41ベースとカバーの間の空間のフレームの外側の領
    域に、硬化性絶縁材料が充填される特許請求の範囲第3
    項記載の半導体素子用カバー。 (5)  フレームの壁部が面取りされて該フレームの
    ベースに当接する下面が細くされ、実質的に連続する鋭
    いエツジを形成する特許請求の範囲第4項記載の半導体
    素子用ケース。
JP58104322A 1982-06-15 1983-06-13 半導体素子用ケ−ス Pending JPS5963748A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8210404A FR2528658A1 (fr) 1982-06-15 1982-06-15 Boitier a capot plastique pour composants semi-conducteurs
FR8210404 1982-06-15

Publications (1)

Publication Number Publication Date
JPS5963748A true JPS5963748A (ja) 1984-04-11

Family

ID=9275014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58104322A Pending JPS5963748A (ja) 1982-06-15 1983-06-13 半導体素子用ケ−ス

Country Status (5)

Country Link
EP (1) EP0097087B1 (ja)
JP (1) JPS5963748A (ja)
AT (1) ATE19564T1 (ja)
DE (1) DE3363263D1 (ja)
FR (1) FR2528658A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184757A (ja) * 2011-09-29 2016-10-20 シャープ株式会社 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61260657A (ja) * 1985-05-15 1986-11-18 Mitsubishi Electric Corp 半導体装置
DE3604882A1 (de) * 1986-02-15 1987-08-20 Bbc Brown Boveri & Cie Leistungshalbleitermodul und verfahren zur herstellung des moduls
DE4111247C3 (de) * 1991-04-08 1996-11-21 Export Contor Ausenhandelsgese Schaltungsanordnung
DE10137666A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
FR2939562B1 (fr) * 2008-12-10 2011-01-21 Astrium Sas Circuit integre hyperfrequence encapsule dans un boitier.
DE102010030891A1 (de) * 2010-07-02 2012-01-05 Zf Friedrichshafen Ag Steuergerätbaugruppe

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2332896B2 (de) * 1973-06-28 1978-12-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiteranordnung mit einem scheibenförmigen Gehäuse für ein Dioden- oder Thyristorelement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184757A (ja) * 2011-09-29 2016-10-20 シャープ株式会社 半導体装置

Also Published As

Publication number Publication date
FR2528658A1 (fr) 1983-12-16
ATE19564T1 (de) 1986-05-15
EP0097087A1 (fr) 1983-12-28
FR2528658B1 (ja) 1985-02-22
EP0097087B1 (fr) 1986-04-30
DE3363263D1 (en) 1986-06-05

Similar Documents

Publication Publication Date Title
US5825085A (en) Power semiconductor device, armoring case thereof and method for manufacturing the same
US4507675A (en) Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
JP3357220B2 (ja) 半導体装置
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US4803546A (en) Heatsink package for flip-chip IC
US4107727A (en) Resin sealed semiconductor device
IT1280673B1 (it) Modulo di dispositivi a semiconduttori di alta potenza con bassa resistenza termica e metodo di fabbricazione semplificato
US10388581B2 (en) Semiconductor device having press-fit terminals disposed in recesses in a case frame
JPH08288776A (ja) プラスチック封止saw装置および方法
JPH09283681A (ja) 半導体装置
KR930004247B1 (ko) 수지밀봉형 반도체장치
JPS5963748A (ja) 半導体素子用ケ−ス
JP2000340718A (ja) 電力用半導体装置
JP2001035961A (ja) 半導体装置及びその製造方法
CN116190320A (zh) 功率半导体模块、用于组装功率半导体模块的方法以及用于功率半导体模块的壳体
JP2000244077A (ja) 樹脂成形基板と電子部品組み込み樹脂成形基板
JP2988589B2 (ja) 比較的高い電圧に適した表面実装用半導体装置及びその製造方法
JPH09275155A (ja) 半導体装置
JPH02134853A (ja) 絶縁型半導体装置
JP2972112B2 (ja) 電力半導体装置
JPH027186B2 (ja)
JP2621722B2 (ja) 半導体装置
JP3818899B2 (ja) 複合半導体装置の製造方法
JPH10189792A (ja) 半導体パッケージ
JPS6334282Y2 (ja)