JPS5962210A - 垂直発振トリガ回路 - Google Patents

垂直発振トリガ回路

Info

Publication number
JPS5962210A
JPS5962210A JP57173690A JP17369082A JPS5962210A JP S5962210 A JPS5962210 A JP S5962210A JP 57173690 A JP57173690 A JP 57173690A JP 17369082 A JP17369082 A JP 17369082A JP S5962210 A JPS5962210 A JP S5962210A
Authority
JP
Japan
Prior art keywords
transistor
trigger
input
vertical
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57173690A
Other languages
English (en)
Inventor
Norio Imaizumi
今泉 教男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP57173690A priority Critical patent/JPS5962210A/ja
Publication of JPS5962210A publication Critical patent/JPS5962210A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231Astable circuits

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
(イ)技術分野 本発明は、発振回路のトリガ回路に係り、特にトリガパ
ルスとして加えられる垂直トリガパルスを、正負いずれ
の極性でも共通に入力端子に加え、発振部を駆動し得る
垂直発振トリガ回路に関する。 (ロ)背景技術 従来の垂直発振トリガ回路は、第1I¥IK示すように
入力端子(1)に接続されたトリガ用トランジスタ(2
)゛のベースにトリガパルス(VI+)を加えろ(1り
成で、エミッタが共通接続された第1、第2及び第3の
トランジスタ(3)(4)(5)より成る比較器(6j
とその負荷(力に接続された第1及び第2のスイッチン
グトランジスタ(8)(9)、充電時定数を定める充1
【抵抗00)及び充放電コンデンサθ1)、該充放電
コンデンサ01)の放電を制御する放電抵抗(121、
放電用トランジスタ(13)を含む垂直用の垂直発振部
(梗から成り、入力端子(1)に加えられるトリガパル
ス(■、I)の4介性は図示の場合は正極性で、一般に
正又は9+のい1′れかの極性に限られていた。 ここで第1図の動作を説明すると、第2図(イ)に示す
垂直トリガパルス(v8)が入力端子(1)に加わると
する。 先ず充放電コンデンサ01)が電荷上口の状態から前記
抵抗(10)を介して充放電コンデンサ(11)にブr
 市電流が流れ、漸次その両端電圧(V、)  は増太
し、充電波形を描く。 第3のトラン92り(5)は上限レベル■。 V−= Vcc(R2十R5) / (R+ + R2
+ Rs )で与えられるレベルにて反転し、第2のト
ランジスタ(4)は下限レベル■。 V、 = V、、cR5/ (R4+ R5)で与えら
れるレベルにて反転する。前式でR1゜R2及びR3は
第1の分圧回路(2)の分圧抵抗(161(17)賭の
値、也及びR6は第2の分圧回路(ゆの分圧抵抗(イ)
(21)の値を示す。 前記第3のトランジスタ(5)のベース電位即ち充放電
コンデンサ0】)の両端電圧■ が電源端子(22)か
らの電源電流により前記v1に達すると、第3のトラン
ジスタ(5)がオン、第2のスイッチングトランジスタ
(4)がオン、放電用トランジスタ(
【3)モオンとな
る。 これに伴って前記充放電コンデンサ01)の充電電荷は
抵抗α力及び放電用トランジスタ09にて定まる時定数
で放電され、このとき第1のトランジスタ(3)はオフ
に保たれ、同時に第2のトランジスタ(4)もオフに保
たれている。該充放7jj 二:+ンfンサ(11)の
充電電荷が放電され、その両端’II圧■が低下し、゛
(前記電圧隻に近づくと、第1及び第3のトランジスタ
(31(5)は共にオフになり、前記■が■に達すイ)
と、第2のスイッチングトランジスタ(9)及び放電用
トランジスタα3)もオフに反転し、充放電コンデンサ
01)は再び充電を開始する。 前述の動作を繰返すと自走発振動作を行い、/B1図の
発振回路は自走発振器として働くところが前述の様に、
入力端子(1)に重信トリガパルス(η)が加わると、
トリガ用l・ランジスタ(2)のオンにより上限レベル
vnが鳩に下げ「)れイ)。 (V、I=V、、cR2/(1(,11(、))このと
き第2図(ロ)に示す鋸歯状波曲線において、前記充放
電コンデンサ(II)の端子Mr、 IEは■と7.C
って上限レベルV□に到達すると、前171(の放電状
態となり、斯る垂直トリガパルスの周期(1′v)と一
致することになる。なお第3図(ハ)(」第1のスイッ
チングトランジスタ(ロ)のベースの111圧波形(V
n)を示す1、従ってトリガ用トランジスタ(2)のオ
ンに伴って発振部(財)が引込動作を行うのであるが、
この場合の入力) IJガは正極性に限らJシl’Ll
:う。 ところが近年カラーテレビ受像(JQ S/jl電子計
算機の端末装置、パーソナルコンヒゝ−−り等のキャラ
クタディスプレイ装置においては、垂直同期パルスが正
負のいず牙1の極性にも適用する偏向用の集積回路(I
C)が要求され始め、この要求に応えるICが今迄はな
かった。 (ハ)発明の目的 本発明は、各種ディスプレイ装置における垂直発振回路
に加える垂直トリガパルスを、正負両極性に対して応動
し得る集積回路化に適Iまた垂直発振トリガ回路を提供
するものであく)。 (ロ)発明の実施例 第3図は、本発明の垂直発振トリガ回路の一実施例、第
4図(イ)〜に)及び第5図(イ)〜(二→は同回路の
各点波形、第5図、第6図及び第7図は同回路の他の実
施例を示す。 先ず第3図の実施例について説明4〜ると、入力端子(
1)に結合コンデンサ(2)を介して、入力トランジス
タ(24+(251の入力1111に腔船;[2、該入
力l・ランジスタ04)(2つの出力側には各々反転用
トランジスタ(2G)を介して接続したトリガ用トラン
ジスタ(27) )’rび船)のベースを接続し、該ト
リガ用トランジスタ(2゛ハ(2Riの出力端は第1の
分圧抵抗(17)及びtl)2の分圧(1(抗(1)+
1の接続点とアース間に接続し、比較器(μ)としての
エミッタ共通接続した第1のトランジスタ(3)のベー
スを制御する構成で、発振部(搏は第1図と同一構成で
良い− 次に第3図の動作について説明すると、自走発振動作は
第1図と全く同一でキ1つ、列部トリガ動作につt・て
説明する。 ([)垂直トリガパルス(■8)が正極付の楊合第4図
(イ)〜(ロ)ニ示すように、人ブJ Vi!5子(白
C1lr1(fトリガパルス(V、、)が加わると、入
力トランジスタ(24)(25+のエミッタ電圧波形(
\7.)は結合フンtンサ(2:→にて微分波形となり
、各々入力トランジスタ(24)又は(2!i)のオン
に対応して反転用F−ランジスタ(2Fi+はオン又は
オフになり、これに伴−ってトリガ用トランジスタθ7
)(ハ)のベースtlT、圧(Vn+ 、V112 )
 ’t”名ノlノ・イレベル圓のパルスが発生して(ハ
)又はに)の波形が現われる。 そこで充放電コンデンサ01)の充電曲線において、外
部トリガパルスとしては、早いタイミング即ち第4図(
ハ)に示すパルスにてトリガ用トランジスタ(281の
オンに伴って、第3の抵抗θ8)の両端を短絡し前述の
第2図(イ)〜(ハ)に示す通り、ハイレベルの■から
鳩に比較器(6)の第1のトランジスタ(3)のペース
電位が下がり、該第1のトランジスタ(3)はオフにな
り、これにより第3のトランジスタ(5)がオフからオ
ンに反転し、第1のスイッチングトランジスタ(8)が
オンになる。 該第1のスイッチングトランジスタ(8)のオンに伴い
、放電トランジスタαJ及び第2のスイッチングトラン
ジスタ(9)はオフからオン罠反転し、充放電コンデン
サ(11)の充電電荷は、放電用抵抗aり及び該放電ト
ランジスタ(1,1のコレクタ・エミツタ路を通して放
電する。 前記充放電コンデンサα1)の電荷が放電され、ローレ
ベル即ちVr、VC達すると、再び充放電コンデンサ(
11)は1+′¥び充電を開始し、前ジ1Σの動作を1
4.¥+返す。 (iり画伯トリガパルス(v8)が負極性の場合第5図
(イ)に示すよう釦、入力端子(1)に垂直トリガパル
ス(ヌ)が加わると、前記パルスのAγ下り及び立上り
にて、入力トランジスタ(2It l;!fj)の】ニ
ミ  ・り岡は第5図(ロ)に示す電圧(V駒 が現わ
れる1゜斯る電圧(V、、、)によって先ず入大用・ラ
ンラスタ0イ)カオンするので、反転用トランジスタ(
21i)が乞ン、トリガトランジスタ(2″0がオンと
なり、第5図(ハ)に示す正極性パルスが現われる。こ
のとき人ノ月・ランジスタ(25)は千フ、トリガ用ト
ランジスタ(公)(よオフになっている。これにより前
述の(r+項で説明した如く、第3の抵抗(181の両
端が前記トリガトランジスタ(27)にて短絡されるこ
とに1より、第1のトランジスタ(3)のベース電位は
ハイレベルv1.がらVl、に下げられ、その後は(1
)項の説明と同一となる、 ここで前記電圧(V、)により人力]・ランジスク(z
5)がオフ1tCなるとFJI、5図(四ニ示ず「tI
’、 1.f、 V2がJJ、l、 ワf+、るので、
こり、に伴)てトリカ用トジ7ジスタ(、イ81(よオ
ンになるが、前記充放電コンデンリf11+ it I
i’lに1tfl jj+、: ’7に圧(Vt ) 
vc ヨろトリガV、 j: −> ’−()ik電1
.−1’r1めて↑dす、充放?1;1曲糾に曲線響1
.ノ、い・、、第6図は、第3図に:j6 kl〜る人
ノ月・シンジスク0()(25)のバイアス抵抗(2!
I C3(紳)中で抵4>’+、(、’+nlの代りに
ツ、ナーダイオードC41)を用いた例で、人JJ ト
”;ンジスタC24)(25)ノー<  、7(電位は
、安定化型j11 (V、) [保持されてバイアスさ
れている例をi11’、、第7図は、第3図におけるj
JE抗(11+1+の代りにダイ、l−−−)”E(l
(:(l(:M) K−(その順方向+に圧(Vr)0
3倍即ち3 Vtに入力トランジスタシイ11ノ!i)
のベースlj圧を保持する例である。 第8図は、反転用トランジスタ(26)をN P N型
トランジスタで、しリガ用トラ/ジスタ(27’)(2
8)はI) N l’型トランジスタで構成した例で、
前記第6図〜第8図は、いす牙【4も第3図と同様の動
作を行う。 従って前記第3図、第6図〜第8図図のいず11の実施
例も、従来の垂直用の発振771(f、+41にトリガ
部9つを新たに改良を加えた構成で破線内をIC化用!
1目となしである。 (ホ)発明の効果 本発明の垂直発振トリガ回路は、垂(If発振トリガ用
に加えられるトリガパルスをrF負いずれの極性にても
対応できる構成であるので、従来に比べて種々の垂直偏
向回路が提供できる利点が得られる。
【図面の簡単な説明】
第1図は従来の垂直発振トリガ回路、第2図(イ)〜(
ハ)は垂直発振動作の説明波形図 第3図、第6図、第
7図及び第8図は本発明の同回路の実施回路例、第4図
(イ)〜に)及び第5図(イ)〜に)は第3図における
各部波形図を示す、 主な図番の説明 (1)・・・入力端子、 (3)・・・第1のトランジ
スタ、−(4)・・・第2のトランジスタ、 (5)・
・−珂1,3のトランジスタ、 (句・・・比較器、 
(8)・・・第1のスイッチングトランジスタ、 (9
)・・・第2のスイッチングトランジスタ、 00)・
・・充電抵抗、 (11)・・・充放市川コンデンザ、
 (13)・・・放電用トランジスタ、 (−・・・第
1の分圧回路、 Q3・・・第2の分圧1i’jl I
’J 、  (2イl (25)・・・入力トランジス
タ、 (2+;)・・・反転用トランジスタ、(27)
 (:+g)・・トリガ用トランジスタ。 \ J5′ 第1 図 2 58− 第2図 第7図 1 第8図 60−

Claims (1)

    【特許請求の範囲】
  1. (1)電源端子とアース間に互に逆導電型の一対の入力
    トランジスタのコレクタ・エミツタ路と抵抗を直列接続
    すると共に該入力]・ランジスタの共通エミッタとペー
    スとの間に抵抗を接続し、該エミッタに入力端子を接続
    し、前記入力トランジスタの各負荷の一端にスイッチン
    グトランジスタの入力側を接続り、、該スイッチングト
    ランジスタの出力側を発振部の入力側に接続し、前H1
    2入力端子に正負両極性の垂直トリガパルスに応じて、
    前記発振部を駆動することを特徴とした垂直発振トリガ
    回路。
JP57173690A 1982-10-01 1982-10-01 垂直発振トリガ回路 Pending JPS5962210A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57173690A JPS5962210A (ja) 1982-10-01 1982-10-01 垂直発振トリガ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57173690A JPS5962210A (ja) 1982-10-01 1982-10-01 垂直発振トリガ回路

Publications (1)

Publication Number Publication Date
JPS5962210A true JPS5962210A (ja) 1984-04-09

Family

ID=15965297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57173690A Pending JPS5962210A (ja) 1982-10-01 1982-10-01 垂直発振トリガ回路

Country Status (1)

Country Link
JP (1) JPS5962210A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312971U (ja) * 1986-05-20 1988-01-28

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710525A (en) * 1980-06-20 1982-01-20 Mitsubishi Electric Corp Polarity fixing circuit for pulse signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710525A (en) * 1980-06-20 1982-01-20 Mitsubishi Electric Corp Polarity fixing circuit for pulse signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312971U (ja) * 1986-05-20 1988-01-28

Similar Documents

Publication Publication Date Title
US4891609A (en) Ring oscillator
US4617529A (en) Ring oscillator with delay element and potential pulling circuit
KR19980081702A (ko) 발진회로
JPS60223319A (ja) 50%デユ−テイサイクル出力信号を持つた周波数2倍器
JPH0159772B2 (ja)
CN108649928B (zh) 一种频率和占空比自由可调的振荡器电路
US4370628A (en) Relaxation oscillator including constant current source and latch circuit
JPS6046610A (ja) 単一入力発振回路
JPS5962210A (ja) 垂直発振トリガ回路
US6909335B2 (en) Oscillator for DC—DC converter
JP3408851B2 (ja) 同期信号検出装置
JPS59175218A (ja) Cmosインバ−タ
JPH10313235A (ja) V/f変換回路
JPH06140884A (ja) Cmos型半導体cr発振回路
JPS60189029A (ja) 電源オンリセツト回路
JP3242441B2 (ja) チャージポンプ回路
JPH1070440A (ja) Cr発振回路
JPS58103221A (ja) 可変発振器
JPS62254073A (ja) Cmosパワ−オン検出回路
JPS6243367B2 (ja)
JPH06338721A (ja) Cr発振回路
JPH01289311A (ja) のこぎり波発振器段
JPS5834620A (ja) 時定数回路
JPS595320A (ja) オンチツプ電源発生回路
KR920002427B1 (ko) 주파수밴드패스용 전압제어발진기