KR920002427B1 - 주파수밴드패스용 전압제어발진기 - Google Patents

Abstract

내용 없음.

Description

주파수밴드패스용 전압제어발진기

제1도는 종래 기술에 의한 발진기의 일례를 도시한 회로도.

제2도는 제 1 도에 도시된 발진기의 동작을 설명하기 위한 파형도.

제3도는 본 발명에 따른 주파수밴드패스용 발진기를 보인 회로도.

제4도는 본 발명에 의한 발진기의 동작을 설명하기 위한 주요부분의 입출력파형을 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

10 : 전압드라이브단 20 : 비교부

30 : 출력전압제어부 40 : 파형정형부.

본 발명은 주파수밴드패스(Frequency Band Pass)용 전압제어발진기에 관한 것으로서, 보다 상세하게는 사용자가 희망하는 어느 특정한 주파수대역에서 트리거(Trigger)하며 발진하는 전압제어발진기에 관한 것이다.

일반적으로 CMOS를 이용한 전압제어발진기는 전원투입과 동시에 소정의 주파수를 발생하도록 하는 것으로서 그 구성이 제1도에 도시되어 있는데, 여기서 비교기로 사용되는 연산증폭기(OP)와 그 궤환(Feedback) 저항(R1)(R2)은 슈미트 트리거 특성을 나타내며, 연산증폭기(OP)의 출력전압(VI)은 스위치용 트랜지스터(F1)(F2)를 제어하도록 도시되어 있는데, 만약 연산증폭기(OP)의 출력전압(VI)=VDD(전원전압)이 된다면, 이때 연산증폭기(OP)의 비반전단자(Positive Input)에 인가되는 전압은

가 되며, 아울러 캐패시터(CO)의 양단전압(VO)과는

의 관계에 있는 것을 의미한다.

따라서 연산증폭기(OP)의 출력전압(VI)이 하이(VDD)일 때 트랜지스터(F2)는 부도통, 트랜지스터(F1)는 도통되어 결국 캐패시터(CO)를 충전시키는데, 이때 캐패시터(CO)의 양단전압(VO)은 제2도의 (a)와 같이

까지 증가하게 된다.

제2도에서 캐패시터(CO)의 양단전압(VO)이

까지 도달하게 되면, 연산증폭기(OP)의 출력전압(VI)은 전지전압(Vss)이 된다.

이에의해 트랜지스터(F1)는 부도통, 트랜지스터(F2)는 도통이 되어 캐패시터(CO)를 방전시켜 그 전압(VO)는

까지 디스차지(dis-charge)시킨다.

이와같이 두 궤환저항(R1)(R2)에 의해서 결정되는 연산증폭기(OP)의 비반전단자(+) 입력전압이 반전단자(-)에 입력되는 전압(VO)과 비교되어 발진하는데, 제2도의 (a)와 같이 캐패시터(CO)의 양단전압(VO)은 주기(T)를 가지며, 이 발진주파수 fo는

가 된다.

그리고 연산증폭기(OP)의 출력전압(VI)은 제2도의 (b)와 같이 캐패시터(CO)의 양단전압(VO)이

에서

가 될 때까지 ＂하이＂레벨이 되고, 반대로 캐패시터(CO)의 양단전압(VO)이

에서

가 될 때는 ＂로우＂레벨이 되는바,

에서

사이에 어느 특정 주파수 대역을 트리거(trigger)하지 못하는 문제점이 대두되었다.

따라서 본 발명은 상기와 같은 점을 감안하여 창안한 것으로서, 서로다른 두 개의 기준전압 레벨(Reference Voltage Level)안의 어느 특정 주파수 대역에서 트리거(Trigger)하며 발진하는 주파수 밴드패스용 전압제어 발진기를 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위하여 본 발명에 따른 전압제어 발진기는 전압 드라이브단에서 얻어진 각각의 전압과 소정의 출력주파수를 갖는 전압을 그 양단에 나타내는 캐패시터의 출력전압을 비교하는 비교부와, 상기한 비교부에서 출력되는 전압레벨에 따라 발진기의 출력전압을 콘트롤하는 출력전압제어부와, 발진기의 출력단에서 출력되는 신호를 정형시키는 파형 정형부로 구성됨을 특징으로 한다

이하, 도면을 통하여 본 발명을 상세히 기술하기로 한다.

본 발명에 따른 주파수 밴드 패스용 전압제어 발진기는 제3도에 도시된 바와 같이 구성이 되는데, 이를 설명하면, 전압 드라이브단(10)은 전원전압(VDD) 공급단자와 접지전압(Vss)의 공급단자 사이에 채널이 서로 직렬로 연결된 n형 전계효과 트랜지스터(M1~M3)의 채널 각 연결점에서 출력전압을 얻도록 구성한다.

비교부(20)는 전원전압(VDD)을 분배하는 전압 드라이브단(10)에서 얻어진 각각의 전압과 소정의 출력주파수를 갖는 전압을 그 양단에 나타내는 캐패시터(C)의 출력전압(VO)을 각각 입력으로 하여 비교하는 연산증폭기(OP1)(OP2)로 구성한다.

출력 전압제어부 (30)는 상기한 비교부(20)에서 출력되는 전압레벨에 따라 스위칭되는 트랜지스터(M4)(M5)의 채널을 전원전압(VDD) 공급단자와 접지전압(Vss) 공급단자 사이에 직렬로 연결하여 발진기의 출력을 콘트롤하도록 구성한다.

파형정형부(40)는 출력전압제어부(30)에서 출력되는 발진기의 출력 파형을 정형하여 인버터(I3)를 통해 캐패시터(C)에 인가하도록 인버터(I1)(I2)로 구성한다.

상기한 바와 같은 구성을 가진 본 발명의 작동관계를 제4도에 도시된 파형을 참조하여 설명한다

본 발명에 따른 발진기에 전원을 투입하면 발진기의 출력신호는 캐패시터(C)에 의해서 제4도의 (a)와 같은 톱니파 파형이 출력되는데, 이 파형의 전압레벨, 즉 캐패시터(C)의 양단전압(VO)이 전압드라이브단(10)에서 출력되는 전압(V1)보다 적다고 가정하면, 연산증폭기(OP1)의 출력전압(v3)은 ＂로우＂상태가 되어 트랜지스터(M4)가 도통이 되어 제4도의 (b) 파형중 ＂하이＂레벨이 출력되고, 반대로 캐패시터(C)의 양단전압(VO)이 전압드라이브단(10)에서 출력되는 전압(V1)보다 크다고 하면 연산증폭기(OP1)의 출력전압(V3)은 ＂하이＂상태가 되어 트랜지스터(M5)가 도통이 되므로 제4도의 (b) 파형중 ＂로우＂레벨이 출력되어 결국 전압드라이브단(10)의 출력전압(V1)에서 트리거 되면서 발진한다.

한편, 캐패시터(C)의 양단전압(VO)의 전압드라이브단(10)에서 출력되는 전압(V2)보다 적으면 연산증폭기(OP2)의 출력전압(V4)은 ＂로우＂상태가 되는 바, 트랜지스터(M5)가 부도통 되고, 반대로 양단전압(VO)이 전압드라이브단(10)에서 출력되는 전압(V2)보다 크다면 연산증폭기(OP2)의 출력전압(V4)은 ＂하이＂상태가 되어 트랜지스터(M5)가 도통되는 바, 결국 제4도의 (c)와 같이 전압드라이브단(10)의 출력전압(V2)에서 트리거 되면서 발진한다.

상술한 바와 같이 작동하는 본 발명은 전압드라이브단에서 출력되는 분배전압에서 트리거하면서 발진함으로써 사용자가 희망하는 어느 특정주파수대역에서 트리거하면서 발진하는 이점이 있다.

Claims (1)

1. 다수의 트랜지스터(M1~M3)의 채널을 직렬로 연결하여 전원전압(VDD)을 분배하는 전압 드라이브단(10)과, 상기한 전압 드라이브단(10)에서 얻어진 각각의 전압과 소정의 출력 주파수를 갖는 전압을 그 양단에 나타내는 캐패시터(C)의 출력전압(VO)을 각각 입력으로 하여 비교하도록 연산 증폭기(OP1)(OP2)로 구성되는 비교부(20)에서 출력되는 전압레벨에 따라 발진기의 출력전압을 콘트롤하도록 부하 트랜지스터(M4)와 드라이브 트랜지스터(M5)로 구성되는 출력 전압 제어부(30)와, 상기한 출력 전압제어부(30)에서 출력되는 발진기의 출력 파형을 정형하여 인버터(I3)를 통해 캐패시터(C)에 인가하는 파형 정형부(40)를 구비하여 이루어짐을 특징으로 하는 주파수 밴드 패스용 전압제어 발진기.

Images