JPS5961879A - フイ−ルドメモリ読み出し制御回路 - Google Patents
フイ−ルドメモリ読み出し制御回路Info
- Publication number
- JPS5961879A JPS5961879A JP57172392A JP17239282A JPS5961879A JP S5961879 A JPS5961879 A JP S5961879A JP 57172392 A JP57172392 A JP 57172392A JP 17239282 A JP17239282 A JP 17239282A JP S5961879 A JPS5961879 A JP S5961879A
- Authority
- JP
- Japan
- Prior art keywords
- output
- start address
- signal
- field
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はフィールドメモリ読み出し制御回路に関し、特
にフィールドメモリに記録されているデータをインター
レス走査による陰極線管ディスクプレイ装置に供給して
動画を表示する場合に用いられるフィールドメモリ読み
出し制御回路に関するものである。
にフィールドメモリに記録されているデータをインター
レス走査による陰極線管ディスクプレイ装置に供給して
動画を表示する場合に用いられるフィールドメモリ読み
出し制御回路に関するものである。
フィールドメモリに記録されているデータをインターレ
ス走査による陰極線管ディスクプレイ装置に表示する場
合には、フィールドメモリのメモリアドレスを陰極線管
ディスプレイ装置の走査線に同期して順次シフトさせな
がらその内容を読み出して供給している。そして、フィ
ールドメモリに記録されているデータを静止画として表
示する場合には、例えば第１図に示すフィールドメモリ
の各番地に記録されているデータを左上（通常はここが
「０」アドレスとなっている。）から順次読み出して表
示する。つまり、Ｙ方向およびＸ方向のアドレスをｒＸ
ＹＪとして表わすと、Ｏｏ−＋ｏ ｔ−４ｏ ２→＋＋
Ｏｎ−＋１ ０ →１ １−＋ １ ２− Ｉ ｎ
−＞ ２ ０ →２ １−＋ ２ ２−＋・・・２ｎ→
・・・ｍｎのＪＵｊｌに読み出ぜば、フィールドメモリ
の全体が静止画として表示されることになる。これに対
して、読み出しのスタートアドレスを「０」からではな
く、途中から開始すると、静止画の表示位置がずれて表
示されることになる。例えばＹ方向のアドレスを「ｏ」
からではなく「４」からスタートさせると、アドレスＹ
Ｘが４０−＋４１−＋４２→−５ｎ→５１→５２ →−
５ｎ・・・の順で読み出されるために、その表示パター
ンは第２図に示す様に上方にずれたものとなる。
ス走査による陰極線管ディスクプレイ装置に表示する場
合には、フィールドメモリのメモリアドレスを陰極線管
ディスプレイ装置の走査線に同期して順次シフトさせな
がらその内容を読み出して供給している。そして、フィ
ールドメモリに記録されているデータを静止画として表
示する場合には、例えば第１図に示すフィールドメモリ
の各番地に記録されているデータを左上（通常はここが
「０」アドレスとなっている。）から順次読み出して表
示する。つまり、Ｙ方向およびＸ方向のアドレスをｒＸ
ＹＪとして表わすと、Ｏｏ−＋ｏ ｔ−４ｏ ２→＋＋
Ｏｎ−＋１ ０ →１ １−＋ １ ２− Ｉ ｎ
−＞ ２ ０ →２ １−＋ ２ ２−＋・・・２ｎ→
・・・ｍｎのＪＵｊｌに読み出ぜば、フィールドメモリ
の全体が静止画として表示されることになる。これに対
して、読み出しのスタートアドレスを「０」からではな
く、途中から開始すると、静止画の表示位置がずれて表
示されることになる。例えばＹ方向のアドレスを「ｏ」
からではなく「４」からスタートさせると、アドレスＹ
Ｘが４０−＋４１−＋４２→−５ｎ→５１→５２ →−
５ｎ・・・の順で読み出されるために、その表示パター
ンは第２図に示す様に上方にずれたものとなる。
従って、Ｙ方向のスタートアドレスを０→ｌ→２→３→
・・・と順次シフトさせると、第３図（、）〜（ｃ）Ｋ
示す様に表示画面が上方向にスクロールする。つまシ、
フィールドメモリの読み出しスタートアドレスを順次イ
ンクリメントもしくはデクリメントすることＫよって、
静止画が移動されて動画的な表示が行なえることになる
。そしてこのことは、Ｘ方向についても同様になる。
・・・と順次シフトさせると、第３図（、）〜（ｃ）Ｋ
示す様に表示画面が上方向にスクロールする。つまシ、
フィールドメモリの読み出しスタートアドレスを順次イ
ンクリメントもしくはデクリメントすることＫよって、
静止画が移動されて動画的な表示が行なえることになる
。そしてこのことは、Ｘ方向についても同様になる。
次に、フィールドメモリの出力信号を表示する陰極線管
表示装置は、一般に奇数フィールドと偶数フィールドを
交互に走査するインターレス走査が行なわれている。従
って、フィールドメモリの読み出しスタートアドレスを
変化させるタイミングによっては、表示画面にちらつき
が生ずる。以下、このちらつきについて説明する。
表示装置は、一般に奇数フィールドと偶数フィールドを
交互に走査するインターレス走査が行なわれている。従
って、フィールドメモリの読み出しスタートアドレスを
変化させるタイミングによっては、表示画面にちらつき
が生ずる。以下、このちらつきについて説明する。
まず、Ｙ方向のメモリ構成を走査線２本（２フイールド
）で１アドレスつｔシｌドツトとし、Ｙ方向のスタート
アドレスに対する変化タイミングを垂直走査周期（約揺
秒）とし、２垂直走査周期毎に１ドツトが更新されるも
のとする。
）で１アドレスつｔシｌドツトとし、Ｙ方向のスタート
アドレスに対する変化タイミングを垂直走査周期（約揺
秒）とし、２垂直走査周期毎に１ドツトが更新されるも
のとする。
ここで、画面を下方向（スタートアドレスヲテクリメン
トする方向）に移動させるに際し、スタートアドレスの
変更タイミングを奇数フィールドにした場合と、偶数フ
ィールドにした場合について考えて見る。インターレス
走査に於いては、最初奇数フィールドの走査線が光シ、
次いで次の偶数フィールＰの走査線が光ることになる。
トする方向）に移動させるに際し、スタートアドレスの
変更タイミングを奇数フィールドにした場合と、偶数フ
ィールドにした場合について考えて見る。インターレス
走査に於いては、最初奇数フィールドの走査線が光シ、
次いで次の偶数フィールＰの走査線が光ることになる。
従って、第４図に示すパターン（画面の中央ｆｉｌ（分
のみにドツト表示を有するパターン）を下方向に移動さ
せた場合、奇数フィールドに於いてスタートアドレスを
変更すると、第５図（、）に示す様に走査線が光る時間
的タイミングが画面の移動方向と一致するために、表示
画面をスムースに移動表示することが出来る。これに対
して、偶数フィールドに於いてスタートアドレスを変更
した場合には、第５図（ｂ）に示す様に偶数フィールド
の走査線が光った後に画面が移動する方向（下方向）と
は逆方向の奇数走査線が光ることになる。そして、その
後の偶数フィーｆｉｖドに於いては走査線２本分の間隔
があくことになる。従って視覚上、表示パターンのふち
にシャッターもしくはライン抜けが生じたようになり、
表示画面のスムースな移動表示が行なえなくなる。また
、画面を上方に移動させた場合に於いて、奇数フィール
ドでスタートアドレスを変更させた場合にも同様な問題
が生ずる。
のみにドツト表示を有するパターン）を下方向に移動さ
せた場合、奇数フィールドに於いてスタートアドレスを
変更すると、第５図（、）に示す様に走査線が光る時間
的タイミングが画面の移動方向と一致するために、表示
画面をスムースに移動表示することが出来る。これに対
して、偶数フィールドに於いてスタートアドレスを変更
した場合には、第５図（ｂ）に示す様に偶数フィールド
の走査線が光った後に画面が移動する方向（下方向）と
は逆方向の奇数走査線が光ることになる。そして、その
後の偶数フィーｆｉｖドに於いては走査線２本分の間隔
があくことになる。従って視覚上、表示パターンのふち
にシャッターもしくはライン抜けが生じたようになり、
表示画面のスムースな移動表示が行なえなくなる。また
、画面を上方に移動させた場合に於いて、奇数フィール
ドでスタートアドレスを変更させた場合にも同様な問題
が生ずる。
そして、この問題は、２垂直走査期間に２ドツト分（走
査線４本分）にわたって表示画面を移動させた場合には
、上記現象がより著しいものとなる。そして、上述した
説明は最も極端な場合の例であるが、スタートアドレス
の変更を垂直走査に対して非同期に行なった場合にも、
そのタイミングによっては当然同様な問題が生じる。な
お、Ｘ方向についても同様な現象が生ずるわけであるが
、水平走査期間は垂直走査期間に比べてかなシ速いため
に、視覚上あまシ目立たないものとなる。
査線４本分）にわたって表示画面を移動させた場合には
、上記現象がより著しいものとなる。そして、上述した
説明は最も極端な場合の例であるが、スタートアドレス
の変更を垂直走査に対して非同期に行なった場合にも、
そのタイミングによっては当然同様な問題が生じる。な
お、Ｘ方向についても同様な現象が生ずるわけであるが
、水平走査期間は垂直走査期間に比べてかなシ速いため
に、視覚上あまシ目立たないものとなる。
従って、本発明による目的は、フィールドメモリの記録
内容を上下方向に移動表示する場合に於ける表示画面の
乱れを防止したフィールドメモリ読み出し制御回路を提
供することである。
内容を上下方向に移動表示する場合に於ける表示画面の
乱れを防止したフィールドメモリ読み出し制御回路を提
供することである。
以下、図面を用いて本発明によるフィールドメモリ読み
出し制御回路を詳細に説明する。
出し制御回路を詳細に説明する。
第６図は本発明によるフィールドメモリ読み出し制御回
路の一実施例を示す回路図である。
路の一実施例を示す回路図である。
同図に於いて１は中央演算処理装置であって、図示しな
い陰極線管表示装置の垂直同期信号ＶＤをインタラブド
信号ＩＮＴとしてポー） Ｐｓに入力するとともに、ポ
ートＰ、からライト信号■を発生する。２は中央演算処
理装置１からアドレスバスＡＢを介して供給されるアド
レス信号をデコードしてアドレスイネーブル信号ＡＰを
出力するデコーダ、３はライト信号Ｗ几とアドレスイネ
ーブル信号ＡＥを入力とするナントゲート、４は中央演
算処理装置ｌからデータノ々スＤＢを介して供給される
Ｙ方向スタートアドレス信号をナントゲート３の出力発
生時にセットするＹ方向スタートアドレスセットレジス
タ、５はＹ方向スタートアドレスレジスタ４の出力を入
力とするラッチ回路、６はラッチ回路５の出力によシブ
リセットされ、かつ水平同期信号Ｈ８を計数してＹ方向
アドレスバスを図示しないＸ方向表示アドレスカウンタ
から発生されるＸ方向アドレスバスとともにフィールド
メモリ７に供給して読み出しを行なうＹ方向表示アドレ
スカウンタ、８はラッチ回路５の出力と入力をそれぞれ
Ａ、Ｂ入力とするコンパレータであって、Ａ）Ｂの場合
には比較出力Ｋが発生され、またＡくＢの場合には比較
出力りが発生される様に構成されている。９は垂直同期
信号ＶＤを多少遅延させてインバータ１０に供給するコ
ンデンサ、１１はインノ々−夕１０の出力発生時に於け
る水平同期イｄ号Ｈ８の状態によシセットまたはリセッ
トされるフリップフロップ回路、１２はインノ々−夕１
０の出力を反転するインノ々−タ、１３は判別出力り、
インノ々−夕１２の出力信号およびフリップフロップ回
路１１０セツト出力Ｑを入力とするアンドゲート、１４
はフリップフロップ回路１１のリセット出力Ｑ、インノ
々−夕１２の出力および比較出力Ｉ（を入力とするアン
ドゲート、１５．１６はアンドゲート１３．、１４の出
力をそれぞれ微分して立ち上シ微分出力を発生する微分
回路であって、その出力信号はオアゲー）１７を介して
ラッチ回路５にクロック信号として供給される。
い陰極線管表示装置の垂直同期信号ＶＤをインタラブド
信号ＩＮＴとしてポー） Ｐｓに入力するとともに、ポ
ートＰ、からライト信号■を発生する。２は中央演算処
理装置１からアドレスバスＡＢを介して供給されるアド
レス信号をデコードしてアドレスイネーブル信号ＡＰを
出力するデコーダ、３はライト信号Ｗ几とアドレスイネ
ーブル信号ＡＥを入力とするナントゲート、４は中央演
算処理装置ｌからデータノ々スＤＢを介して供給される
Ｙ方向スタートアドレス信号をナントゲート３の出力発
生時にセットするＹ方向スタートアドレスセットレジス
タ、５はＹ方向スタートアドレスレジスタ４の出力を入
力とするラッチ回路、６はラッチ回路５の出力によシブ
リセットされ、かつ水平同期信号Ｈ８を計数してＹ方向
アドレスバスを図示しないＸ方向表示アドレスカウンタ
から発生されるＸ方向アドレスバスとともにフィールド
メモリ７に供給して読み出しを行なうＹ方向表示アドレ
スカウンタ、８はラッチ回路５の出力と入力をそれぞれ
Ａ、Ｂ入力とするコンパレータであって、Ａ）Ｂの場合
には比較出力Ｋが発生され、またＡくＢの場合には比較
出力りが発生される様に構成されている。９は垂直同期
信号ＶＤを多少遅延させてインバータ１０に供給するコ
ンデンサ、１１はインノ々−夕１０の出力発生時に於け
る水平同期イｄ号Ｈ８の状態によシセットまたはリセッ
トされるフリップフロップ回路、１２はインノ々−夕１
０の出力を反転するインノ々−タ、１３は判別出力り、
インノ々−夕１２の出力信号およびフリップフロップ回
路１１０セツト出力Ｑを入力とするアンドゲート、１４
はフリップフロップ回路１１のリセット出力Ｑ、インノ
々−夕１２の出力および比較出力Ｉ（を入力とするアン
ドゲート、１５．１６はアンドゲート１３．、１４の出
力をそれぞれ微分して立ち上シ微分出力を発生する微分
回路であって、その出力信号はオアゲー）１７を介して
ラッチ回路５にクロック信号として供給される。
この様に第１ケ成された回路に於いて、第７図（ａ）に
示す垂直同期信号ＶＤと第７図（ｂ）に示す水平同期信
号ＨＤは奇数フィールげに於いては同期しているが、偶
数フィールドに於いては水平同期信号ＨＤの中間部分か
ら始まる信号となっている。従って、垂直同期信号ＶＤ
をコンデンサ９に於いて第７図（ｃ）に示す様にわずか
に遅延させ、その出力をインバータ１０を介してフリッ
プフロップ回路１１ヘクロツク信号として供給すること
によシ、このクロック信号の発生時に於ける水平同期信
号１１８の状態をラッチすると、そのセット出力信号Ｑ
は第７図（ｄ）に示す様に奇数フィールドに於いては°
Ｌ″、偶数フィールドに於いては”Ｈ“となる。従って
、このフリップフロップ回路１１の出力信号Ｑ、Ｑの状
態を知ることによって現時点に於ける表示フィールドが
奇数であるか偶数であるかの判別が行なえることになる
。
示す垂直同期信号ＶＤと第７図（ｂ）に示す水平同期信
号ＨＤは奇数フィールげに於いては同期しているが、偶
数フィールドに於いては水平同期信号ＨＤの中間部分か
ら始まる信号となっている。従って、垂直同期信号ＶＤ
をコンデンサ９に於いて第７図（ｃ）に示す様にわずか
に遅延させ、その出力をインバータ１０を介してフリッ
プフロップ回路１１ヘクロツク信号として供給すること
によシ、このクロック信号の発生時に於ける水平同期信
号１１８の状態をラッチすると、そのセット出力信号Ｑ
は第７図（ｄ）に示す様に奇数フィールドに於いては°
Ｌ″、偶数フィールドに於いては”Ｈ“となる。従って
、このフリップフロップ回路１１の出力信号Ｑ、Ｑの状
態を知ることによって現時点に於ける表示フィールドが
奇数であるか偶数であるかの判別が行なえることになる
。
次に、垂直同期信号ＶＤが発生されると、中央演算処理
装置１が割り込みモードとなシ、Ｙ方向スタートアドレ
ス七ツ斗レジスタ４を指定するアドレス信号が発生され
てデコーダ２からアドレスイネーブル信号ＡＥが発生さ
れる。まだ、中央演算処理装置１は、割シ込みモードに
於いて出カポ−） Ｐｔからライト信号凱を発生するた
めに、ナントゲート３から出力が発生されて更新Ｙ方向
スタートアドレスがＹ方向スタートアドレスセットレジ
スタ４にセットされる。そして、この状態に於いては、
ラッチ回路５の入力側には更新Ｙ方向スタートアドレス
が供給されていることになシ、またラッチ回路５の出力
側には現在表示している画面のＹ方向スタートアドレス
が出力されていることになる。従って、このラッチ回路
５の入力信号と出力信号をコンノミレータ８に於いて比
較することによシ、画面の心動方向が判明することにな
る。つまシ、画面が上方向に移動させる」ｌ）合には比
較出力りが第７図（ｅ）に示す様に°Ｈ’と々る。そし
て、第７図（ｅ）に示す様に、奇数フィールドに於いて
画面を上方に移動する様にセットした場合、中央演算処
理装置１がＹ方向スタートアドレスセットレジスタ４に
データをセットした時点に於いてコンノミレータ８の比
較出力にの”Ｈ″が”Ｈ″になるが、この比較出力にの
Ｌ′はフリップフロップ回路１１のセット出力Ｑが”Ｈ
″となっているためにアンドゲート１３の出力を°Ｈ″
にすることが出来ない。よって、ラッチ回路５の再ラツ
チ動作が阻止されて、更新Ｙ方向スタートアドレスがＹ
方向表示アドレスカウンタ６にセットされて表示が乱れ
るのが防止される。そして、次のフィールドに移行する
と、偶数フィールドとなってフリップフロップ回路１１
のセット出力Ｑが”Ｈ″となる。また、インバータ１２
０出力信号が、第７図（ｆ）に示す様に”Ｈ″になると
、アンドゲート１３の出力が第７図（ｇ）に示す様に一
瞬゛Ｈ”となる。そして、このアンドゲート１３の出力
信号は、微分回路１５に於いて、その立ち上多部分が第
７図（ｈ）に示す様に微分されて出力されるために、こ
の微分出力によってラッチ回路５が再ラツチされてその
出力信号が８７図（ｉ）に示す様に更新Ｙ方向スタート
アドレスとなる。また、ラッチ回路５が再ラツチされる
と、コンノミレータ８のＡ、Ｂ入力が同一となるために
、比較出力にの°Ｈ°出力が”Ｈ″に戻される。
装置１が割り込みモードとなシ、Ｙ方向スタートアドレ
ス七ツ斗レジスタ４を指定するアドレス信号が発生され
てデコーダ２からアドレスイネーブル信号ＡＥが発生さ
れる。まだ、中央演算処理装置１は、割シ込みモードに
於いて出カポ−） Ｐｔからライト信号凱を発生するた
めに、ナントゲート３から出力が発生されて更新Ｙ方向
スタートアドレスがＹ方向スタートアドレスセットレジ
スタ４にセットされる。そして、この状態に於いては、
ラッチ回路５の入力側には更新Ｙ方向スタートアドレス
が供給されていることになシ、またラッチ回路５の出力
側には現在表示している画面のＹ方向スタートアドレス
が出力されていることになる。従って、このラッチ回路
５の入力信号と出力信号をコンノミレータ８に於いて比
較することによシ、画面の心動方向が判明することにな
る。つまシ、画面が上方向に移動させる」ｌ）合には比
較出力りが第７図（ｅ）に示す様に°Ｈ’と々る。そし
て、第７図（ｅ）に示す様に、奇数フィールドに於いて
画面を上方に移動する様にセットした場合、中央演算処
理装置１がＹ方向スタートアドレスセットレジスタ４に
データをセットした時点に於いてコンノミレータ８の比
較出力にの”Ｈ″が”Ｈ″になるが、この比較出力にの
Ｌ′はフリップフロップ回路１１のセット出力Ｑが”Ｈ
″となっているためにアンドゲート１３の出力を°Ｈ″
にすることが出来ない。よって、ラッチ回路５の再ラツ
チ動作が阻止されて、更新Ｙ方向スタートアドレスがＹ
方向表示アドレスカウンタ６にセットされて表示が乱れ
るのが防止される。そして、次のフィールドに移行する
と、偶数フィールドとなってフリップフロップ回路１１
のセット出力Ｑが”Ｈ″となる。また、インバータ１２
０出力信号が、第７図（ｆ）に示す様に”Ｈ″になると
、アンドゲート１３の出力が第７図（ｇ）に示す様に一
瞬゛Ｈ”となる。そして、このアンドゲート１３の出力
信号は、微分回路１５に於いて、その立ち上多部分が第
７図（ｈ）に示す様に微分されて出力されるために、こ
の微分出力によってラッチ回路５が再ラツチされてその
出力信号が８７図（ｉ）に示す様に更新Ｙ方向スタート
アドレスとなる。また、ラッチ回路５が再ラツチされる
と、コンノミレータ８のＡ、Ｂ入力が同一となるために
、比較出力にの°Ｈ°出力が”Ｈ″に戻される。
そして、ラッチ回路５が再ラツチされると、更新Ｙ方向
スタートアドレスが第７図（ｉ）に示す様にＹ方向アド
レスカウンタ６にプリセットされ、水平同期信号ＨＤの
発生毎にカウントされてフィールドメモリ７に対するＹ
方向アドレスＹＡが順次変化される。
スタートアドレスが第７図（ｉ）に示す様にＹ方向アド
レスカウンタ６にプリセットされ、水平同期信号ＨＤの
発生毎にカウントされてフィールドメモリ７に対するＹ
方向アドレスＹＡが順次変化される。
以上の説明は、奇数フィールドに於いて画面を上方に移
動する様にデータをセットした場合であるが、奇数フィ
ールドに於いて画面を下方に移動する様にデータをセッ
トした場合に於ける各部の波形は第７図０）〜（、）に
示す様に々る。
動する様にデータをセットした場合であるが、奇数フィ
ールドに於いて画面を下方に移動する様にデータをセッ
トした場合に於ける各部の波形は第７図０）〜（、）に
示す様に々る。
つまシ、奇数フィールドに於いてはフリップフロップ回
路１１のリセット出力ζが第７図（ｊ）に示す様にＨ”
となっている。これに対して、画面を下方向に移動させ
る様に更新Ｙ方向スタートアドレスの指定を行なうと、
コンパレータ８の比較出力Ｋが第７図（ｋ）に示す様に
”Ｈ２となる。
路１１のリセット出力ζが第７図（ｊ）に示す様にＨ”
となっている。これに対して、画面を下方向に移動させ
る様に更新Ｙ方向スタートアドレスの指定を行なうと、
コンパレータ８の比較出力Ｋが第７図（ｋ）に示す様に
”Ｈ２となる。
そして、比較出力Ｋが”Ｈ’になると、アンドゲート１
４の出力が第７図（１）に示す様に垂直同期信号■の発
生終了時に水平同期信号面の゛Ｌ″Ｈ″にわたって“Ｈ
”となる。この様にして発生されたアンドゲート１４の
出力信号は、微分回路１６に於いてその立ち上多部分が
微分されて第７図（ハ）に示す幅の狭い信号として出方
される。
４の出力が第７図（１）に示す様に垂直同期信号■の発
生終了時に水平同期信号面の゛Ｌ″Ｈ″にわたって“Ｈ
”となる。この様にして発生されたアンドゲート１４の
出力信号は、微分回路１６に於いてその立ち上多部分が
微分されて第７図（ハ）に示す幅の狭い信号として出方
される。
そして、この微分回路１６の出方信号は、オアゲー）１
７を介してラッチ回路５を再ラツチすることから、この
ラッチ回路６には第７図（、）に示す様に更新Ｙ方向ス
タートアドレスがラッチされてＹ方向表示アドレスカウ
ンタ６にプリセットされることになる。つまシ、上記構
成による回路に於いては、画面が上方に移動することヲ
コンノＪレータ８が検出すると、フリップフロップ回路
１１が偶数フィールドを検出した時点に於いて更新Ｙ方
向スタートアドレスのセットを行ない、画面が下方向に
移動することをコンパレータ８が検出すると、フリップ
フロップ回路が奇数フィールｒを検出した時点に於いて
更新Ｙ方向スタートアドレスのセットを行なって画面の
乱れを防止していることになる。
７を介してラッチ回路５を再ラツチすることから、この
ラッチ回路６には第７図（、）に示す様に更新Ｙ方向ス
タートアドレスがラッチされてＹ方向表示アドレスカウ
ンタ６にプリセットされることになる。つまシ、上記構
成による回路に於いては、画面が上方に移動することヲ
コンノＪレータ８が検出すると、フリップフロップ回路
１１が偶数フィールドを検出した時点に於いて更新Ｙ方
向スタートアドレスのセットを行ない、画面が下方向に
移動することをコンパレータ８が検出すると、フリップ
フロップ回路が奇数フィールｒを検出した時点に於いて
更新Ｙ方向スタートアドレスのセットを行なって画面の
乱れを防止していることになる。
以上説明した様に、本発明によるフィールドメモリ読み
出し制御回路によれば、フィールドメモリの出力信号を
用いて上下方向に移動する画面を表示する場合に、更新
Ｙ方向スタートアドレスのセットを画面に乱れの生じな
い条件を自動的に判別してＹ方向表示アドレスカウンタ
にプリセットすることが出来る優れた効果を有する。
出し制御回路によれば、フィールドメモリの出力信号を
用いて上下方向に移動する画面を表示する場合に、更新
Ｙ方向スタートアドレスのセットを画面に乱れの生じな
い条件を自動的に判別してＹ方向表示アドレスカウンタ
にプリセットすることが出来る優れた効果を有する。
第１図はフィールドメモリのパターン記録例を示す図、
第２図はＹ方向スタートアドレスを変えて読み出した場
合の表示例を示す図、第３図（ａ）〜（Ｃ）はＹ方向ス
タートアドレスをフィールド単位に１１１次変更した場
合の表示例を示す図、第４図、第５図（ａ） ｌ （ｂ
）は表示画面の移動方向による画面の乱れ発生を説明す
るための図、第６図は本発明によるフィールドメモリ読
み出し制御回路の一実施例を示す回路図、第７図（、）
〜（、）は第６図に示す回路の各部動作波形図である。 １・・・中央演算処理装置、２・・・デコーダ、３・・
・ナントゲート、４・−Ｙ方向スタートアドレスセット
レジスタ、５・・・ラッチ回路、６−Ｙ方向表示アドレ
スカウンタ、７・・・フィールドメモリ、８・・・コン
パレータ、９・・・コンデンサ、１０，１２・・・イン
ノ々−タ、１１・・・フリップフロップ回路、１３．１
４−・・アンドゲート、１５，１６・・・微分回路、１
７−・・オアゲート。 出願人 新日本電気株式会社 代表取締役 佐々木 陽 ４゜
第２図はＹ方向スタートアドレスを変えて読み出した場
合の表示例を示す図、第３図（ａ）〜（Ｃ）はＹ方向ス
タートアドレスをフィールド単位に１１１次変更した場
合の表示例を示す図、第４図、第５図（ａ） ｌ （ｂ
）は表示画面の移動方向による画面の乱れ発生を説明す
るための図、第６図は本発明によるフィールドメモリ読
み出し制御回路の一実施例を示す回路図、第７図（、）
〜（、）は第６図に示す回路の各部動作波形図である。 １・・・中央演算処理装置、２・・・デコーダ、３・・
・ナントゲート、４・−Ｙ方向スタートアドレスセット
レジスタ、５・・・ラッチ回路、６−Ｙ方向表示アドレ
スカウンタ、７・・・フィールドメモリ、８・・・コン
パレータ、９・・・コンデンサ、１０，１２・・・イン
ノ々−タ、１１・・・フリップフロップ回路、１３．１
４−・・アンドゲート、１５，１６・・・微分回路、１
７−・・オアゲート。 出願人 新日本電気株式会社 代表取締役 佐々木 陽 ４゜
Claims (1)
- （１）更新すべきＹ方向スタートアドレスが供給される
Ｙ方向スタートアドレスセットレジスタと、このＹ方向
スタートアドレスセットレジスタの出力を入力とするラ
ッチ回路と、このラッチ回路の出力信号がセットされか
つインターレス走査による陰極線管表示装置の水平同期
信号を計数するＹ方向表示アドレスカウンタと、このＹ
方向表示アドレスカウンタの出力によ、９Ｙ方向アドレ
スが指定されるフィールドメモリと、前記ラッチ回路の
入力と出力とを比較することによシ画面の上下方向に対
する移動方向を判別するコンノミレータと、前記陰極線
管表示装置の垂直同期信号をわずかに遅延してクロック
入力とし、このクロック入力の発生時に於ける水平同期
信号をラッチすることによシ現時点に於けるフィールド
の奇数・偶数を判別するフリップフロップ回路と、前記
コンノぞレータが上方向への画面移動を検出した場合に
は前記フリップフロップ回路から偶数フィールｒの検出
信号が出力された時に前記ラッチ回路をラッチし、下方
向への画面移動を検出した場合には奇数フィールドの検
出信号が出力された時に前記ラッチ回路をラッチ制御す
るゲート回路とを備えたことを特徴とするフィールドメ
モリ読み出し制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172392A JPS5961879A (ja) | 1982-09-30 | 1982-09-30 | フイ−ルドメモリ読み出し制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172392A JPS5961879A (ja) | 1982-09-30 | 1982-09-30 | フイ−ルドメモリ読み出し制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961879A true JPS5961879A (ja) | 1984-04-09 |
| JPH0128948B2 JPH0128948B2 (ja) | 1989-06-06 |
Family
ID=15941075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57172392A Granted JPS5961879A (ja) | 1982-09-30 | 1982-09-30 | フイ−ルドメモリ読み出し制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961879A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60107090A (ja) * | 1983-11-14 | 1985-06-12 | 日本電信電話株式会社 | 表示アドレス発生回路 |
| US7981476B2 (en) | 2002-10-22 | 2011-07-19 | Ngk Insulators, Ltd. | Apparatus for coating outer peripheral surface of pillar structure and method for coating outer peripheral surface of pillar structure |
-
1982
- 1982-09-30 JP JP57172392A patent/JPS5961879A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60107090A (ja) * | 1983-11-14 | 1985-06-12 | 日本電信電話株式会社 | 表示アドレス発生回路 |
| US7981476B2 (en) | 2002-10-22 | 2011-07-19 | Ngk Insulators, Ltd. | Apparatus for coating outer peripheral surface of pillar structure and method for coating outer peripheral surface of pillar structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0128948B2 (ja) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610622A (en) | Display control device | |
| JP2880168B2 (ja) | 拡大表示可能な映像信号処理回路 | |
| KR920000455B1 (ko) | 인터페이스 장치 | |
| JPS6324767A (ja) | テレビジョン画像表示装置 | |
| JPS5961879A (ja) | フイ−ルドメモリ読み出し制御回路 | |
| TW421776B (en) | Method and apparatus for driving liquid crystal display panel | |
| JP4708528B2 (ja) | 映像信号変換装置 | |
| JPS5961880A (ja) | フイ−ルドメモリ読み出し制御回路 | |
| JPH09247574A (ja) | 走査線変換装置 | |
| JP2692112B2 (ja) | 映像信号の判別回路 | |
| JPS594046B2 (ja) | ライトペンの視野位置検出装置 | |
| JPS63257785A (ja) | 走査周波数変換方式 | |
| KR100721805B1 (ko) | 수평 ａｆｃ 회로 | |
| JPS59175285A (ja) | 同期パルスの形成回路 | |
| JPS6367083A (ja) | 映像縮小表示回路 | |
| JP2659996B2 (ja) | フィールドメモリの書き込み読み出しクロック同期化回路 | |
| KR930005808B1 (ko) | 화상 시스템 | |
| JP2663484B2 (ja) | メモリ装置 | |
| JP4825929B2 (ja) | 映像信号変換装置 | |
| JP3538851B2 (ja) | 映像信号処理回路およびそれを用いた表示装置 | |
| JPH07298204A (ja) | 映像信号処理装置 | |
| JPS63242069A (ja) | 映像信号処理回路 | |
| JPH0830236A (ja) | 液晶表示装置 | |
| JPS63148780A (ja) | テレビジヨン受像機用インタレ−ス制御回路 | |
| JPS585785A (ja) | 表示制御回路 |