JPS5961309A - デイジタルａｇｃ方式 - Google Patents
デイジタルａｇｃ方式Info
- Publication number
- JPS5961309A JPS5961309A JP17153682A JP17153682A JPS5961309A JP S5961309 A JPS5961309 A JP S5961309A JP 17153682 A JP17153682 A JP 17153682A JP 17153682 A JP17153682 A JP 17153682A JP S5961309 A JPS5961309 A JP S5961309A
- Authority
- JP
- Japan
- Prior art keywords
- agc
- signal
- multiplier
- output
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 abstract description 14
- 239000000284 extract Substances 0.000 abstract description 2
- 238000005070 sampling Methods 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- 101000802894 Dendroaspis angusticeps Fasciculin-2 Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004817 gas chromatography Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はディジタルＡＧＣ方式に係り、特に高速データ
伝送システムに使用されるディジタルＡＧＣ方式に関す
る。
伝送システムに使用されるディジタルＡＧＣ方式に関す
る。
技術の背景
Ａ Ｑ Ｃ（Ａｕ、ｔｏｍａｔハＧａ１ｒＬＣｏｎｔｒ
ｏｌ ） 方式にはアナログＡＧＣ方式とディジタル
ＡＧＣ方式かあ−ろＬＪｆ、、ｏ−り−ＡＧＣ方式は従
来から増幅器、受信機、データ伝送システム等のＡＧＣ
方式として広く使用されてきた。しかしながら高速のデ
ータ伝送や周波数帯域が広い場合にはディジタル処理の
方が動作が安定であること、また犬ｇ−ｔのコンデンサ
を必要としないために集積回路化が容易である等の利点
があるために、高速データ伝送システムではディジタル
ＡＧＣ方式が採用されるようになってきた。
ｏｌ ） 方式にはアナログＡＧＣ方式とディジタル
ＡＧＣ方式かあ−ろＬＪｆ、、ｏ−り−ＡＧＣ方式は従
来から増幅器、受信機、データ伝送システム等のＡＧＣ
方式として広く使用されてきた。しかしながら高速のデ
ータ伝送や周波数帯域が広い場合にはディジタル処理の
方が動作が安定であること、また犬ｇ−ｔのコンデンサ
を必要としないために集積回路化が容易である等の利点
があるために、高速データ伝送システムではディジタル
ＡＧＣ方式が採用されるようになってきた。
従来技術と問題点
第１図は従来のディジタルＡＧＣ方式を示したもので、
ＩＮはアナログ入力、ＯＵＴは乗算器１でＡＧＣが施さ
れ、入力変動が平滑化された出力である。
ＩＮはアナログ入力、ＯＵＴは乗算器１でＡＧＣが施さ
れ、入力変動が平滑化された出力である。
レベル検出器２は出力ＯＵＴを周期Ｔでサンプリングし
、サンプリング出力の絶対値を加算器３に送出する。加
算器３はこの絶対値と基準値Ｖｒの差をとり、これを乗
算器４に供給する。乗算器４はＡＧＣ回路の時定数を決
める制御力αをこの加算器３からの出力値に乗算する。
、サンプリング出力の絶対値を加算器３に送出する。加
算器３はこの絶対値と基準値Ｖｒの差をとり、これを乗
算器４に供給する。乗算器４はＡＧＣ回路の時定数を決
める制御力αをこの加算器３からの出力値に乗算する。
この乗算器４の出力は加算器５に送出するが、ここで加
算器５はサンプリング周期Ｔの遅延回路６とともにフィ
ルタを形成し１乗算器４の出力を平滑する。この平滑出
力はりミツタフを経由してＡＧＣ信号ＡＳとなって乗算
器ｌに供給される。
算器５はサンプリング周期Ｔの遅延回路６とともにフィ
ルタを形成し１乗算器４の出力を平滑する。この平滑出
力はりミツタフを経由してＡＧＣ信号ＡＳとなって乗算
器ｌに供給される。
このような従来のディジタルＡＧＣ方式では。
ＡＧＣループの時定数はサンプリング周期Ｔと制御力α
により決定されるが、サンプリング周期Ｔは固定である
ため、制御力αを変化することによりＡＧＣルーズの時
定数が調整される。制御力αを大きくすると変動が激し
くなるので時定数は小さくなり、逆に制御力αを小さく
すると時定数は大きくなる。
により決定されるが、サンプリング周期Ｔは固定である
ため、制御力αを変化することによりＡＧＣルーズの時
定数が調整される。制御力αを大きくすると変動が激し
くなるので時定数は小さくなり、逆に制御力αを小さく
すると時定数は大きくなる。
データ伝送速度が高速化すると、高速で変化するデータ
の形状を正しく保持して、かつＡＧＣを良好に行うため
にはディジタルＡＧＣ方式ではそのループ時定数を大き
くすること、すなわち制御力αを小さくすることが必要
である。
の形状を正しく保持して、かつＡＧＣを良好に行うため
にはディジタルＡＧＣ方式ではそのループ時定数を大き
くすること、すなわち制御力αを小さくすることが必要
である。
ところでディジタルＡＧＣ回路には集積回路が用いられ
ており、一般にそのビット数に制限（例えば８ビツト）
があるためビット精度が低く、充分に大きな時定数を得
ることができなかった。例えば第１図に示す従来のＡＧ
Ｃ方式では、ビット数が８ピツトのとき、４ＢＯＯｈｐ
ｓの伝送速度程度までは一応良好なＡＧＣ動作が可能で
あるが。
ており、一般にそのビット数に制限（例えば８ビツト）
があるためビット精度が低く、充分に大きな時定数を得
ることができなかった。例えば第１図に示す従来のＡＧ
Ｃ方式では、ビット数が８ピツトのとき、４ＢＯＯｈｐ
ｓの伝送速度程度までは一応良好なＡＧＣ動作が可能で
あるが。
さらに高速の９６００ ｈｐｓの伝送速度になると時定
数が大きくとれないために伝送波形に歪が生じることが
ある。一方ビット数を増加してビット精度を上げて時定
数を充分大きくとれるようにすると集積回路が大形化し
、コストアップになるため実用上問題があった。
数が大きくとれないために伝送波形に歪が生じることが
ある。一方ビット数を増加してビット精度を上げて時定
数を充分大きくとれるようにすると集積回路が大形化し
、コストアップになるため実用上問題があった。
発明の目的
本発明の目的はこのような従来のディジタルＡＧＣ方式
の欠点を改善し、ビット数を増加することなく大きな時
定数のものを安定に実現できる。
の欠点を改善し、ビット数を増加することなく大きな時
定数のものを安定に実現できる。
高速なデータ伝送でも安定に、しかも歪のないＡＧＣ動
作を行うディジタルＡＧＣ方式を提供することを目的と
する。
作を行うディジタルＡＧＣ方式を提供することを目的と
する。
発明の構成
このような目的を遂行するために本発明のディジタルＡ
ＧＣ方式では、アナログ入力を受けこれをディジクル処
理して第１のＡＧＣ信号を発生するディジタルＡＧＣ信
号処理回路と、前記第１のＡＧＣ信号から不要な周波数
スはクトル成分を除去して第２のＡＧＣ信号を発生する
低域フィルタと、前記アナログ入力と第２のＡＧＣ信号
を乗算する乗算器を有し、このアナログ入力と第２のＡ
ＧＣ信号を乗算して自動利得制御されたアナログ出力を
得るようにしたことを特徴とする。
ＧＣ方式では、アナログ入力を受けこれをディジクル処
理して第１のＡＧＣ信号を発生するディジタルＡＧＣ信
号処理回路と、前記第１のＡＧＣ信号から不要な周波数
スはクトル成分を除去して第２のＡＧＣ信号を発生する
低域フィルタと、前記アナログ入力と第２のＡＧＣ信号
を乗算する乗算器を有し、このアナログ入力と第２のＡ
ＧＣ信号を乗算して自動利得制御されたアナログ出力を
得るようにしたことを特徴とする。
清明の実施例
本発明の一実施例を第２図及び第３図にもとづき詳述す
る。
る。
第２図は本発明の一実施例構成を示し、第３図はディジ
タルＡＧＣ信号処理回路の出力の周波数特性図である。
タルＡＧＣ信号処理回路の出力の周波数特性図である。
第２図において、第１図と同符号部分は同一部分を示し
、１０はディジタルＡＧＣ信号処理回路。
、１０はディジタルＡＧＣ信号処理回路。
１１は低域フィルタ、１２は乗算器である。
第２図において、ディジタルＡＧＣ信号処理回路１０は
、第１図に示した従来のディジタルＡＧＣ方式と同一構
成を有するものである。すなわちこのディジタルＡＧＣ
信号処理回路１０は乗算器１゜レベル検出器２．加算器
３１乗算器４．加算器５サンプリング周期Ｔに等しい遅
延時間を有する遅延回路６．リミッタ７等により構成さ
れ、加算器３には参照用の基準値Ｖｒ が９乗？Ｅ器４
には制御力αが印加されてｂる。第１図の場合は乗算器
１の出力側から出力を取り出していたが、このディジタ
ルＡＧＣ信号処理回路１０は１乗算器１の一方の入力側
１すなわちリミッタ７の出力側の第１ＡＧＣ信号ＡＳｉ
を取出している点が異なる。
、第１図に示した従来のディジタルＡＧＣ方式と同一構
成を有するものである。すなわちこのディジタルＡＧＣ
信号処理回路１０は乗算器１゜レベル検出器２．加算器
３１乗算器４．加算器５サンプリング周期Ｔに等しい遅
延時間を有する遅延回路６．リミッタ７等により構成さ
れ、加算器３には参照用の基準値Ｖｒ が９乗？Ｅ器４
には制御力αが印加されてｂる。第１図の場合は乗算器
１の出力側から出力を取り出していたが、このディジタ
ルＡＧＣ信号処理回路１０は１乗算器１の一方の入力側
１すなわちリミッタ７の出力側の第１ＡＧＣ信号ＡＳｉ
を取出している点が異なる。
次に本発明の動作を第２図により説明する。
第２図においてディジタルＡＧＣ信号処理回路１０の動
作は、第１ＡＧＣ信号ＡＳＩ を出力として取出すよ
うにした点を除いて第１図と全く同じディジタルＡＧＣ
動作をする。
作は、第１ＡＧＣ信号ＡＳＩ を出力として取出すよ
うにした点を除いて第１図と全く同じディジタルＡＧＣ
動作をする。
したがって第２図において、第１ＡＧＣ信号ＡＳｚは第
１図のＡＧＣ’信号ＡＳと同じ特性をもっている。この
第１ＡＧＣ信号Ａｓ１ の周波数特性は第３図に示すよ
うに、直流成分の他に高域に及ぶ周波数スペクトルを有
している。
１図のＡＧＣ’信号ＡＳと同じ特性をもっている。この
第１ＡＧＣ信号Ａｓ１ の周波数特性は第３図に示すよ
うに、直流成分の他に高域に及ぶ周波数スペクトルを有
している。
ここで正常なＡＧＣ動作を行うのは直流成分であり、他
の周波数スはクトル成分は不要であり。
の周波数スはクトル成分は不要であり。
この不要な周波数スペクトル成分のために出力波形は歪
を受けることになる。そこで高速データ伝送においても
出力波形に歪を与えることなく正常なＡＧＣ動作を行う
ためには直流成分だけを取出して入力をＡＧＣすること
が必要である。
を受けることになる。そこで高速データ伝送においても
出力波形に歪を与えることなく正常なＡＧＣ動作を行う
ためには直流成分だけを取出して入力をＡＧＣすること
が必要である。
第１図に示した従来の方式においてＡＧＣ信号ＡＳを（
α流成分だけ、又はそれに近すものにするためには９時
定数を大にするとともにＡＧＣループの周波数特性が急
峻な高域遮断特性をもつように構成することが必要にな
る。このうち時定数を大にすること、すなわち制御力α
を小さくすることはピット数を増加してピット精度を高
くすることが容易でないことから一定の限度がある。
α流成分だけ、又はそれに近すものにするためには９時
定数を大にするとともにＡＧＣループの周波数特性が急
峻な高域遮断特性をもつように構成することが必要にな
る。このうち時定数を大にすること、すなわち制御力α
を小さくすることはピット数を増加してピット精度を高
くすることが容易でないことから一定の限度がある。
また有害な周波数スはクトル成分を有効に除去すぺ（’
ＡＧＣルーズの遮断特性を急峻にするためには、第１図
のような一次系のフィードバックルーズに代えて高次の
フィードバックループとする必要がちる０しかし二次以
上のフィードバック系とするとＡＧＣループが発振し易
く不安定になるので、安定したＡＧＣ動作を行わせるた
めには一次系のフィードバックループでＡＧＣを行わせ
なければならない。
ＡＧＣルーズの遮断特性を急峻にするためには、第１図
のような一次系のフィードバックルーズに代えて高次の
フィードバックループとする必要がちる０しかし二次以
上のフィードバック系とするとＡＧＣループが発振し易
く不安定になるので、安定したＡＧＣ動作を行わせるた
めには一次系のフィードバックループでＡＧＣを行わせ
なければならない。
このように第１図に示したディジタルＡＧＣ方式の構成
では高速なデータ伝送においても虫なくかつ安定なＡＧ
Ｃ動作を行わせることは困ｊｊｔ、ｉである。
では高速なデータ伝送においても虫なくかつ安定なＡＧ
Ｃ動作を行わせることは困ｊｊｔ、ｉである。
い１．第１ＡＧＣ信号ＡＳＩ を取出し低域フィルタ
１１により直流成分以外の周波数ベクトルを遮断すると
得られた第２！ＡＧＣ信号ＡＳ２ には正常なＡＧ″
Ｃを行うのに必要な直流成分だけが存在することになる
。そこでこの第２ Ａ Ｇ Ｃｉ８ ＋ｆＡＳ２を乗算
器１２に供給し１人カＩＮと乗算させることにより入力
波形に歪を与えることなく良好なＡＧＣ動作が可能とな
る。
１１により直流成分以外の周波数ベクトルを遮断すると
得られた第２！ＡＧＣ信号ＡＳ２ には正常なＡＧ″
Ｃを行うのに必要な直流成分だけが存在することになる
。そこでこの第２ Ａ Ｇ Ｃｉ８ ＋ｆＡＳ２を乗算
器１２に供給し１人カＩＮと乗算させることにより入力
波形に歪を与えることなく良好なＡＧＣ動作が可能とな
る。
第２図の回路構成によればディジタルＡＧＣ信号処理回
路ｌＯは一次のフィードバック系であり。
路ｌＯは一次のフィードバック系であり。
低吠フィルタ１１と乗ｉ？Ｘ器１２からなる部分はフィ
ードフォワード形成であるので、この低域フィルタ１］
、を高次のものにしても発振を生じる要因はなく、安定
なＡＧＣ動作が行われる。
ードフォワード形成であるので、この低域フィルタ１］
、を高次のものにしても発振を生じる要因はなく、安定
なＡＧＣ動作が行われる。
葦た低域フィルタ１１を高次なものにする程。
その高域遮断は急ｌ唆になり、有害な周波数スペクトル
成分を有効に除去することができる。その場合もＡＧＣ
動作が安定に行われることは既に述べ示の回路に限定さ
れるものではなく、安定なＡＧＣ動作を行う他のディジ
タルＡＧＣ回路を使用することができる。
成分を有効に除去することができる。その場合もＡＧＣ
動作が安定に行われることは既に述べ示の回路に限定さ
れるものではなく、安定なＡＧＣ動作を行う他のディジ
タルＡＧＣ回路を使用することができる。
発明の効果
本発明によれば、従来のディジタルＡＧＣ方式における
制御力αの調整範囲を大きくすることなく、すなわちビ
ット数を増加させることなく時定数を大きくすることが
できるので、ディジタルＡＧＣ処理回路の構成が複雑に
ならない。またディジタルＡＧＣ処理回路が一次のフィ
ードバックループ系でよいので発振のおそれがなく、安
定なＡＧＣ動作を行うことができる。しかもＡＧＣ動作
に必要な直流成分以外の有害な周波数スはクトル成分が
有効に除去できるので、高速なデータ伝送の場合でも出
力波形に歪を与えることなく良好なＡＧＣ動作を行うこ
とができる。したがって本発明は高速データ伝送システ
ムのＡＧＣ，例えば９６００ ｈｐｓ以上のモデム用の
ディジタルＡＧＣ’方式として好適である。
制御力αの調整範囲を大きくすることなく、すなわちビ
ット数を増加させることなく時定数を大きくすることが
できるので、ディジタルＡＧＣ処理回路の構成が複雑に
ならない。またディジタルＡＧＣ処理回路が一次のフィ
ードバックループ系でよいので発振のおそれがなく、安
定なＡＧＣ動作を行うことができる。しかもＡＧＣ動作
に必要な直流成分以外の有害な周波数スはクトル成分が
有効に除去できるので、高速なデータ伝送の場合でも出
力波形に歪を与えることなく良好なＡＧＣ動作を行うこ
とができる。したがって本発明は高速データ伝送システ
ムのＡＧＣ，例えば９６００ ｈｐｓ以上のモデム用の
ディジタルＡＧＣ’方式として好適である。
第１図は従来のディジタルＡＧＣ方式、第２図は本発明
の一実施例構成図、第３図はディジタルＡＧＣ信号処理
回路の出力の周波数特性図である。 図中、１は乗算器、２はレベル検出器、３は加算器、４
は乗算器、５は加算器、６は遅延回路。 ７はリミッタ、１０はディジタルＡＧＣ信号処理回路、
１コ、け低域フィルタ、１２は乗算器である。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮
の一実施例構成図、第３図はディジタルＡＧＣ信号処理
回路の出力の周波数特性図である。 図中、１は乗算器、２はレベル検出器、３は加算器、４
は乗算器、５は加算器、６は遅延回路。 ７はリミッタ、１０はディジタルＡＧＣ信号処理回路、
１コ、け低域フィルタ、１２は乗算器である。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮
Claims (1)
- アナログ入力を受けこれをディジタル処理して第１のＡ
ＧＣ信号を発生するディジタルＡＧＣ信号処理回路と、
前記第１のＡＧＣ信号から不要な周波数成分を除去して
第２のＡＧＣ信号を発生する低域フィルタと、前記アナ
ログ入力と第２のＡＧＣ信号を乗算する乗算器を有し、
このアナログ入力と第２のＡＧＣ信号を乗算して自動利
得制御されたアナログ出力を得るようにしたことを特徴
とするディジタルＡＧＣ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17153682A JPS5961309A (ja) | 1982-09-30 | 1982-09-30 | デイジタルａｇｃ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17153682A JPS5961309A (ja) | 1982-09-30 | 1982-09-30 | デイジタルａｇｃ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961309A true JPS5961309A (ja) | 1984-04-07 |
Family
ID=15924938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17153682A Pending JPS5961309A (ja) | 1982-09-30 | 1982-09-30 | デイジタルａｇｃ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961309A (ja) |
-
1982
- 1982-09-30 JP JP17153682A patent/JPS5961309A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2724472B2 (ja) | 適応フィルタ単ビットディジタルエンコーダおよびデコーダとビット流れローディングに応答する適応制御回路 | |
| RU2154339C2 (ru) | Устройство для регулирования рабочего диапазона входных сигналов и способ управления рабочим диапазоном цифрового приемника | |
| US6298093B1 (en) | Apparatus and method for phase and frequency digital modulation | |
| JPH0454405B2 (ja) | ||
| KR20040089689A (ko) | 피크 대 평균 신호 전력비 감소 | |
| US4467291A (en) | Delta modulator having optimized loop filter | |
| JPS5961309A (ja) | デイジタルａｇｃ方式 | |
| JP4274408B2 (ja) | 自動利得制御装置、受信装置及び利得制御方法 | |
| JPH06276171A (ja) | デジタル受信機、特に時分割多元接続受信機用の自動利得制御法および該方法を実施する装置 | |
| KR950013627B1 (ko) | 고스트 제거 회로 | |
| JP3858785B2 (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
| US5650953A (en) | Reciprocal number arithmetic operating method and circuit which are used in modem | |
| US5311314A (en) | Method of and arrangement for suppressing noise in a digital signal | |
| JPH0794981A (ja) | 自動利得制御回路 | |
| EP1750367B1 (en) | Method and device for automatic gain control with limited jitter | |
| JPH06216955A (ja) | バースト信号用ａｇｃ回路 | |
| JP4067361B2 (ja) | 利得制御回路および利得制御方法 | |
| JPS6115472A (ja) | 映像信号の輪郭補正回路 | |
| JPH1141068A (ja) | ディジタル自動周波数制御回路 | |
| JP2003152540A (ja) | 信号レベル制御装置 | |
| SU1116542A2 (ru) | Устройство адаптивной обработки дискретных сигналов | |
| JPS61129913A (ja) | デイジタルａｇｃ回路 | |
| CN115664181A (zh) | 直流抑制装置、电气设备及直流抑制装置的控制方法 | |
| JPS63260207A (ja) | デジタルａｇｃ方式 | |
| JPH0340565A (ja) | 自動画質調整回路 |