JP4067361B2 - 利得制御回路および利得制御方法 - Google Patents

利得制御回路および利得制御方法 Download PDF

Info

Publication number
JP4067361B2
JP4067361B2 JP2002240652A JP2002240652A JP4067361B2 JP 4067361 B2 JP4067361 B2 JP 4067361B2 JP 2002240652 A JP2002240652 A JP 2002240652A JP 2002240652 A JP2002240652 A JP 2002240652A JP 4067361 B2 JP4067361 B2 JP 4067361B2
Authority
JP
Japan
Prior art keywords
control value
gain
value
signal level
gain control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002240652A
Other languages
English (en)
Other versions
JP2004080610A5 (ja
JP2004080610A (ja
Inventor
秀樹 中原
宏一郎 田中
嘉夫 浦部
健一 森
均 ▲たか▼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002240652A priority Critical patent/JP4067361B2/ja
Publication of JP2004080610A publication Critical patent/JP2004080610A/ja
Publication of JP2004080610A5 publication Critical patent/JP2004080610A5/ja
Application granted granted Critical
Publication of JP4067361B2 publication Critical patent/JP4067361B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、入力信号の利得を制御する利得制御回路および利得制御方法に関する。
【0002】
【従来の技術】
信号利得制御は、信号レベルを所望の基準レベルになるように利得を制御するものである。特に通信分野における受信機では、急激に信号が入力した場合(以下、バースト入力と称す)や、伝送路特性の時間変動(以下、フェ−ジングと称す)によって信号レベルが変動した場合に、高速に利得制御を行わなければ、受信誤りの原因となってしまう。
【0003】
従来、利得制御回路においては、例えば特開平8−181555号公報に示されるように、利得制御の過程において、デジタル信号処理によって、信号強度と基準レベルとの比較演算や、その演算結果に応じた時定数の乗算処理が施される。
【0004】
次に、従来技術の一例を示す。図21は、従来技術による利得制御回路の構成を示すブロック図である。可変利得増幅部211は、利得制御値に基づいて入力信号の利得を制御する。電力算出部212は、利得制御された信号の電力を算出する。誤差算出部213は、電力算出部212によって算出された電力と基準レベルとの誤差を求める。時定数制御部214は、誤差に対して所定の時定数を乗算する。積分部215は、時定数制御部214からの入力値と遅延器216の出力値とを加算し、利得制御値を出力する。以上のように、従来技術においては、利得制御の過程において、基準レベルとの比較演算や、その演算結果に対する時定数の乗算処理等が施される。
【0005】
【発明が解決しようとする課題】
しかし、上述のような従来技術によれば、信号レベルと基準レベルとの差を求める比較演算回路、時定数を乗算する乗算器が必要であるため、回路規模が大きくなる。また、制御値を求めるまでの演算処理遅延が生じるため、応答速度の低下、定常状態での不安定性を招く。このように、高速に利得を制御できないことから、特にバースト入力やフェージングにより信号強度が変化した場合に、受信誤りを生じるおそれがある。
【0006】
それ故に、本発明の目的は、簡易な回路構成を実現し、かつ、高速かつ安定に信号強度を調整することができる利得制御回路および利得制御方法を提供することである。
【0007】
【課題を解決するための手段および発明の効果】
第1の発明は、入力信号の利得を制御する利得制御回路であって、
利得の大きさを決定する利得制御値に基づいて、入力信号を利得制御して出力信号を生成する利得制御部と、
出力信号の信号レベルに応じて値が変化する第1制御値を出力する第1制御値決定部と、
出力信号の信号レベルの時間変化量を算出して信号レベル変化量を出力する信号レベル変化量算出部と、
信号レベル変化量に応じて値が変化する第2制御値を出力する第2制御値決定部と、
第1制御値と、第2制御値とに基づいて利得制御値を算出する利得制御値算出部とを備え、
第1制御値決定部は、利得制御の目標値の基準レベルの範囲内に含まれる出力信号の信号レベルについては、利得制御値を変化させない第1制御値を基準レベルより低い信号レベルについては、利得制御部における利得を上げるように利得制御値を変化させる第1制御値を基準レベルより高い信号レベルについては、利得制御部における利得を下げるように利得制御値を変化させる第1制御値を出力し、
第2制御値決定部は、所定の正の値よりも大きい信号レベル変化量については、利得制御部における利得を下げるように利得制御値を変化させる第2制御値を、所定の負の値よりも小さい信号レベル変化量については、利得制御部における利得を上げるように利得制御値を変化させる第2制御値を出力する
また、第2の発明においては、第1制御値決定部は、出力信号の信号レベルと第1制御値とを対応付けた第1制御値参照テーブルを参照して第1制御値を出力し、第1制御値参照テーブルは、利得制御の目標値の基準レベルの範囲内に含まれる出力信号の信号レベルについては、利得制御値を変化させない第1制御値を対応付け、基準レベルより低い信号レベルについては、利得制御部における利得を上げるように利得制御値を変化させる第1制御値を対応付け、基準レベルより高い信号レベルについては、利得制御部における利得を下げるように利得制御値を変化させる第1制御値を対応付ける。
また、第3の発明においては、第2制御値決定部は、信号レベル変化量と当該信号レベル変化量に応じて値が変化する第2制御値とを対応付けた第2制御値参照テーブルを参照して第2制御値を出力し、第2制御値参照テーブルは、所定の正の値よりも大きい信号レベル変化量については、利得制御部における利得を下げるように利得制御値を変化させる第2制御値を対応づけ、所定の負の値よりも小さい信号レベル変化量については、利得制御部における利得を上げるように利得制御値を変化させる第2制御値を対応づける。
【0008】
上記第1の発明によれば、出力信号のレベルに応じて、第1制御値を第1制御値参照テーブルから選択する。テーブルを用いることによって、信号レベルの大きさに応じて第1制御値が出力されるので、定数を乗算する必要がない。従って、信号レベルから第1制御値を求めるための処理量を小さくすることができるので、応答特性を速くすることができる。さらに、応答特性を速くすることができることから、信号のバースト入力やフェ−ジングにより信号が急激に変化した場合でも、信号レベルを高速に収束させることができる。また、テーブルのみによって第1制御値を求めることができるので、利得制御回路を簡易な構成によって実現することができる。また、応答特性を速くすることができるので、信号の急激な入力や信号が急激に変化した場合にも、信号レベルを基準レベルへと高速に収束させることができる。また、信号レベルの時間変化量に応じて第2制御値を出力する。かかる第2制御値を導入することによって、制御をさらに高速化することができる。また、信号レベルから第2制御値を求めるための処理量は小さいので、応答特性が速い。以上より、簡易な構成で、信号レベルをより高速に収束させることができる。
【0009】
の発明は、第1の発明に従属する発明であって、
利得制御値算出部は、第1制御値決定部によって決定される第1制御値と第2制御値決定部によって決定される第2制御値とを合算した制御値を積分して利得制御値を算出する。
【0010】
上記第の発明によれば、第1制御値と第2制御値を合算した制御値を積分することにより、適切な利得制御値を算出することができる。
【0013】
の発明は、第の発明に従属する発明であって、
第1制御値参照テーブルは、出力信号の信号レベルと基準レベルとの差が大きくなるにつれて、増加率が次第に大きくなるように第1制御値を設定する。
【0014】
上記第の発明によれば、信号レベルに応じて制御の時定数を適切に変化させることとなるので、より滑らかな制御を行うことができる。
【0015】
の発明は、第の発明に従属する発明であって、
第1制御値参照テーブルにおける基準レベルには、複数の値の信号レベルが含まれる。
【0016】
上記第の発明によれば、基準レベルは所定の幅を有することとなる。ここで、雑音によって信号レベルが小刻みに変動する場合、その変動分に相当する信号レベルを基準レベルとして設定しておくことによって、雑音による制御の変動を抑えることができる。
【0017】
の発明は、第1の発明に従属する発明であって、
利得制御値算出部は、
第1制御値決定部によって決定された第1制御値と第2制御値決定部によって決定される第2制御値とを合算した制御値を積分する積分部と、
積分部によって得られた積分値の大きさを、所定の演算処理によって調整する感度調整部とを含んでいる。
【0018】
上記第の発明によれば、第1制御値から得られた値を容易に調整することができる。
【0019】
の発明は、第の発明に従属する発明であって、
入力信号の形態に応じて変化するテーブル選択信号を生成するテーブル選択部をさらに備え、
第1制御値決定部は、複数の第1制御値参照テーブルを有し、テーブル選択信号に基づいて、複数の第1制御値参照テーブルの内、参照すべき第1制御値参照テーブルを選択して第1制御値を決定する。
【0020】
上記第の発明によれば、入力信号の形態に応じて、参照される第1制御値参照テーブルが選択される。これによって、入力信号の形態に応じた第1制御値が決定され、入力信号の形態に応じた利得制御を行うことができる。従って、テーブルを用いるという簡易な構成で、様々な形態の入力信号に対して、高速に基準レベルに収束させることができる。ここで、信号の形態とは、信号の伝送速度および変調方式を含む概念である。
【0027】
第9の発明は、第の発明に従属する発明であって、
第2制御値決定部は、信号レベル算出部によって算出される信号レベルが、利得制御の目標値となる基準レベルから所定の範囲内にある場合であって、かつ、信号レベル変化量算出部によって算出される時間変化量が負である場合、第2制御値を0に決定する。
【0028】
上記第9の発明によれば、基準レベルに近い制御状態にある場合で、かつ、信号レベル変化量が減少している場合には、第2制御値が参照されず、第1制御値のみを用いて制御が行われることとなる。ここで、基準レベルに近い制御状態にある場合で、かつ、信号レベル変化量が減少している場合には、第2制御値を用いることによってかえって収束が遅くなってしまう。そのため、第の発明では、かかる場合に第2制御値を用いないことにより、信号レベルを基準レベルにより速く収束させることができる。
【0029】
第10の発明は、第の発明に従属する発明であって、
入力信号の形態に応じて変化するテーブル選択信号を生成するテーブル選択部をさらに備え、
第2制御値決定部は、
複数の第2制御値参照テーブルを有し、
テーブル選択信号に基づいて、複数の第2制御値参照テーブルの内、参照すべき第2制御値参照テーブルを選択して第2制御値を決定する。
【0030】
上記第10の発明によれば、入力信号の形態に応じて、参照される第2制御値参照テーブルが選択される。これによって、入力信号の形態に応じた第2制御値が決定され、入力信号の形態に応じた利得制御を行うことができる。
【0031】
第11の発明は、第の発明に従属する発明であって、
第2制御値参照テーブルに格納されている第2制御値には、複数の値の時間変化量が対応付けられた第2制御値が含まれる。
【0032】
上記第11の発明によれば、第2制御値参照テーブルにおいて、信号レベルがとり得る値の数だけアドレスを用意する必要がない。従って、第2制御値参照テーブルの大きさを小さくすることができる。
【0033】
12の発明は、第1の発明に従属する発明であって
1制御値決定部は、出力信号の信号レベルを算出する信号レベル算出部を含んでいる。
【0034】
上記第12の発明によれば、出力信号の信号レベルは、出力信号である複数の信号から算出される。例えばI信号およびQ信号や、差動信号のように、出力信号が2つの信号から構成される場合、出力信号をそのまま用いて信号レベルとすることができない。すなわち、かかる場合、出力信号の信号レベルと第1制御値とを1対1に対応付けることができない。それゆえ、第1制御値を決定するためにテーブルを用いることができない。ここで、第14の発明によれば、かかる場合であっても、2つのデジタル信号から出力信号の信号レベルを算出するので、出力信号の信号レベルと第1制御値とを1対1に対応付けることができる。従って、テーブルを用いて出力信号の信号レベルから第1制御値を得ることができる。
【0035】
13の発明は、第12の発明に従属する発明であって、
信号レベル算出部は、出力信号の振幅値に関する時間平均値を信号レベルとして出力する。
【0036】
上記第13の発明によれば、出力信号の信号レベルとして振幅の時間平均値を用いることにより、雑音の影響を抑え、より安定した制御を行うことができる。
【0037】
14の発明は、第12の発明に従属する発明であって、
信号レベル算出部は、出力信号の電力値を信号レベルとして出力する。
【0038】
上記第14の発明によれば、出力信号の信号レベルとして電力値を用いることで、安定した制御を行うことができる。
【0039】
15の発明は、第12の発明に従属する発明であって、
信号レベル算出部は、出力信号の電力に関する時間平均値を信号レベルとして出力する。
【0040】
上記第15の発明によれば、出力信号の信号レベルとして電力値の時間平均値を用いることで、雑音の影響を抑え、より安定した制御を行うことができる。
【0041】
16の発明は、第12の発明に従属する発明であって、
信号レベル算出部は、出力信号の直流成分を抑圧するハイパスフィルタを含んでいる。
【0042】
上記第16の発明によれば、本利得制御回路が用いられる受信機内部において入力信号に混入する直流成分をハイパスフィルタによって抑圧する。従って、入力信号に対して安定に利得制御を行うことができる。
【0043】
第17の発明は、入力信号の利得を制御する利得制御回路において用いられる記憶媒体であって、
利得制御回路によって利得が制御された出力信号の信号レベルを記憶する信号レベル記憶領域と、
信号レベルに応じて値が変化する第1制御値を、信号レベル記憶領域に記憶されている信号レベルと対応付けて記憶する第1制御値記憶領域と
利得制御回路によって利得制御された出力信号の信号レベルに関する時間変化量である信号レベル変化量を記憶する信号レベル変化量記憶領域と、
信号レベル変化量に応じて値が変化する第2制御値を、信号レベル変化量記憶領域に記憶されている信号レベル変化量と対応付けて記憶する第2制御値記憶領域とを備え、
第1制御値は、利得制御回路における利得の大きさを決定するための利得制御値を算出するために用いられ
第2制御値は、利得制御回路における利得の大きさを決定するための利得制御値を算出するために用いられ、
第1制御値記憶領域においては、利得制御の目標値の基準レベルの範囲内に含まれる出力信号の信号レベルに対しては、利得制御値を変化させない第1制御値が対応付けられ、基準レベルより低い信号レベルに対しては、利得制御部における利得を上げるように利得制御値を変化させる第1制御値が対応付けられ、基準レベルより高い信号レベルに対しては、利得制御部における利得を下げるように利得制御値を変化させる第1制御値が対応付けられ、
第2制御値記憶領域においては、所定の正の値よりも大きい信号レベル変化量に対しては、利得制御部における利得を下げるように利得制御値を変化させる第2制御値が対応づけられ、所定の負の値よりも小さい信号レベル変化量に対しては、利得制御部における利得を上げるように利得制御値を変化させる第2制御値が対応づけられる。
【0045】
18の発明は、入力信号の利得を制御する利得制御方法であって、
利得の大きさを決定するための利得制御値に基づいて、入力信号を利得制御して出力信号を生成する利得制御ステップと、
前記出力信号の信号レベルに応じて値が変化する第1制御値を出力する第1制御値決定ステップと、
出力信号の信号レベルの時間変化量を算出して信号レベル変化量を出力する信号レベル変化量算出ステップと、
信号レベル変化量に応じて値が変化する第2制御値を出力する第2制御値決定ステップと、
第1制御値と、第2制御値とに基づいて利得制御値を算出する利得制御値算出ステップとを備え
第1制御値決定ステップにおいては、利得制御の目標値の基準レベルの範囲内に含まれる出力信号の信号レベルについては、利得制御値を変化させない第1制御値を、基準レベルより低い信号レベルについては、利得制御部における利得を上げるように利得制御値を変化させる第1制御値を、基準レベルより高い信号レベルについては、利得制御部における利得を下げるように利得制御値を変化させる第1制御値を出力し、
第2制御値決定ステップにおいては、所定の正の値よりも大きい信号レベル変化量については、利得制御部における利得を下げるように利得制御値を変化させる第2制御値を、所定の負の値よりも小さい信号レベル変化量については、利得制御部における利得を上げるように利得制御値を変化させる第2制御値を出力する。
【0046】
【発明の実施の形態】
(第1の実施形態)
まず、本発明の第1の実施形態に係る利得制御回路を説明する。図1は、第1の実施形態に係る利得制御回路の構成を示すブロック図である。図1において、本利得制御回路は、利得制御部11と、信号レベル算出部12と、第1制御値変換部13と、利得制御値算出部14とを備えている。
【0047】
利得制御部11は、利得制御値をもとに入力信号の利得を制御する。利得制御値とは、利得制御における利得の大きさを決定するための値である。つまり、利得制御値の大きさに応じて、利得の大きさが変化する。信号レベル算出部12は、利得制御部11で利得制御された信号(出力信号)のレベルを算出する。算出された信号レベルは、第1制御値変換部13に入力される。第1制御値変換部13は、入力された信号レベルの大きさに応じて第1制御値を出力する。第1制御値とは、利得制御値を決定するために必要となる値である。なお、第1制御値変換部13は、第1制御値参照テーブルを用いて、上記第1制御値を決定する。第1制御値参照テーブルは、上記信号レベルと、当該信号レベルの大きさに応じて値が変化する第1制御値とを対応付けたものである。第1制御値参照テーブルは、例えば、読み出し記憶メモリなどで実現できる。なお、本実施形態においては、信号レベル算出部12と第1制御値変換部13とを、第1制御値決定部15とする。利得制御値算出部14は、第1制御値に基づいて利得制御値を算出する。なお、本実施形態では、入力信号はアナログ信号であるとし、出力信号をデジタル信号として得る場合について、図1の各ブロックについて詳細に述べる。
【0048】
図2は、第1の実施形態に係る利得制御回路における利得制御部11の構成を詳細に示すブロック図である。利得制御部11は、D/A変換器21と、可変利得増幅器22と、A/D変換器23とを備える。D/A変換器21は、デジタル値の利得制御値をアナログ値に変換する。D/A変換器21によって変換されたアナログ信号は、制御電圧として可変利得増幅器22に入力される。可変利得増幅器22は、入力信号の利得を増幅する。また、可変利得増幅器22は、上記の制御電圧によって入力信号の利得を制御する。A/D変換器23は、可変利得増幅器22によって利得制御されたアナログ信号をデジタル値に変換する。本実施形態では、A/D変換器23によってデジタル値に変換された信号を、出力信号と呼ぶ。
【0049】
図3は、第1の実施形態に係る利得制御回路における信号レベル算出部12の構成を詳細に示すブロック図である。信号レベル算出部12は、電力算出部31と、時間平均値算出部32とを備えている。電力算出部31は、上記出力信号の電力値を算出する。時間平均値算出部32は、電力値を平滑化し、信号電力の時間平均値を求める。時間平均値算出部32は、時間平均値を信号レベルとして出力する。
【0050】
図4は、第1の実施形態に係る利得制御回路における利得制御値算出部14の構成を詳細に示すブロック図である。利得制御値算出部14は、ループフィルタ41と、感度調整部42とを備えている。ループフィルタ41は、加算器411と遅延器412とで構成される。ループフィルタ41は、入力値である第1制御値を累積加算する。具体的には、ループフィルタ41は、入力値(第1制御値)と、遅延器412から出力される1サンプル前の加算結果とを加算する。感度調整部42は、ループフィルタ41によって累積加算された結果に所定の演算(例えば、ビットシフト演算)を行うことによって、ループフィルタ41の出力を調整する。感度調整部42は、調整した結果を、利得制御値として出力する。
【0051】
以上のように構成された本利得制御回路の動作について、図1を参照しながら説明する。ここで、本実施形態では、利得制御値の値が大きいほど可変利得増幅器22の利得が小さくなる場合、すなわち、利得制御値の極性が負である場合を考える。まず、アナログの入力信号は、利得制御部11で利得制御値に基づいて利得を制御される。具体的には、図2に示すように、デジタル値の利得制御値がD/A変換器21で変換されたアナログ値の制御電圧によって、可変利得増幅器22における利得が制御される。利得制御された可変利得増幅器の出力は、A/D変換器23でデジタル信号に変換される。A/D変換器23によってデジタル信号に変換した信号が、本利得制御回路の出力信号である。以下、信号レベル算出部12、第1制御値変換部13および利得制御値算出部14では、上記出力信号に基づいて利得制御値が算出される。
【0052】
信号レベル算出部12においては、出力信号の信号レベルが算出される。具体的には、図3に示すように、電力算出部31で入力信号の瞬時電力が算出される。そして、時間平均値算出部32において、例えば、スライディング積分により、瞬時電力を平滑化することによって信号レベルが得られる。
【0053】
次に、信号レベルの大きさに応じて、第1制御値変換部13から第1制御値が出力される。具体的には、第1制御値変換部13は、第1制御値参照テーブルを用いて第1制御値を決定する。第1制御値参照テーブルは、読み出し記憶メモリなどで実現できるため、瞬時に最適な制御値を出力することができる。第1制御値変換部13において用いられる第1制御値参照テーブルの設定方法については後で詳細に述べる。
【0054】
次に、第1制御値は利得制御値算出部14でフィルタ処理される。具体的には、図4に示すように、ループフィルタ41で累積加算され、感度調整部42によって感度が調整される。本実施形態においては、感度調整部42は、演算量低減のため、ビットシフト処理を行う。ビットシフト処理によって感度調整された値が、利得制御値として利得制御部11へ出力される。なお、感度調整部42によって感度調整を行うことによって、参照テーブルのみを用いて調整を行う場合よりも容易に調整を行うことができる。以上のように、利得制御部11から利得制御値算出部14の閉ループによって、出力信号の信号レベルが所望の基準レベルとなるように漸近的に制御される。
【0055】
次に、第1制御値変換部13において用いられる第1制御値参照テーブルの設定について詳細に説明する。ここで、第1制御値参照テーブルの設定について、出力信号の信号レベルが図5に示すような場合を例として説明する。図5は、第1の実施形態において信号がバースト入力した場合における、出力信号の信号レベルの変化の様子の一例を示した模式図である。図5においては、時間t1までは、無信号状態であり、信号レベルは基準レベルにある。時間t1以降において入力される信号について利得が制御され、その結果信号レベルが基準レベルとなる。まず、時間t1からt2の間で、信号のバースト入力により、A/D変換器23が飽和し、信号レベルが最大に達する。そして、時間t2からt3の間、しばらく飽和状態が続く。時間t3からt4の間では、利得が制御され、徐々に所望の基準レベルに近づく。時間t4以降では、信号レベルは基準レベルで安定状態に達する。以上のように変化する信号レベルに対し、信号レベルを参照アドレスとする第1制御値参照テーブルを以下のように構成する。
【0056】
図6は、第1の実施形態に係る利得制御回路における第1制御値参照テーブルの構成を示す図である。ここで、信号レベル算出部12によって算出される信号レベルの値は、最大値がNで最小値が0であるものとする。第1制御値参照テーブルの設定においては、信号レベルがとり得る値を参照アドレスとして、信号レベルが基準レベルに制御されるように、第1制御値が設定される。図6に示すように、第1制御値参照テーブルでは、参照アドレス毎に第1制御値が対応付けられている。ここで、参照アドレスは、信号レベル(0からN)と対応付けられている。本実施形態では、参照アドレスは、信号レベルと等しくなるように対応付けられている。このように、第1制御値参照テーブルは、信号レベルと第1制御値とを対応付けるものである。
【0057】
図6に示す第1制御値参照テーブルにおいては、信号レベルが0(最小)の場合に対応する第1制御値はC1min (負の数)である。なお、信号レベルが0である場合、出力信号の信号電力は最小値をとる。信号レベルがN(最大)の場合に対応する第1制御値はC1max (正の数)である。なお、信号レベルがNである場合とは、出力信号が飽和値をとり、信号電力が最大値をとる場合である。信号レベルが基準レベルの範囲内にある場合、対応する第1制御値の値は0である。ここで、基準レベルは、利得が所望の目標値である場合の信号レベルを指す。また、図6に示す第1制御値参照テーブルにおいては、0からNまでの信号レベルが増加するに従い、第1制御値も増加するように設定される。従って、信号レベルの値が基準レベルより小さい値である場合、第1制御値は負の数である。一方、信号レベルの値が基準レベルより大きい値である場合、第1制御値は正の数である。
【0058】
次に、以上のように第1制御値が設定されている場合における、利得制御部11における利得の変化について説明する。信号レベルが基準レベルより大きくなると、第1制御値変換部13から正の値の第1制御値が出力される。このため、利得制御値算出部14で利得制御値が増加するので、結果として利得制御部11における利得が下がる。逆に、信号レベルが基準レベルより小さくなると、第1制御値変換部13から負の値の第1制御値が出力される。このため、利得制御値算出部14で利得制御値が減少し、結果として利得制御部11における利得が上がる。信号レベルが所望の基準レベルにある場合、参照される第1制御値は0である。このため、利得制御値算出部14のループフィルタ51における累積結果に変化が生じない。このとき、利得制御部11における利得は変化しない。
【0059】
図7は、第1の実施形態に係る第1制御値参照テーブルにおいて設定される第1制御値の値の変化を示す模式図である。図7に示すように、第1制御値の値は、信号レベルが基準レベルにあれば0に設定される。また、第1制御値の値は、信号レベルと基準レベルとの差が大きくなるにつれて、増加率(変化率)が次第に大きくなるように設定される。すなわち、信号レベルが基準レベルより大きくなれば、増加率が次第に大きくなるように正の数が設定される。一方、信号レベルが基準レベルより小さくなれば、減少率(変化率)が次第に大きくなるように(増加率が小さくなるように)負の数が設定される。このように、参照テーブルを用いることによって、第1制御値を、信号レベルに応じて単調増加させるのではなく、増加率が次第に大きくなるように設定することができる。ここで、デジタル処理回路において時定数を乗算する場合(図21参照)には、信号レベルに応じて時定数を適切に変化させることは困難であった。これに対して、本実施形態によれば、第1制御値の増加率が次第に大きくなるように設定することによって、制御の時定数を変化させる効果を容易に得ることができ、滑らかな制御を実現することができる。
【0060】
また、図7に示すように、基準レベルの範囲にある場合、第1制御値の値として0が連続する区間(以下、「0区間」と称す。)を設ける。すなわち、基準レベルには複数の値の信号レベルが含まれる。これは、雑音の影響と過制御を防ぐためのものである。すなわち、雑音の影響で信号レベルが変動しても、その変動幅が0区間の幅(基準レベルの幅)より小さければ、参照される第1制御値は0であるので、雑音による信号レベルの変動は吸収される。そのため、利得制御の安定性が向上する。また、信号レベルを算出するにあたり、平滑化のための積分時間幅が短いと、データに依存して信号レベルが変動する。このような変動に対しても第1制御値の0区間で吸収することができる。また、本実施形態では、テーブルを用いて信号レベルと第1制御値との対応を設定するので、上記のような0区間を容易に設定することができる。
【0061】
図8は、第1の実施形態の一例として、信号のバースト入力に対する利得制御値の変化を示す図である。以下、図8の動作を、図5と対比しながら説明する。まず、時間t1までは、信号レベルは基準レベルにあるため、第1制御値は0である(C1=0)。次に、時間t1において、図5に示すように、信号がバースト状に入力すると出力信号の信号レベルが急激に増加する(時間t1〜t2)。このとき、第1制御値の値は正であるので、利得制御値の値は増加していく。また、第1制御値の値が次第に増加していくので、利得制御値の増加率は次第に大きくなる。時間t2からt3の間では、A/D変換器23の出力が飽和するので、信号レベルが飽和状態となる。これにより、第1制御値は最大値であるC1max で一定となる(C1=C1max )ため、利得制御値は一定の傾きで増加する。ここで、利得制御値の極性は負であるので、利得制御部11は利得を小さくするように制御を行う。その結果、飽和を脱して、時間t3から時間t4において、信号レベルが次第に小さくなる。これにより、第1制御値はC1max から減少していくため、利得制御値の増加率は減少していく(時間t3〜t4)。さらに、信号レベルが基準レベルの範囲内に達すると(時間t4)、第1制御値の値は0となる(C1=0)。従って、利得制御値の値は一定となる(時間t4以降)。
【0062】
以上に説明した第1の実施形態によれば、第1制御値参照テーブルを用いて第1制御値を決定するため、デジタル処理回路において第1制御値(図19における時定数制御部194の出力値)を算出する場合に比べ、応答速度の高速化および制御の安定化を図ることができる。
【0063】
なお、本実施形態においては、入力信号がアナログ信号である場合について説明を行った。ここで、入力信号がデジタル信号である場合は、例えば、図2に示す利得制御部2において、D/A変換器21とA/D変換器23を介さず、可変利得増幅器に代えてデジタル乗算器によって、入力デジタル信号に利得制御値の極性を考慮した上で、利得制御値を乗算すればよい。
【0064】
なお、本実施形態において、信号レベルを特に算出する必要がない場合、第1制御値決定部15は信号レベル算出部12を含まない構成であってもよい。出力信号の信号レベルを特に算出する必要がない場合とは、出力信号がデジタル信号であり、そのデジタル値が信号レベルを表す場合である。この場合、出力信号のデジタル値と第1制御値とを1対1に対応付けることができる。従って、信号レベル算出部12がなくとも、信号レベルと第1制御値とを1対1に対応付けることができる。
【0065】
これに対して、出力信号が複数の信号によって構成される場合、信号レベル算出部12によって信号レベルを算出する処理が必要となる。出力信号が複数の信号によって構成される場合とは、例えば、出力信号が例えば通信分野で用いられるI信号およびQ信号である場合や、出力信号が差動信号である場合のように、複数の信号によって情報が表現される場合が考えられる。かかる場合、出力信号のデジタル値と第1制御値とを1対1に対応付けることができない。出力信号のデジタル値と第1制御値とを1対1に対応付けることができなければ、テーブルを用いて第1制御値を決定することができない。以上より、出力信号が複数の信号によって構成される場合、信号レベル算出部12において、出力信号の信号レベルをデジタル値で算出する必要がある。
【0066】
なお、他の実施形態においては、信号レベル算出部12は、出力信号の電力値をそのまま信号レベルとして出力してもよい。また、信号レベル算出部12は、出力信号の振幅値を信号レベルとして出力してもよい。さらに、信号レベル算出部12は、出力信号の振幅値に関する時間平均値を信号レベルとして出力してもよい。
【0067】
なお、他の実施形態においては、信号レベル算出部12は、ハイパスフィルタをさらに備える構成であってもよい。図9は、本発明の他の実施形態に係る利得制御回路における信号レベル算出部12の構成を示す図である。図9においては、ハイパスフィルタ91が電力算出部31の前段に挿入されている。ハイパスフィルタ91は、出力信号に含まれる直流成分を除去する。なお、図9において、電力算出部31および時間平均値算出部32は、図3と同様の動作を行う。ここで、信号レベルを算出するにあたり、本利得制御回路が用いられる受信機内部で直流成分が混入する場合、入力信号に対して直流成分が大きいと、直流成分の信号レベルに対して利得が制御されてしまい入力信号の利得を制御することができなくなってしまう。そこで、図9に示すように、電力算出部31の前段に、直流成分を抑圧するハイパスフィルタ91を挿入し、その影響を除去する。これにより、受信機内部で混入する直流成分の影響を受けずに入力信号の利得制御を行うことができる。
【0068】
なお、本実施形態においては、信号レベルと第1制御値との関係において、第1制御値の増加率が変化するように設定された(図7参照)。これに対して、他の実施形態においては、信号レベルに対する第1制御値の変化率が一定であるように設定されてもよい。すなわち、信号レベルが0からIの区間およびJからNの区間において、グラフの傾きが直線であるように設定されてもよい。
【0069】
なお、他の実施形態においては、第1制御値参照テーブルは、信号レベルがとり得る値の内、基準レベルの領域付近を重点的に用意するものであっても構わない。図10は、他の実施形態における第1制御値参照テーブルの例を示す図である。図10においては、信号レベルがA以下の場合(0からAの場合)には、参照アドレスが0である第1制御値が対応付けられる。参照アドレスが0である場合、第1制御値は、最小の値であるC1min である。一方、信号レベルがB以上の場合(BからNの場合)には、参照アドレスがM(Mは、N以下の整数)である第1制御値が対応付けられる。参照アドレスがMである場合、第1制御値は、最大の値であるC1max である。ここで、図10の第1制御値参照テーブルを用いる場合、信号レベルから参照アドレスを決定する手段が必要となる。この手段は、信号レベルがデジタル値の場合であれば、下位ビットの切り捨てや、上位ビットのみの論理演算処理によるクリッピングを行う手段によって、簡易な処理で実現することができる。以上のように、第1制御値参照テーブルは、1つの第1制御値に複数の信号レベルを対応付けるように設定されてもよい。これによって、第1制御値参照テーブルの大きさを小さくすることができる。
【0070】
また、他の実施形態においては、利得制御の対象とする信号の伝送速度や変調方式などの信号形態に応じた第1制御値参照テーブルを用いるようにしてもよい。これによれば、信号形態が変化しても、信号形態に応じて制御を最適化できる。図11は、他の実施形態に係る利得制御回路の構成を示すブロック図である。図11において、利得制御回路は、利得制御部11と、信号レベル算出部12と、第1制御値変換部13と、利得制御値算出部14と、選択信号生成部111とを備えている。ここで、第1制御値変換部13は、第1の第1制御値参照テーブルおよび第2の第1制御値参照テーブルという、2つの第1制御値参照テーブルを保持している。選択信号生成部111は、入力信号の形態に基づいてテーブル選択信号を生成する。ここで、テーブル選択信号は、第1制御値変換部において保持される複数の第1制御値参照テーブルの内、どのテーブルを用いるかを決定するための信号である。選択信号生成部111は、入力信号の形態に応じてテーブル選択信号の内容を変化させる。
【0071】
図12は、図11に示す利得制御回路の第1制御値変換部13の詳細を示すブロック図である。第1制御値変換部13は、第1の変換部121と、第2の変換部122と、テーブル選択部123とを備えている。第1の変換部121は、第1の第1制御値参照テーブルを用いて、入力された信号レベルから第1制御値を決定する。第2の変換部122は、第2の第1制御値参照テーブルを用いて、入力された信号レベルから第1制御値を決定する。テーブル選択部123は、テーブル選択信号に基づいて、第1および第2の第1制御値参照テーブルのいずれを用いるかを選択する。具体的には、図11および図12の場合においては、選択信号生成部111は、入力信号の形態に基づいて、第1または第2の第1制御値参照テーブルのいずれかを選択する旨の指示を示すテーブル選択信号を出力する。テーブル選択部123は、テーブル選択信号が示す指示に応じて、第1の変換部121によって決定された第1制御値と、第1の変換部121によって決定された第1制御値とのいずれか一方を第1制御値として決定する。
【0072】
なお、ここでは、2つのテーブルの場合を示したが、信号形態に応じ、3つ以上の複数個のテーブルを参照してもよい。これによって、入力信号の信号形態が変化しても簡易な構成で柔軟に対応することができる。
【0073】
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。第2の実施形態に係る利得制御回路は、前述の第1の実施形態に、信号レベルの時間変化量に応じて参照される第2制御値を導入することにより、さらなる高速応答と安定性を実現するものである。図13は、第2の実施形態に係る利得制御回路の構成を示すブロック図である。第2の実施形態に係る利得制御回路は、図1の第1の実施形態に係る利得制御回路に、信号レベル変化量算出部131と、第2制御値決定部132と、制御値算出部133とを付加した構成である。なお、図13において、図1と同じ構成要素については、第1の実施形態と同様の動作を行う。従って、図1と同じ構成要素については、同じ参照番号を付し、詳細な説明を省略する。
【0074】
図14は、第2の実施形態に係る利得制御回路における信号レベル変化量算出部131の構成を詳細に示したブロック図である。図14において、信号レベル変化量算出部131は、加算器141と、遅延器142とを備えている。信号レベル変化量算出部131は、信号レベルの変化量を算出する。具体的には、入力値である信号レベルと、遅延器142によってMサンプル遅延させた信号レベルとの差分を求める。
【0075】
第2制御値決定部132は、第2制御値参照テーブルを用いて、第2制御値を導出する。第2制御値とは、第1制御値と同様利得制御値を決定するために必要となる値である。第2制御値参照テーブルは、例えば、読み出し記憶メモリなどで実現できる。制御値算出部133は、第1制御値と第2制御値を合算し、制御値を算出する。なお、第2の実施形態においては、利得制御値算出部14は、制御値算出部133によって算出された制御値に基づいて利得制御値を算出する。
【0076】
以上のように構成された第2の実施形態に係る利得制御回路について、入力信号がアナログ信号の場合の動作を、第1の実施形態にかかる動作に付加する部分を中心に説明する。なお、第1の実施形態と同様、利得制御値の極性は、値が大きいほど可変利得増幅器22の利得が小さくなる場合、すなわち、利得制御値の極性が負である場合を考える。
【0077】
第2の実施形態でも、第1の実施形態と同様に、信号レベルに応じて第1制御値変換部13から第1制御値が出力される。第2の実施形態では、さらに、信号レベル変化量算出部131で、信号レベル変化量を算出する。具体的には、図13に示すように、信号レベルについてMサンプル遅延させたものとの差分を求め、信号レベルの時間変化量(信号レベル変化量)を算出する。信号レベル変化量の値に応じて、第2制御値決定部132から第2制御値が出力される。第2制御値決定部132では、第2制御値参照テーブルを用いて第2制御値が決定される。第2制御値参照テーブルの設定方法については後で詳細に述べる。
【0078】
次に、制御値算出部133において、第1制御値と第2制御値とを合算し、制御値が算出される。このように、信号レベルの大きさに応じた第1制御値だけでなく、信号レベル変化量に応じた第2制御値を制御値に反映させることで、より応答性の高い制御が可能になる。また、第2制御値はテーブルによって決定されるので、高速な利得制御を容易に実現することができる。制御値算出部133において算出された制御値は、利得制御値算出部14で累積加算され、その出力が利得制御値として利得制御部11へ出力される。以上のように、第2の実施形態に係る利得制御回路は、図12における、利得制御部11から利得制御値算出部14の閉ループによって入力信号の利得が制御される。
【0079】
次に、第2制御値参照テーブルの設定方法について詳細に述べる。図15は、第2の実施形態に係る利得制御回路における第2制御値参照テーブルの構成を示す図である。第2制御値参照テーブルは、信号レベル変化量と第2制御値とを対応付けて格納する。本実施形態では、信号レベル変化量がとり得るすべての値域について、3つの第2制御値の内いずれかが設定される。
【0080】
図15において、信号レベル変化量の値がP(負の数)以下である場合、第2制御値としてC2min (負の数)が対応付けられる。C2min は、第2制御値の最小値である。これによって、信号レベル変化量がP以下である場合には、第1制御値のみを制御値とする場合(第1の実施形態)と比べて制御値の大きさは小さくなり、利得制御値の大きさも小さくなる。従って、信号レベル変化量がP以下となることにより、第1の実施形態と比べて利得制御部11における利得の減少が抑えられる。
【0081】
また、値がQ(正の数)以上の信号レベル変化量に対しては、第2制御値としてC2max が対応付けられる。C2max は、第2制御値の最大値である。これによって、信号レベル変化量がQ以上の場合には、第1制御値のみを制御値とする場合(第1の実施形態)と比べて制御値の大きさが大きくなり、利得制御値の大きさも大きくなる。従って、信号レベル変化量がQ以上となることにより、第1の実施形態と比べて、利得制御部11における利得制御が加速される。
【0082】
なお、信号レベル変化量がPより大きく、かつ、Qより小さい値である場合、第2制御値は0が対応付けられる。このとき、制御値の値は第1制御値の値と等しくなる。
【0083】
以上のように、第2制御値は、利得制御の応答性を高めるために導入される。ここで、信号レベルの値によっては、第2制御値を導入することが、収束が遅くなる原因となったり、過制御の原因となってしまう場合がある。例えば、信号レベルが減少しながら基準レベルに収束する状態にある場合、すなわち、信号レベル変化量が負で、かつ信号レベルが基準レベルに近い場合、基準レベルへの収束が遅くなってしまう。なぜなら、この場合には第2制御値が負の数となるため、制御値は第1制御値よりも小さくなるからである。その結果、第1制御値のみを用いる場合(第1の実施形態)と比べ、基準レベルへの収束が遅くなってしまう。
【0084】
そこで、本実施形態においては、第2制御値決定部132は、信号レベルおよび信号レベル変化量に基づいて、第2制御値参照テーブルを参照するか否かを判断する。かかる判断について、信号入力に対する利得制御値の変化とともに説明する。図16は、第2の実施形態における出力信号の信号レベルの変化の様子の一例を示す図である。また、図17は、第2の実施形態の一例として、信号のバースト入力に対する利得制御値の変化を示す図である。
【0085】
図16および図17において、時間t5までは、無信号状態であり、信号レベルは基準レベルにある。このとき、第1制御値および第2制御値はともに0であることから、利得制御値は0である。時間t5に、バースト入力によって信号レベルが基準値を超える。ここで、時間t5からt6までは、信号レベルの変化量は図15に示すQより小さい。従って、時間t5からt6までは、第1制御値は正の値であり、第2制御値は0である。時間t6からt7の間では、信号レベルの変化量がQ以上となる。従って、第2制御値はC2max となるので、利得制御値の増加率は、時間t5からt6の場合よりも大きくなる。これによって、バースト入力時の立ち上がり動作は、第1の実施形態に比べて高速になる。
【0086】
次に、時間t7に、信号レベルは最大値に達する。時間t7からt8までは、信号レベルは飽和状態にある。このとき、第1制御値はC1max となる。また、信号レベルの増加率は0となるので、第2制御値は0となる。従って、制御値はC1max となるので、時間t7からt8までは、利得制御値は一定の増加率で増加する。
【0087】
時間t8において、信号レベルは次第に減少していく。ただし、時間t8からt9までは、信号レベルの変化量は図15に示すPより大きい。従って、時間t5からt6までは、第1制御値は正の値であり、第2制御値は0である。そして、時間t9からt10の間では、信号レベルの変化量がP以上となる。このとき、第2制御値はC2min となる。ここで、第2制御値は負の数であるので、制御値の値は第1制御値の値よりも小さくなる。従って、第2制御値を導入することによって、利得制御値の増加率を抑えることができる。また、制御値が負の数になる場合(第1制御値と第2制御値との和が負になる場合)には利得制御値が減少することとなる。これによって、利得制御値が所望の値を超えてしまう過制御(図17に示す点線参照)を防止することができる。なお、利得制御値が減少する変化は一時的なものであり、出力信号の利得変化にはほとんど影響がない。
【0088】
時間t10において、信号レベルは第2制御値参照レベルより小さくなる。ここで、第2制御値参照レベルとは、信号レベルの変化量が負である場合において第2制御値参照テーブルを参照するか否かの基準となる信号レベルの大きさを示す。すなわち、第2制御値決定部132は、信号レベル変化量が負であり、かつ、信号レベルが第2制御値参照レベルより小さい場合、第2制御値参照テーブルを参照しない(第2制御値を0に決定する)。以上より、時間t10以降は、第1制御値のみによって制御値が決定される。その結果、時間t10から時間t11までは、利得制御値は次第に増加する。
【0089】
最後に、時間t11において、信号レベルは基準レベルの範囲内となる。このとき、第1制御値および第2制御値はともに0となるので、利得制御値の値は一定となる。以上によって、利得制御値の値は所望の値において安定することとなる。
【0090】
以上のように、第2制御値決定部132は、信号レベルが増加にある場合には、信号レベルによらず第2制御値を参照する。また、信号レベルが減少にある場合で、かつ、信号レベルが基準レベルに近い場合には、収束が遅くならないよう第2制御値を参照しない。すなわち、第2制御値決定部132は、信号レベルの大きさと信号レベル変化量の符号に基づいて、第2制御値参照テーブル参照の可否を判断する。そして、参照しないと判断した場合、第2制御値決定部132は第2制御値として0を出力するようにする。
【0091】
以上のように、第2の実施形態によれば、第1制御値に加えて、信号レベルの変化量に応じて大きさの変化する第2制御値を用いて、利得制御値が決定される。これによって、バースト入力時等における利得制御回路の応答速度をより高速にすることができる。さらに、基準レベルへの収束が遅くなると考えられる場合には、第2制御値を用いないことにより、収束が遅くなることを防止することができる。
【0092】
なお、本実施形態においては、第2制御値参照テーブルは、第2制御値として3種類の値のみを格納する構成であった。ここで、他の実施形態においては、第2制御値参照テーブルは、第2制御値としてより多くの値を格納する構成であってもよい。図18は、他の実施形態において用いられる第2制御値参照テーブルの構成の一例を示す図である。図18に示すように、第2制御値参照テーブルは、図15に示すテーブルよりも詳細に第2制御値を設定するものである。ここで、図18においては、PからQの信号レベル変化量に対して、第2制御値参照テーブルの参照アドレスが0からSになるよう対応付けが必要である。かかる対応付けは、例えば、信号レベル変化量に値Pを加算することで非負の参照アドレスを生成することにより設定できる。
【0093】
なお、第2制御値参照テーブルについても、第1制御値参照テーブルと同様、信号形態に応じて複数のテーブルを使い分けるようにしてもよい。図19は、他の実施形態に係る利得制御回路の構成を示すブロック図である。図19において、利得制御回路は、図13に示す構成に加え、選択信号生成部191を備えている。また、第2制御値決定部132は、第1の第2制御値参照テーブルおよび第2の第2制御値参照テーブルという、2つの第2制御値参照テーブルを有している。選択信号生成部191は、図11に示す選択信号生成部111と同様の動作を行う。
【0094】
図20は、図19に示す利得制御回路における第2制御値決定部132の詳細を示すブロック図である。図20において、第2制御値決定部132は、第1の変換部201と、第2の変換部202と、テーブル選択部203とを備えている。第1の変換部201は、第1の第2制御値参照テーブルを用いて、入力された信号レベル変化量から第2制御値を決定する。第2の変換部202は、第2の第2制御値参照テーブルを用いて、入力された信号レベル変化量から第2制御値を決定する。テーブル選択部203は、テーブル選択信号に基づいて、第1または第2の第2制御値参照テーブルのいずれを用いるかを選択する。
【0095】
なお、第2制御値参照テーブルについても第1制御値参照テーブルと同様、信号形態に応じ、3つ以上の複数個のテーブルを参照してもよい。これによって、入力信号の信号形態が変化しても簡易な構成で柔軟に対応することができる。
【図面の簡単な説明】
【図1】第1の実施形態に係る利得制御回路の構成を示すブロック図である。
【図2】第1の実施形態に係る利得制御回路における利得制御部11の構成を詳細に示すブロック図である。
【図3】第1の実施形態に係る利得制御回路における信号レベル算出部12の構成を詳細に示すブロック図である。
【図4】第1の実施形態に係る利得制御回路における利得制御値算出部14の構成を詳細に示すブロック図である。
【図5】第1の実施形態において信号がバースト入力した場合における、出力信号の信号レベルの変化の様子の一例を示した模式図である。
【図6】第1の実施形態に係る利得制御回路における第1制御値参照テーブルの構成を示す図である。
【図7】第1の実施形態に係る第1制御値参照テーブルにおいて設定される第1制御値の値の変化を示す模式図である。
【図8】第1の実施形態の一例として、信号のバースト入力に対する利得制御値の変化を示す図である。
【図9】本発明の他の実施形態に係る利得制御回路における信号レベル算出部12の構成を示す図である。
【図10】他の実施形態における第1制御値参照テーブルの例を示す図である。
【図11】他の実施形態に係る利得制御回路の構成を示すブロック図である。
【図12】図11に示す利得制御回路の第1制御値変換部13の詳細を示すブロック図である。
【図13】第2の実施形態に係る利得制御回路の構成を示すブロック図である。
【図14】第2の実施形態に係る利得制御回路における信号レベル変化量算出部131の構成を詳細に示すブロック図である。
【図15】第2の実施形態に係る利得制御回路における第2制御値参照テーブルの構成を示す図である。
【図16】第2の実施形態における出力信号の信号レベルの変化の様子の一例を示す図である。
【図17】第2の実施形態の一例として、信号のバースト入力に対する利得制御値の変化を示す図である。
【図18】他の実施形態において用いられる第2制御値参照テーブルの構成の一例を示す図である。
【図19】他の実施形態に係る利得制御回路の構成を示すブロック図である。
【図20】図19に示す利得制御回路における第2制御値決定部132の詳細を示すブロック図である。
【図21】従来技術による利得制御回路の構成を示すブロック図である。
【符号の説明】
11 利得制御部
12 信号レベル算出部
13 第1制御値変換部
14 利得制御値算出部
15 第1制御値決定部
21 D/A変換器
22 可変利得増幅器
23 A/D変換器
31 電力算出部
32 時間平均値算出部
41 ループフィルタ
411,141 加算器
412,142 遅延器
42 感度調整部
91 ハイパスフィルタ
111,191 選択信号生成部
121,201 第1の変換部
122,202 第2の変換部
123,203 テーブル選択部
131 信号レベル変化量算出部
132 第2制御値決定部
133 制御値算出部

Claims (18)

  1. 入力信号の利得を制御する利得制御回路であって、
    利得の大きさを決定する利得制御値に基づいて、前記入力信号を利得制御して出力信号を生成する利得制御部と、
    前記出力信号の信号レベルに応じて値が変化する第1制御値を出力する第1制御値決定部と、
    前記出力信号の信号レベルの時間変化量を算出して信号レベル変化量を出力する信号レベル変化量算出部と、
    前記信号レベル変化量に応じて値が変化する第2制御値を出力する第2制御値決定部と、
    前記第1制御値と、前記第2制御値とに基づいて前記利得制御値を算出する利得制御値算出部とを備え、
    前記第1制御値決定部は、利得制御の目標値の基準レベルの範囲内に含まれる前記出力信号の信号レベルについては、前記利得制御値を変化させない前記第1制御値を前記基準レベルより低い信号レベルについては、前記利得制御部における利得を上げるように前記利得制御値を変化させる前記第1制御値を前記基準レベルより高い信号レベルについては、前記利得制御部における利得を下げるように前記利得制御値を変化させる前記第1制御値を出力し、
    前記第2制御値決定部は、所定の正の値よりも大きい前記信号レベル変化量については、前記利得制御部における利得を下げるように前記利得制御値を変化させる前記第2制御値を、所定の負の値よりも小さい前記信号レベル変化量については、前記利得制御部における利得を上げるように前記利得制御値を変化させる前記第2制御値を出力することを特徴とする、利得制御回路。
  2. 前記第1制御値決定部は、前記出力信号の信号レベルと前記第1制御値とを対応付けた第1制御値参照テーブルを参照して前記第1制御値を出力し、前記第1制御値参照テーブルは、利得制御の目標値の基準レベルの範囲内に含まれる前記出力信号の信号レベルについては、前記利得制御値を変化させない前記第1制御値を対応付け、前記基準レベルより低い信号レベルについては、前記利得制御部における利得を上げるように前記利得制御値を変化させる前記第1制御値を対応付け、前記基準レベルより高い信号レベルについては、前記利得制御部における利得を下げるように前記利得制御値を変化させる第1制御値を対応付けることを特徴とする請求項1記載の利得制御回路。
  3. 前記第2制御値決定部は、前記信号レベル変化量と当該信号レベル変化量に応じて値が変化する前記第2制御値とを対応付けた第2制御値参照テーブルを参照して前記第2制御値を出力し、前記第2制御値参照テーブルは、所定の正の値よりも大きい前記信号レベル変化量については、前記利得制御部における利得を下げるように前記利得制御値を変化させる前記第2制御値を対応づけ、所定の負の値よりも小さい前記信号レベル変化量については、前記利得制御部における利得を上げるように前記利得制御値を変化させる前記第2制御値を対応づけることを特徴とする、請求項1記載の利得制御回路。
  4. 前記利得制御値算出部は、前記第1制御値決定部によって決定される第1制御値と前記第2制御値決定部によって決定される第2制御値とを合算した制御値を積分して利得制御値を算出することを特徴とする、請求項1に記載の利得制御回路。
  5. 前記第1制御値参照テーブルは、前記出力信号の信号レベルと前記基準レベルとの差が大きくなるにつれて、変化率が次第に大きくなるように第1制御値を設定することを特徴とする、請求項に記載の利得制御回路。
  6. 前記第1制御値参照テーブルにおける前記基準レベルには、複数の信号レベルが対応付けられることを特徴とする、請求項に記載の利得制御回路。
  7. 前記利得制御値算出部は、
    前記第1制御値決定部によって決定された第1制御値と前記第2制御値決定部によって決定される第2制御値とを合算した制御値を積分する積分部と、
    前記積分部によって得られた積分値の大きさを、所定の演算処理によって調整する感度調整部とを含むことを特徴とする、請求項1記載の利得制御回路。
  8. 入力信号の形態に応じて変化するテーブル選択信号を生成するテーブル選択部をさらに備え、
    前記第1制御値決定部は、複数の第1制御値参照テーブルを有し、前記テーブル選択信号に基づいて、複数の第1制御値参照テーブルの内、参照すべき第1制御値参照テーブルを選択して第1制御値を決定することを特徴とする、請求項に記載の利得制御回路。
  9. 前記第2制御値決定部は、前記信号レベル算出部によって算出される信号レベルが、前記利得制御の目標値の基準レベルから所定の範囲内にある場合であって、かつ、前記信号レベル変化量算出部によって算出される時間変化量が負である場合、前記第2制御値としてを出力することを特徴とする、請求項に記載の利得制御回路。
  10. 入力信号の形態に応じて変化するテーブル選択信号を生成するテーブル選択部をさらに備え、
    前記第2制御値決定部は、複数の第2制御値参照テーブルを有し、前記テーブル選択信号に基づいて、複数の第2制御値参照テーブルの内、参照すべき第2制御値参照テーブルを選択して第2制御値を決定することを特徴とする、請求項に記載の利得制御回路。
  11. 前記第2制御値参照テーブルに格納されている第2制御値には、複数の値の時間変化量が対応付けられた第2制御値が含まれることを特徴とする、請求項に記載の利得制御回路。
  12. 前記第1制御値決定部は、前記出力信号の信号レベルを算出する信号レベル算出部を含むことを特徴とする、請求項1に記載の利得制御回路。
  13. 前記信号レベル算出部は、前記出力信号の振幅値に関する時間平均値を信号レベルとして出力することを特徴とする、請求項12に記載の利得制御回路。
  14. 前記信号レベル算出部は、前記出力信号の電力値を信号レベルとして出力することを特徴とする、請求項12に記載の利得制御回路。
  15. 前記信号レベル算出部は、前記出力信号の電力に関する時間平均値を信号レベルとして出力することを特徴とする、請求項12に記載の利得制御回路。
  16. 前記信号レベル算出部は、前記出力信号の直流成分を抑圧するハイパスフィルタを含むことを特徴とする、請求項12記載の利得制御回路。
  17. 入力信号の利得を制御する利得制御回路において用いられる記憶媒体であって、
    前記利得制御回路によって利得が制御された出力信号の信号レベルを記憶する信号レベル記憶領域と、
    信号レベルに応じて値が変化する第1制御値を、前記信号レベル記憶領域に記憶されている信号レベルと対応付けて記憶する第1制御値記憶領域と
    前記利得制御回路によって利得制御された出力信号の信号レベルに関する時間変化量である信号レベル変化量を記憶する信号レベル変化量記憶領域と、
    前記信号レベル変化量に応じて値が変化する第2制御値を、前記信号レベル変化量記憶領域に記憶されている前記信号レベル変化量と対応付けて記憶する第2制御値記憶領域とを備え、
    前記第1制御値は、前記利得制御回路における利得の大きさを決定するための利得制御値を算出するために用いられ
    前記第2制御値は、前記利得制御回路における利得の大きさを決定するための利得制御値を算出するために用いられ、
    前記第1制御値記憶領域においては、利得制御の目標値の基準レベルの範囲内に含まれる前記出力信号の信号レベルに対しては、前記利得制御値を変化させない前記第1制御値が対応付けられ、前記基準レベルより低い信号レベルに対しては、前記利得制御部における利得を上げるように前記利得制御値を変化させる前記第1制御値が対応付けられ、前記基準レベルより高い信号レベルに対しては、前記利得制御部における利得を下げるように前記利得制御値を変化させる第1制御値が対応付けられ、
    前記第2制御値記憶領域においては、所定の正の値よりも大きい前記信号レベル変化量 に対しては、前記利得制御部における利得を下げるように前記利得制御値を変化させる前記第2制御値が対応づけられ、所定の負の値よりも小さい前記信号レベル変化量に対しては、前記利得制御部における利得を上げるように前記利得制御値を変化させる前記第2制御値が対応づけられることを特徴とする、記憶媒体。
  18. 入力信号の利得を制御する利得制御方法であって、
    利得の大きさを決定するための利得制御値に基づいて、入力信号を利得制御して出力信号を生成する利得制御ステップと、
    前記出力信号の信号レベルに応じて値が変化する第1制御値を出力する第1制御値決定ステップと、
    前記出力信号の信号レベルの時間変化量を算出して信号レベル変化量を出力する信号レベル変化量算出ステップと、
    前記信号レベル変化量に応じて値が変化する第2制御値を出力する第2制御値決定ステップと、
    前記第1制御値と、前記第2制御値とに基づいて前記利得制御値を算出する利得制御値算出ステップとを備え
    前記第1制御値決定ステップにおいては、利得制御の目標値の基準レベルの範囲内に含まれる前記出力信号の信号レベルについては、前記利得制御値を変化させない前記第1制御値を、前記基準レベルより低い信号レベルについては、前記利得制御部における利得を上げるように前記利得制御値を変化させる前記第1制御値を、前記基準レベルより高い信号レベルについては、前記利得制御部における利得を下げるように前記利得制御値を変化させる前記第1制御値を出力し、
    前記第2制御値決定ステップにおいては、所定の正の値よりも大きい前記信号レベル変化量については、前記利得制御部における利得を下げるように前記利得制御値を変化させる前記第2制御値を、所定の負の値よりも小さい前記信号レベル変化量については、前記利得制御部における利得を上げるように前記利得制御値を変化させる前記第2制御値を出力することを特徴とする、利得制御方法。
JP2002240652A 2002-08-21 2002-08-21 利得制御回路および利得制御方法 Expired - Fee Related JP4067361B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002240652A JP4067361B2 (ja) 2002-08-21 2002-08-21 利得制御回路および利得制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002240652A JP4067361B2 (ja) 2002-08-21 2002-08-21 利得制御回路および利得制御方法

Publications (3)

Publication Number Publication Date
JP2004080610A JP2004080610A (ja) 2004-03-11
JP2004080610A5 JP2004080610A5 (ja) 2005-10-27
JP4067361B2 true JP4067361B2 (ja) 2008-03-26

Family

ID=32023380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002240652A Expired - Fee Related JP4067361B2 (ja) 2002-08-21 2002-08-21 利得制御回路および利得制御方法

Country Status (1)

Country Link
JP (1) JP4067361B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4997833B2 (ja) * 2006-05-30 2012-08-08 沖電気工業株式会社 自動利得制御装置
JP5058208B2 (ja) * 2009-05-21 2012-10-24 株式会社東芝 自動利得制御回路および受信回路

Also Published As

Publication number Publication date
JP2004080610A (ja) 2004-03-11

Similar Documents

Publication Publication Date Title
JP3183078B2 (ja) 制御信号生成回路、これを用いた自動利得制御回路、これを用いた受信機及びこれを用いた通信システム
KR101236018B1 (ko) 폐쇄 및 개방 루프 전력 제어를 연속으로 교번함으로써 증폭기의 이득을 제어하는 방법 및 시스템
US6278675B1 (en) Waveform equalizer for use in a recorded information reproducing apparatus
JP2671595B2 (ja) 復調装置
US7113758B2 (en) Automatic gain controller
JP4584668B2 (ja) 自動利得制御回路および方法
JP3227743B2 (ja) 倍音付与回路
JP4067361B2 (ja) 利得制御回路および利得制御方法
JP2979119B2 (ja) 自動ダイナミック・レンジ制御回路
US20050077959A1 (en) Gain control circuit
JP4274408B2 (ja) 自動利得制御装置、受信装置及び利得制御方法
JP6817567B2 (ja) デジタルアンプ
US8532314B2 (en) Audio volume control circuit and method thereof
JP4898700B2 (ja) 位相変調装置および無線通信装置
US7583943B2 (en) Automatic gain control device
US8687471B2 (en) Method and apparatus for offset and gain correction
JPH07307631A (ja) 自動出力制御装置
KR100805454B1 (ko) 자동 이득 제어장치
JP2000200462A (ja) 信号処理装置及びその調整方法
JP2001339321A (ja) Agc回路
JPH06164277A (ja) 信号処理装置
JP2007158863A (ja) 非線形歪み補償回路及びその方法並びにそれを用いた無線送信システム
JPH06121018A (ja) デジタルagc装置
JP6539908B2 (ja) 電力制御装置
JP2000059159A (ja) Agc回路およびその利得制御方法、並びに携帯端末装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees