JP2979119B2 - 自動ダイナミック・レンジ制御回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、音声や音楽等のダ
イナミック・レンジが大きい可聴周波(audio）信号の出
力レベルを一定のレベル以下に保つための回路であっ
て、回路の利得を自動的に制御するフィードフォワード
(feedforward）回路構成を用いた自動ダイナミック・レ
ンジ制御回路に関するものである。

【０００２】

【従来の技術】自動ダイナミック・レンジ制御回路とし
ては、従来、自動利得制御（ＡＧＣ）回路が良く知られ
ている。音声をマイクロフォンで電気信号に変換して、
増幅器で増幅する場合、発声する人の不慣れから声が大
き過ぎたり、あるいは、適正な声の大きさでも音声自身
の性質からそのダイナミック・レンジが広いために、増
幅器が飽和してその出力が歪むことがある。また、増幅
前の音声信号に比してダイナミック・レンジが狭められ
た音声信号となったりする。

【０００３】このようなことの発生を防ぐために、増幅
器の増幅率を自動的に制御して、増幅器の出力レベルを
自動的に一定レベル以下に保つ自動利得制御回路を用い
る。このような自動利得制御回路の利用分野には、例え
ば、音声信号を処理する電子回路などのダイナミック・
レンジに限りがある音響電子機器がある。

【０００４】また、自動利得制御回路は無線周波帯や中
間周波帯の領域でも用いられる。これは無線機が過大な
レベルの信号を受信した時でも、受信回路の利得を自動
的に調整して増幅器からの相互変調歪み（intermodulat
ion distortion）の発生を防いで、無線機の受信回路の
ダイナミック・レンジを拡大するために利用するもので
ある。

【０００５】

【発明が解決しようとする課題】従来、入力信号に対し
て自動利得制御回路のダイナミック・レンジを大きくと
った回路を用いると、入力信号レベルが低い領域でも自
動利得制御回路を動作させることになり、信号対雑音比
（ＳＮＲ）の低い雑音成分の強い信号が出力され、音声
信号の場合には聴感上不自然な信号となるなどの問題が
あった。

【０００６】さらに、具体的な回路構成上の問題点につ
いて説明する。自動利得制御回路構成には、フィードバ
ック（feedback）回路構成によるものとフィードフォー
ワード（feed- forward)回路構成によって制御する方法
とがある。従来のフィードバック回路構成による自動利
得制御回路について記した文献として、

【０００７】（１）Jack Smith, "Modern communicati
on circuits," McGraw-Hill, Chapter5.4, pp.188-198,
(New York,1986)．があり、また、従来のフィードフォ
ーワード回路構成による自動利得制御回路について記し
た文献として、

【０００８】（２）富田雅夫、“利得設定装置”特開昭
５４−１３７９４６ （３）高崎、大黒、山田、“自動利得制御回路”特願平
６−１８３４１９ （４）エドヴァルト・フエルディナンド・スティクオー
ルト、“ディジタル・ダイナミック・レンジ・コンバー
タ，”特開昭５９−１４８４１７ などがある。

【０００９】文献（１）に記載のものは、フィードバッ
ク回路構成を用いた自動利得制御回路の典型的な例であ
る。この自動利得制御回路では、原理的に入力信号レベ
ルが急激に変化した時に、その特性は、アタック・タイ
ム(attack time）やディケイ・タイム（decay time）等
で表示されるような過渡特性を伴う。

【００１０】これは、フィードバック回路を安定に動作
させるために挿入した低域通過濾波器（ＬＰＦ）の回路
形式やその遮断周波数等のパラメーターに大きく依存す
る。従って、このようなオーバシュート(overshoot）特
性を持つ自動利得制御回路は、特に、過大な入力信号レ
ベルに対して、厳密にあるレベルを越えてはならないと
いうレベル管理を要求される回路には適用することがで
きない。

【００１１】このような、従来のフィードバック回路構
成を用いた場合のオーバシュート特性を持つという問題
点は、フィードフォーワード回路構成による自動利得制
御回路を用いることによって一応解決できる。

【００１２】しかし、前記、文献（２）、（３）に記載
のものでは、一定のレベルに制御したレベルを変えるこ
とができないという問題点が、また、入力信号レベルが
低い場合には、当然のことながら、増幅器固有の熱雑音
の影響を受けて、ＳＮＲの低い信号になり、このような
信号に対して自動利得制御回路を動作させているので、
雑音成分が勝った（一定レベルの）出力信号となって、
入力信号レベルが変化すると、それにつれて雑音レベル
が変化するので、大変耳ざわりの悪い音声となるなどの
問題点があった。

【００１３】また、前記文献（４）に記載のものでは、
過大入力信号が入力され、ダイナミック・レンジが制御
される領域では、入力信号に対して回路が非線型に働く
ので、出力信号に、歪みが発生するという問題点があっ
た。更に、このような従来の自動利得制御回路では、一
般的にその動作範囲を広く取るために、可変利得増幅器
の利得は大きくなり、雑音指数の悪いものとなる傾向が
あるという問題もあった。

【００１４】本発明は、このような従来の課題を解決す
るため成されたものであって、下記〜項に記した特
性を有する自動ダイナミック・レンジ制御回路を実現す
ることを目的としている。

【００１５】 入力信号レベルのいかんに関わらず、
雑音による影響を極力避けて、音声信号の場合には聴感
上不自然な信号にならないようにすると共に、十分にＳ
ＮＲを確保して、入力信号のダイナミック・レンジを制
御できる。

【００１６】 過大入力信号レベルに対しても、厳密
に、出力信号レベルをある一定値以下に保持する。 自動ダイナミック・レンジ制御回路が動作する経路
へ切り替わる際に波形の不連続等に起因する品質劣化が
発生しない。

【００１７】 過大入力信号レベルが入力し、そのダ
イナミック・レンジを制御する回路に切り換わった状態
において、出力信号に歪みが発生しない。 一定に制御した出力レベルを容易に外部より変えら
れる。

【００１８】

【課題を解決するための手段】本発明によれば、上述の
課題は前記特許請求の範囲に記載した手段により解決さ
れる。

【００１９】すなわち、請求項１の発明は、入力端子に
接続される第一の遅延回路と、該第一の遅延回路の出力
側に接続される第二の遅延回路を経て第一の切り替え回
路に至る回路と、前記第一の遅延回路の出力側に接続さ
れる除算回路と、該除算回路の出力側に接続される乗算
回路と、該乗算回路の出力側に接続される前記第一の切
り替え回路に至る並列の回路とを設け、

【００２０】該第一の切り替え回路の出力を出力端子に
接続し、一方、前記入力端子に全波整流回路を接続し、
該全波整流回路の出力側にピーク・ホールド回路を接続
して、入力端子に与えられる信号のピーク・レベル最大
電圧値を該全波整流回路と該ピーク・ホールド回路で得
るごとく成し、該ピーク・ホールド回路の出力レベルと
第一の基準電圧レベルとを比較して、

【００２１】該ピーク・ホールド回路の出力レベルが該
第一の基準電圧レベル以下ならば第一の基準電圧を出力
し、該ピーク・ホールド回路の出力レベルが該第一の基
準電圧レベルより大である場合には、該ピーク・ホール
ド回路の出力を出力するように切り替え動作する第二の
切り替え回路を設け、前記除算回路は第一の遅延回路の
出力を第二の切り替え回路の出力で除算し、

【００２２】前記乗算回路は該除算回路の出力と第二の
基準電圧とを乗算するように構成し、前記第一の切り替
え回路と、前記第二の切り替え回路とは、連動して切り
替わり、前記第一の切り替え回路は、ピーク・ホールド
回路の出力レベルが前記第一の基準電圧レベル以下なら
ば、前記第二の遅延回路の出力を選択して出力し、該ピ
ーク・ホールド回路の出力レベルが該第一の基準電圧レ
ベルより大である場合には、

【００２３】前記乗算回路の出力を選択して出力するよ
うに構成し、前記第一の遅延回路の遅延量を前記全波整
流回路と前記ピーク・ホールド回路によって生ずる遅延
量とほぼ等しくすると共に、前記第二の遅延回路の遅延
量を前記除算回路と前記乗算回路とによって生ずる遅延
量とほぼ等しくした自動ダイナミック・レンジ制御回路
である。

【００２４】請求項２の発明は、入力端子に接続される
第一の遅延回路と、該第一の遅延回路の出力側に接続さ
れる第二の遅延回路を経て第一の切り替え回路に至る回
路と、前記第一の遅延回路の出力側に接続される乗算回
路と、該乗算回路の出力側に接続される除算回路と、該
除算回路の出力側に接続される前記第一の切り替え回路
に至る並列の回路とを設け、

【００２５】該第一の切り替え回路の出力を出力端子に
接続し、一方、前記入力端子に全波整流回路を接続し、
該全波整流回路の出力側にピーク・ホールド回路を接続
して、入力端子に与えられる信号のピーク・レベル最大
電圧値を該全波整流回路と該ピーク・ホールド回路で得
るごとく成し、該ピーク・ホールド回路の出力レベルと
第一の基準電圧レベルとを比較して、

【００２６】該ピーク・ホールド回路の出力レベルが該
第一の基準電圧レベル以下ならば、第一の基準電圧を出
力し、該ピーク・ホールド回路の出力レベルが該第一の
基準電圧レベルより大である場合には、該ピーク・ホー
ルド回路の出力を出力するように切り替え動作する第二
の切り替え回路を設け、

【００２７】前記除算回路は第一の遅延回路の出力を第
二の切り替え回路の出力で除算し、前記乗算回路は該除
算回路の出力と第二の基準電圧とを乗算するように構成
し、前記第一の切り替え回路と、前記第二の切り替え回
路とは、連動して切り替わり、前記第一の切り替え回路
は、ピーク・ホールド回路の出力レベルが前記第一の基
準電圧レベル以下ならば、前記第二の遅延回路の出力を
選択して出力し、

【００２８】該ピーク・ホールド回路の出力レベルが該
第一の基準電圧レベルを越えている場合には、前記除算
回路の出力を選択して出力するように構成し、前記第一
の遅延回路の遅延量を前記全波整流回路と前記ピーク・
ホールド回路によって生ずる遅延量とほぼ等しくすると
共に、前記第二の遅延回路の遅延量を前記乗算回路と前
記除算回路とによって生ずる遅延量とほぼ等しくした自
動ダイナミック・レンジ制御回路である。

【００２９】請求項３の発明は、入力端子に接続される
第一の遅延回路と、該第一の遅延回路の出力側に接続さ
れる第二の遅延回路を経て第一の切り替え回路に至る回
路と、前記第一の遅延回路の出力側に接続される第一の
除算回路と、該第一の除算回路の出力側に接続される前
記第一の切り替え回路に至る並列の回路とを設け、

【００３０】該第一の切り替え回路の出力を出力端子に
接続し、一方、前記入力端子に全波整流回路を接続し、
該全波整流回路の出力側にピーク・ホールド回路を接続
して、入力端子に与えられる信号のピーク・レベル最大
電圧値を該全波整流回路と該ピーク・ホールド回路で得
るごとく成し、

【００３１】該ピーク・ホールド回路の出力レベルと第
一の基準電圧レベルとを比較して、該ピーク・ホールド
回路の出力レベルが該第一の基準電圧レベル以下なら
ば、第一の基準電圧を出力し、該ピーク・ホールド回路
の出力レベルが該第一の基準電圧レベルより大である場
合には、該ピーク・ホールド回路の出力を出力するよう
に切り替え動作を行う第二の切り替え回路を設け、

【００３２】前記第一の除算回路は第一の遅延回路の出
力を第二の除算回路の出力で除算し、該第二の除算回路
は前記第二の切り替え回路の出力を第二の基準電圧で除
算するように構成し、前記第一の切り替え回路と、前記
第二の切り替え回路とは、連動して切り替わり、前記第
一の切り替え回路は、

【００３３】ピーク・ホールド回路の出力レベルが前記
第一の基準電圧レベル以下ならば、前記第二の遅延回路
の出力を選択して出力し、該ピーク・ホールド回路の出
力レベルが該第一の基準電圧レベルより大である場合に
は、前記第一の除算回路の出力を選択して出力するよう
に構成し、

【００３４】前記第一の遅延回路の遅延量を前記全波整
流回路と前記ピーク・ホールド回路によって生ずる遅延
量とほぼ等しくすると共に、前記第二の遅延回路の遅延
量を前記第一の除算回路によって生ずる遅延量とほぼ等
しくした自動ダイナミック・レンジ制御回路である。

【００３５】請求項４の発明は、入力端子に接続される
第一の遅延回路と、該第一の遅延回路の出力側に接続さ
れる第二の遅延回路を経て第一の切り替え回路に至る回
路と、前記第一の遅延回路の出力側に接続される乗算回
路と、該乗算回路の出力側に接続される前記第一の切り
替え回路に至る並列の回路とを設け、

【００３６】該第一の切り替え回路の出力を出力端子に
接続し、一方、前記入力端子に全波整流回路を接続し、
該全波整流回路の出力側にピーク・ホールド回路を接続
して、入力端子に与えられる信号のピーク・レベル最大
電圧値を該全波整流回路と該ピーク・ホールド回路で得
るごとく成し、

【００３７】該ピーク・ホールド回路の出力レベルと第
一の基準電圧レベルとを比較して、該ピーク・ホールド
回路の出力レベルが該第一の基準電圧レベル以下なら
ば、第一の基準電圧を出力し、該ピーク・ホールド回路
の出力レベルが該第一の基準電圧レベルより大である場
合には、該ピーク・ホールド回路の出力を出力するよう
に切り替え動作を行う第二の切り替え回路を設け、

【００３８】前記乗算回路は第一の遅延回路の出力と除
算回路の出力とを乗算し、該除算回路は前記第二の切り
替え回路の出力を第二の基準電圧で除算するように構成
し、前記第一の切り替え回路と、前記第二の切り替え回
路とは、連動して切り替わり、

【００３９】前記第一の切り替え回路は、ピーク・ホー
ルド回路の出力レベルが前記第一の基準電圧レベル以下
ならば、前記第二の遅延回路の出力を選択して出力し、
該ピーク・ホールド回路の出力レベルが該第一の基準電
圧レベルより大である場合には、前記乗算回路の出力を
選択して出力するように構成し、

【００４０】前記第一の遅延回路の遅延量を前記全波整
流回路と前記ピーク・ホールド回路によって生ずる遅延
量とほぼ等しくすると共に、前記第二の遅延回路の遅延
量を前記第一の除算回路によって生ずる遅延量とほぼ等
しくした自動ダイナミック・レンジ制御回路である。

【００４１】請求項５の発明は、前記請求項１〜４のい
ずれか１項に記載の自動ダイナミック・レンジ制御回路
において、全波整流回路の出力レベルと、第三の基準電
圧レベルとを比較して全波整流回路の出力レベルの方が
大きい場合には、警告のための信号を出力する回路を付
加したものである。

【００４２】請求項６の発明は、前記請求項１〜５のい
ずれか１項に記載の自動ダイナミック・レンジ制御回路
において、第一の切り替え回路と、該第一の切り替え回
路に接続されている除算回路あるいは乗算回路との間に
第三の遅延回路を挿入し、第二の遅延回路の遅延量が、
該第三の遅延回路の遅延量をも含むように構成したもの
である。

【００４３】請求項７の発明は、前記請求項１〜６のい
ずれか１項に記載の自動ダイナミック・レンジ制御回路
において、アナログ信号をディジタル信号に変換するア
ナログ／ディジタル変換器を入力側に備えるとともに、
ディジタル信号をアナログ信号に変換するディジタル／
アナログ変換器を出力側に備え、入力端子から出力端子
に至る一連の処理を、ディジタル処理によって行うよう
に成し、

【００４４】上記アナログ／ディジタル変換器の出力を
入力端子に接続し、各部回路の機能を有する論理回路
と、処理の過程でデータを一時保存するメモリとを用い
て、ディジタル処理を行い、その結果を出力端子に導い
て、該出力端子の信号を、前記ディジタル／アナログ変
換器の入力として該ディジタル／アナログ変換器の出力
側から出力信号を得るように構成したものである。

【００４５】請求項８の発明は、前記請求項１〜６のい
ずれか１項に記載の自動ダイナミック・レンジ制御回路
において、アナログ信号をディジタル信号に変換するア
ナログ／ディジタル変換器を入力側に備えるとともに、
ディジタル信号をアナログ信号に変換するディジタル／
アナログ変換器を出力側に備え、入力端子から出力端子
に至る一連の処理を、プログラムによって行うように成
し、

【００４６】該プログラムを記憶するとともに処理の過
程でデータを一時保存するメモリと、該プログラムを実
行するプロセッサとを備え、前記アナログ／ディジタル
変換器の出力を入力端子に接続し、入力されるディジタ
ル信号を上記プログラムで処理して、その結果を出力端
子に導き、該出力端子の信号を、前記ディジタル／アナ
ログ変換器の入力として該ディジタル／アナログ変換器
の出力側から出力信号を得るように構成したものであ
る。

【００４７】請求項９の発明は、請求項８に記載の自動
ダイナミック・レンジ制御回路の処理手順を記したプロ
グラムを記録した媒体である。

【００４８】上記本発明の自動ダイナミック・レンジ制
御回路で、課題を解決するために新たに採用した手段や
工夫した回路構成について列挙すると、以下のようにな
る。

【００４９】 入力信号の信号対雑音比が大きくない
領域では、自動ダイナミック・レンジ制御回路を用い
ず、固定の増幅率を持つ増幅器（あるいは固定の減衰量
を持つ減衰器）で信号を増幅（あるいは減衰）するよう
にした。

【００５０】 入力信号の信号対雑音比が大きい領
域、即ち、信号レベルが高い領域では、出力信号レベル
を一定のレベルに制御するためにフィードフォーワード
回路構成による自動ダイナミック・レンジ制御回路に切
り替えて用いることにした。

【００５１】 上記の動作を実現するために、除算回
路と乗算回路を、あるいは、除算回路と除算回路を組み
合わせることによって、で述べた一定にするレベル自
体を変化させても、常に、で述べた固定の増幅率（あ
るいは減衰量）が得られるようにした。

【００５２】 このようなことが可能になったのは、
以下の実施例で詳しく述べるが、の固定の増幅率(あ
るいは減衰量)は、用いる二つの基準電圧間の相対値(re
lativevalue)で、の一定にするレベル自体は基準電圧
の絶対値（absolute value）で決まるように工夫したこ
とによる。この工夫により、切り替わり時点の波形は、
振幅軸上でも連続に接続できるようになった。

【００５３】 さらに、信号が種々の経路を通って最
終出力端子までに到る遅延量（delaytime）をそれぞれ
等しくなるように調整したので、波形は時間軸上でも連
続に接続できるようになつた。

【００５４】 全波整流回路とピーク・ホールド回路
の線形性を確保すると共に、ピーク・ホールド回路のデ
ィケイ・タイムを調整して、ダイナミック・レンジ制御
回路が動作している場合、信号に対してほぼ一定のピー
ク・ホールド値から決まる増幅率（あるいは減衰量）に
なるようにして、歪みの発生が極力少なくなるようにし
た。

【００５５】 自動ダイナミック・レンジ制御回路の
制御可能な領域を超える入力信号レベルになりそうな場
合には、音声信号を取り扱う場合には、取り扱う話者等
に声を小さくしてもらための警告灯を点灯して、注意を
促すことができるように工夫した。

【００５６】

【発明の実施の形態】以下、本発明の実施の形態に関
し、実施例に基づいて説明する。 〔第一の実施例〕図１は、本発明の第一の実施例の構成
を示す図であって、数字符号１００は入力端子、１０１
は出力端子、１０２は警告灯点灯用信号出力端子、１１
０，１１１，１１４は遅延回路、１１２は除算回路、１
１３は乗算回路、１１５は切り替え回路、１１６は全波
整流回路、１１７はピーク・ホールド回路、１１８は切
り替え回路、１１９，１２０は比較器、１２１は各種基
準電圧発生器、１２２は可変基準電圧源、１２３はパル
ス幅変換回路、１２４はピーク・ホールド回路のディケ
イ・タイムをコントロールするＣＲ回路を表わしてい
る。

【００５７】図１に示した第一の実施例の信号の流れと
共にそれぞれの回路の機能について簡単に説明する。入
力端子１００から入力された信号ｆ（ｔ）は、まず、Ａ
点で分割され、一方は遅延量がγの遅延回路１１０で遅
延され、その信号はＫ１ｆ（ｔ−γ）となる。ここで、
Ｋ１は遅延回路１１０の増幅率（あるいは減衰量）を表
わす。

【００５８】さらに、この信号はＢ点で分割され、一方
は遅延量がνの遅延回路１１１で遅延して信号Ｋ１Ｋ２
ｆ（ｔ−γ−ν）となり、切り替え回路１１５の入力端
子ａに導かれる。ここで、Ｋ２は遅延回路１１１の増幅
率（あるいは減衰量）を表わす。入力端子１００から入
力された信号でＡ点で分割された他方は、全波整流回路
１１６で全波整流され信号Ｒｃ（ｔ−σ）を得る。

【００５９】ここで、σは全波整流回路での遅延時間を
表わす。さらに、ピーク・ホールド回路１１７を用いて
全波整流回路の出力信号のピーク値Ｐｄ（ｔ−σ−τ）
を得る。ここで、τはピーク・ホールド回路１１７の遅
延量を表わす。ピーク・ホールド回路のディケイ・タイ
ムは、並列に配列されたコンデンサと抵抗からなるＣＲ
回路１２４で調整する。

【００６０】ディケイ・タイムは、出力信号の歪み発生
を防ぐにはできるだけ長い方がよいが、長すぎると、音
声信号の場合には、音が不自然になるので、聴感上最適
の値を実験的に求めた。ピーク・ホールド回路の出力信
号は切り替え回路１１８の入力端子ｂに導かれる。

【００６１】可変基準電圧源１２２で可変基準電圧Ｅを
生成し、これを各種基準電圧発生器１２１に供給し、こ
こでｐＥ，ｑＥ，ｒＥなる電圧を生成する。電圧ｐＥは
比較器１１９に供給され、全波整流回路１１６の出力信
号Ｒｃ（ｔ−σ）と比較されて、全波整流回路の出力の
方が電圧ｐＥより大きい場合にはハイレベル（highleve
l）の信号を、小さい場合にはローレベル（Iow level）
の信号を出力する。

【００６２】そして、この出力の信号の時間幅は、単安
定マルチバイブレータ等で構成したパルス幅変換回路１
２３で変換後、端子１０２に警告灯点灯用信号として出
力する。ここでは、独立に設けた比較器１１９によって
警告灯点灯用信号を得るようにしたが、比較器１２０の
出力（コントロール）信号を用いることもできる。

【００６３】各種基準電圧発生器１２１で生成された電
圧ｑＥは、切り替え回路１１８の入力端子ａに導かれ
る。切り替え回路１１８は、コントロール信号がローレ
ベルの場合には端子ａ−ｄ間が、また、ハイレベルの場
合にはｂ−ｄ間が導通状態となるように設定する。ピー
ク・ホールド回路の出力信号は電圧ｑＥと比較器１２０
で比較され、小さい場合にはローレベル、大きい場合に
はハイレベルの信号を出力し、その信号は切り替え回路
１１８のコントロール端子ｃに供給される。

【００６４】Ｂ点で分割さた信号の他方は、切り替え回
路１１８の出力信号で除算回路１１２で除算された後、
乗算回路１１３で除算回路１１２の出力と各種基準電圧
発生器１２１の出力電圧ｒＥと乗算される。そして、遅
延量がξ、増幅率（あるいは減衰量）がＫ３の遅延回路
１１４を通して、切り替え回路１１５の入力端子ｂに導
かれる。

【００６５】切り替え回路１１５は、比較器１２０の出
力から得られるコントロール信号がローレベルの時には
ａ−ｄ間が、また、ハイレベルの時には、ｂ−ｄ間が導
通するように設定する。切り替え回路１１５の出力端子
ｄに現れる信号は、出力端子１０１に導かれる。

【００６６】更に、上記の動作は、制御レベル、即ち、
切り替わりレベル（ｑＥ）によって、次の２つの場合に
分けられので、それぞれの状態を数式を用いて詳しく説
明する。

【００６７】まず、比較器１２０の出力（コントロー
ル）信号がローレベルの時、即ち、Ｐｄ（ｔ−σ−τ）
＜ｑＥの場合には、入力端子１００から入力した信号ｆ
（ｔ）は、遅延回路１１０，１１１を通り、切り替え回
路１１５がａ−ｄ間が導通しているので、出力端子１０
１には、 Ｋ１Ｋ２ｆ（ｔ−γ−ν） ………………………………………………（１） なる信号が得られる。

【００６８】一方、切り替え回路１１５の端子ｂには、
除算回路１１２でＢ点から分割された信号を切り替え回
路１１８のａ−ｄ間から得た信号で除算した後、乗算回
路１１３で各種基準電圧発生器１２１で発生した電圧ｒ
Ｅと乗算した結果が発生する。それは、 （Ｋ１Ｋ３ｆ（ｔ−γ−ζ−η−ξ）÷ｑＥ）×ｒＥ ＝Ｋ１Ｋ３（ｒ／ｑ）ｆ（ｔ−γ−ζ−η−ξ） ……………………（２） なる信号である。ここで、ζは除算回路１１２の遅延時
間を、ηは乗算回路１１３の遅延時間を表わす。

【００６９】次に、比較器１２０の出力がハイレベルと
なる、 Ｐｄ（ｔ−σ−τ）≧ｑＥ の時には、切り替え回路１１８はｂ−ｄ間が導通状態に
なるので、１１５の端子ｂには、 Ｋ１Ｋ３（ｒＥ÷Ｐｄ（ｔ−σ−τ))×ｆ（ｔ−γ−ζ−η−ξ）…（３） なる信号が得られ、切り替え回路１１５を介して、出力
端子１０１には、この信号が出力される。

【００７０】ここで、切り替え回路１１５が切り替わる
直前の端子ａの状態は（１）式で、また、端子ｂの状態
は（２）式で記述できるので、切り替わった直後に、波
形が滑らかに連続して接続するには、（１）式と（２）
式が等しくなければならない。さらに、比較器１２０で
切り替える時、波形が滑らかに接続するには遅延回路１
１０の遅延量γと、全波整流回路１１６とピーク・ホー
ルド回路の遅延量との合計（σ＋τ）が等しくなければ
ならない。この条件を求めると、“数１”となる。

【００７１】

【数１】

【００７２】ただし、ここで行った動作検討では、切り
替え回路１１５，１１８や比較器１１９，１２０の遅延
時間は、他の回路に比べて無視できるものとした。

【００７３】第一の実施例では、音声信号を取り扱うこ
とを中心に説明したので、遅延回路１１０，１１１，１
１４は、低域通過濾波器（ＬＰＦ）が持つ遅延特性を利
用した。また、“数１”の関係が成立するように、回路
構成したが、切り替え回路の切り替えのタイミングにつ
いては、安全サイドに、 γ≧σ＋τ となるようにし、総合的に良好な特性が得られるように
設定した。

【００７４】以上、本発明の実施の形態の第一の実施例
の動作・作用を纏めると、 切り替え回路１１５と１１８が切り替わる直前、直
後において、“数１”で示す条件を満す場合には、波形
は振幅軸、時間軸ともに連続して滑らかに接続される。

【００７５】 さらに、振幅に関する連続条件、即
ち、増幅率（あるいは減衰量）は可変基準電圧源１２２
の電圧Ｅに依存しない定数である。 このことは、入力信号レベルが小さい領域では、一
定の増幅率（あるいは減衰量）の領域を用いることにな
る。

【００７６】 ピーク・ホールド回路１１７の出力レ
ベルが切り替わりレベルを超えると、切り替え回路１１
５と１１８が切り替わり、端子１０１には（３）式で表
示できる一定レベルを超えない出力が得られる。

【００７７】 一定レベル以下にコントロールされた
出力レベルは、可変基準電圧源１２２の電圧Ｅを変化さ
せることによって変化させることができる。 ピーク・ホールド回路１１７の立ち上がり時間が非
常に早いものを用いると、オーバシュートのない波形が
得られる。

【００７８】 ピーク・ホールド回路１１７のディケ
イ・タイムを最適な値に調整して、ダイナミック・レン
ジ制御された信号に対しても歪みの少ない波形が得られ
る。 警告灯を点灯できる信号を出力できるように工夫し
た。

【００７９】以上述べた事柄を、さらに、図２〜図４を
用いて説明すると、まず、図２、図３は各部の波形を模
式的に記述した図で、（ａ）は入力信号波形で一部振幅
が大きくなった部分があるが、この部分を（ｅ）に示し
たピーク・ホールド回路の出力信号波形で振幅を制御
し、遅延時間を調整すると、ダイナミック・レンジが狭
められ、かつ、滑らかな出力信号波形（ｂ）が得られる
ことが分かる。

【００８０】図４は振幅制限動作を説明する図で、可変
基準電圧Ｅを変化させると、線形領域の増幅率（あるい
は減衰量）は変わらず、一定レベルに制御すべきレベル
のみが変化できることを図示している。

【００８１】第一の実施例で用いた個々の回路の実現に
は、除算回路１１２と乗算回路１１３については、下記
文献（５）を、また、全波整流回路１１６やピーク検波
回路１１７については、下記文献（６）を参考にして構
成した。

【００８２】（５）Kaoru Takasuka and Ken'Ichi Taka
hashi, "Analog arithmetic circuitthat can perform
multip1ication, division, expansion, and compressi
on byusing delta sigma modulator," United States P
atent, Patent Number: 5,150,324, Date of Patent :
September 22, 1992 高須賀馨、高橋謙一、“アナログ演算回路”、特許公
報、平５−４２０３２

【００８３】（６）Roubik Gregorian and Gabor C.Tem
es,"Analog MOS integrated circuitsfor signal proce
ssing," John Wi1ey & Sons, Chapter 6, pp. 411-529,
(NewYork,1986) 図５に示すように除算回路１１２と乗算回路１１３の接
続順序を入れ替えても同様の動作が得られることは容易
に類推できる。但し、“数１”の条件は“数２”のよう
に書き換える必要がある。

【００８４】

【数２】

【００８５】上式の関係が成立するように、回路構成し
たが、切り替え回路の切り替えのタイミングについて
は、安全サイドの設定のために、γ＋η≧σ＋τとなる
ようにし、総合的に良好な特性が得られるように設定し
た。

【００８６】〔第二の実施例〕以下、本発明の第二の実
施例を説明する。図６は、第二の実施例の構成を示す図
であって、数字符号２００は入力端子、２０１は出力端
子、２０２は警告灯点灯用信号出力端子、２１０，２１
１ね２１４は遅延回路、２１２は除算回路、２３０は除
算回路、２１５，２１８は切り替え回路、２１６は全波
整流回路、２１７はピーク・ホールド回路、２１９，２
２０は比較器、２２１は各種基準電圧発生器、２２２は
可変基準電圧源、２２３はパルス幅変換回路、２２４は
ピーク・ホールド回路のディケイ・タイムをコントロー
ルするＣＲ回路を表わしている。

【００８７】図６に示した第二の実施例の信号の流れと
共にそれぞれの回路の機能について簡単に説明する。入
力端子２００から入力された信号ｆ（ｔ）は、まず、Ａ
点で分割され、一方は遅延量がγの遅延回路２１０で遅
延、その信号はＫＩｆ（ｔ−γ）となる。ここで、Ｋ１
は遅延回路２１０の増幅率（あるいは減衰量）を表わ
す。さらに、この信号はＢ点で分割され、一方は遅延量
がνの遅延回路２１１で遅延して信号Ｋ１Ｋ２ｆ（ｔ−
γ−ν）となり、切り替え回路２１５の入力端子ａに導
かれる。

【００８８】ここで、Ｋ２は遅延回路２１１の増幅率
（あるいは減衰量）を表わす。入力端子２００から入力
された信号でＡ点で分割された他方は、全波整流回路２
１６で全波整流され信号Ｒｃ（ｔ−σ）を得る、ここ
で、σは全波整流回路での遅延時間を表わす。さらに、
ピーク・ホールド回路２１７を用いて全波整流回路の出
力信号のピーク値Ｐｄ（ｔ−σ−τ）を得る。

【００８９】ここで、τはピーク・ホールド回路２１７
の遅延量を表わす。ピーク・ホールド回路のディケイ・
タイムはＣＲ回路２２４で調整する。ピーク・ホールド
回路の出力信号は切り替え回路２１８の入力端子ｂに導
かれる。可変基準電圧源２２２で可変基準電圧Ｅを生成
し、これを各種基準電圧発生器２２１に供給し、ここで
ｐＥ、ｑＥ、ｒＥなる電圧を生成する。

【００９０】電圧ｐＥは比較器２１９に供給され、全波
整流回路２１６の出力信号Ｒｃ（ｔ−σ）と比較され、
全波整流回路の出力の方が電圧ｐＥより大きい場合には
ハイレベルの信号を、小さい場合にはローレベルの信号
を出力する。そして、この出力の信号の時間幅は、パル
ス幅変換回路２２３で変換後、端子２０２に警告灯点灯
用信号を出力する。

【００９１】ここでは、独立に設けた比較器２１９によ
って警告灯点灯用信号を得るようにしたが、比較器２２
０の出力（コントロール）信号を用いることもできる。
各種基準電圧発生器２２１で生成された電圧ｑＥは、切
り替え回路２１８の入力端子ａに導かれる。切り替え回
路２１８は、コントロール信号がローレベルの場合には
端子ａ−ｄ間が、また、ハイレベルの場合にはｂ−ｄ間
が導通状態となるように設定する。

【００９２】ピーク・ホールド回路の出力信号は電圧ｑ
Ｅと比較器２２０で比較し、小さい場合にはローレベ
ル、大きい場合にはハイレベルの信号を出力、その信号
を切り替え回路２１８のコントロール端子ｃに供給す
る。切り替え回路２１８の出力は、除算回路２３０で各
種基準電圧発生器２２１の出力ｒＥで除算される。

【００９３】Ｂ点で分割された信号の他方は、除算回路
２１２において除算回路２３０の出力信号で除算された
後、遅延量がξ、増幅率（あるいは減衰量）がＫ３の遅
延回路２１４を通して、切り替え回路２１５の入力端子
ｂに導かれる。切り替え回路２１５は、比較器２２０の
出力から得られるコントロール信号がローレベルの時に
はａ−ｄ間が、また、ハイレベルの時にはｂ−ｄ間が導
通するように設定する。切り替え回路２１５の出力端子
ｄに現れる信号は出力端子２０１に導かれる。

【００９４】第二の実施例の動作を数式を用いて詳しく
説明する。まず、比較器２２０の出力がローレベルの
時、即ち、 ｐｄ（ｔ−σ−τ）＜ｑＥ の場合には、入力端子２００から入力した信号ｆ（ｔ）
は、遅延回路２１０、２１１を通り、切り替え回路２１
５がａ−ｄ間が導通しているので、出力端子２０１に
は、 Ｋ１Ｋ２ｆ（ｔ−γ−ν） ………………………………………………（５） なる信号が得られる。

【００９５】一方、除算回路２３０の出力信号は、 ｑＥ÷ｒＥ ＝（ｑ／ｒ） が得られるように構成する。従つて、除算回路２１２の
出力はその構成から、 ＫＩｆ（ｔ−γ−ζ）÷（ｑ／ｒ） となる。

【００９６】そこで、切り替え回路２１５の端子ｂに
は、 （Ｋ１Ｋ３ｆ（ｔ−γ−ζ−ξ）÷（ｑ／ｒ）） ＝Ｋ１Ｋ３（ｒ／ｑ）ｆ（ｔ−γ−ζ−ξ） …………………………（６） なる信号が生成される。ここで、ζは除算回路２１２の
遅延時間を表わす。

【００９７】次に、比較器２２０の出力がハイレベル、 Ｐｄ（ｔ−σ−τ）≧ｑＥ となる時には、切り替え回路２１８はｂ−ｄ間が導通状
態にあるので、除算回路２３０の出力には、 ｐｄ（ｔ−σ−τ−ζ）÷ｒＥ が得られるので、切り替え回路２１５の端子ｂには、 Ｋ１Ｋ３（ｒＥ−Ｐｄ（ｔ−σ−τ−ζ))×ｆ（ｔ−γ−ζ−ξ）…（７） なる信号が得られる。但し、除算回路２３０の遅延時間
は、除算回路２１２の遅延時間とした。

【００９８】ここで、切り替え回路２１５が切り替わる
直前の端子ａの状態は（５）式で、また、端子ｂの状態
は（６）式で記述できるので、切り替わる前後で波形が
滑らかに連続して接続するには、（５）式と（６）式が
等しくなければならない。この条件を求めると、“数
３”となる。

【００９９】

【数３】

【０１００】ただし、ここで行った動作検討では、切り
替え回路２１５，２１８や比較器２１９，２２０の遅延
時間は、他の回路に比べて無視できるものとした。本実
施例でも、切り替え回路の切り替わりタイミングは、安
全サイドから、 γ≧σ＋τ＋ζ となるように設定して、最良の特性が得られるように工
夫した。

【０１０１】〔第三の実施例〕以下、本発明の第三の実
施例を説明する。図７は、第三の実施例の構成を示す図
であって、数字符号３００は入力端子、３０１は出力端
子、３０２は警告灯点灯用信号出力端子、３１０，３１
１，３１４は遅延回路、３１３は乗算回路、３３０は除
算回路、３１５は切り替え回路、３１６は全波整流回
路、３１７はピーク・ホールド回路、３１８は切り替え
回路、３１９，３２０は比較器、３２１は各種基準電圧
発生器、３２２は可変基準電圧源、３２３はパルス幅変
換回路、３２４はピーク・ホールド回路のディケイ・タ
イムをコントロールするＣＲ回路を表わしている。

【０１０２】図７に示した第三の実施例の信号の流れと
共にそれぞれの回路の機能について簡単に説明する。入
力端子３００から入力された信号ｆ（ｔ）は、まず、Ａ
点で分割され、一方は遅延量がγの遅延回路３１０で遅
延、その信号はＫ１ｆ（ｔ−γ）となる。ここで、Ｋ１
は遅延回路３１０の増幅率（あるいは減衰量）を表わ
す。

【０１０３】さらに、この信号はＢ点で分割され、一方
は遅延量がνの遅延回路３１１で遅延して信号Ｋ１Ｋ２
ｆ（ｔ−γ−ν）となり、切り替え回路３１５の入力端
子ａに導かれる。ここで、Ｋ２は遅延回路３１１の増幅
率（あるいは減衰量）を表わす。入力端子３００から入
力された信号でＡ点で分割された他方は、全波整流回路
３１６で全波整流され信号Ｒｃ（ｔ−σ）を得る。

【０１０４】ここで、σは全波整流回路での遅延時間を
表わす。さらに、ピーク・ホールド回路３１７を用いて
全波整流回路の出力信号のピーク値ｐｄ（ｔ−σ−τ）
を得る。ここで、τはピーク・ホールド回路３１７の遅
延量を表わす。ピーク・ホールド回路のディケイ・タイ
ムはＣＲ回路３２４で調整する。

【０１０５】ピーク・ホールド回路の出力信号は、切り
替え回路３１８の入力端子ｂに導かれる。可変基準電圧
源３２２で可変基準電圧Ｅを生成し、これを各種基準電
圧発生器３２１に供給し、ここでｐＥ，ｑＥ，ｒＥなる
電圧を生成する。電圧ｐＥは比較器３１９に供給され、
全波整流回路３１６の出力信号Ｒｃ（ｔ−σ）と比較さ
れ、全波整流回路の出力の方が電圧ｐＥより大きい場合
にはハイレベルの信号を、小さい場合にはローレベルの
信号を出力する。

【０１０６】そして、この出力の信号の時間幅は、パル
ス幅変換回路３２３で変換後、端子３０２に警告灯点灯
用信号を出力する。ここでは、独立に設けた比較器３１
９によって警告灯点灯用信号を得るようにしたが、比較
器３２０の出力信号を用いることもできる。各種基準電
圧発生器３２１で生成された電圧ｑＥは、切り替え回路
３１８の入力端子ａに導かれる。

【０１０７】切り替え回路３１８は、コントロール信号
がローレベルの場合には端子ａ−ｄ間が、また、ハイレ
ベルの場合にはｂ−ｄ間が導通状態となるように設定す
る。ピーク・ホールド回路の出力信号は電圧ｑＥと比較
器３２０で比較し、小さい場合にはローレベル、大きい
場合にはハイレベルの信号を出力、その信号は切り替え
回路３１８のコントロール端子ｃに供給される。

【０１０８】各種基準電圧発生器２２１の出力ｒＥは、
除算回路２３０で切り替え回路３１８の出力で除算され
る。Ｂ点で分割された信号の他方は、乗算回路３１３に
おいて除算回路３３０の出力信号と乗算された後、遅延
量がξ、増幅率（あるいは減衰量）がＫ３の遅延回路３
１４を通して、切り替え回路３１５の入力端子ｂに導か
れる。

【０１０９】切り替え回路３１５は、比較器３２０の出
力から得られるコントロール信号がローレベルの時には
ａ−ｄ間が、また、ハイレベルの時にはｂ−ｄ間が導通
するように設定する。切り替え回路３１５の出力端子ｄ
に現れる信号は、出力端子３０１に導かれる。

【０１１０】第三の実施例の動作を数式を用いて詳しく
説明する。まず、比較器３２０の出力がローレベルの
時、即ち、 Ｐｄ（ｔ−σ−τ）＜ｑＥ の場合には、出力端子３０１には、切り替え回路３１５
がａ−ｄ間が導通しているので、 Ｋ１Ｋ２ｆ（ｔ−γ−ν） ………………………………………………（９） なる信号が得られる。

【０１１１】一方、除算回路３３０の出力信号は、 ｒＥ−ｑＥ ＝（ｒ／ｑ） が得られるように構成してある。従って、乗算回路３１
３の出力は、 Ｋ１ｆ（ｔ−γ−η）×（ｒ／ｑ） となる。

【０１１２】そして、切り替え回路３１５の端子ｂに
は、 （Ｋ１Ｋ３ｆ（ｔ−γ−η−ξ）×（ｒ／ｑ）） ＝Ｋ１Ｋ３（ｒ／ｑ）ｆ（ｔ−γ−η−ξ） ………………………（１０） なる信号が発生する。ここで、ηは乗算回路３１３の遅
延時間を表わす。

【０１１３】次に、比較器３２０の出力がハイレベルと
なる、 Ｐｄ（ｔ−σ−τ）≧ｑＥ の時には、除算回路３３０の出力は、 ｒＥ÷Ｐｄ（ｔ−σ−τ−ζ） となる。

【０１１４】ここで、ζは除算回路３０１の遅延時間を
表わす。そこで、切り替え回路３１５の端子ｂには、 Ｋ１Ｋ３（ｒＥ÷Ｐｄ（ｔ−σ−τ−ζ))×ｆ（ｔ−γ−η−ξ）（１１） なる信号が得られる。

【０１１５】ここで、切り替え回路３１５が切り替わる
直前の端子ａの状態は（９）式で、また、端子ｂの状態
は（１０）式で記述できるので、切り替わる前後で波形
が滑らかに連続して接続するには、（９）式と（１０）
式が等しくなければならない。この条件を求めると、
“数４”のようになる。

【０１１６】

【数４】 ただし、ここで行った動作検討では、切り替え回路３１
５，３１８や比較器３１９，３２０の遅延時間は、他の
回路に比べて無視できるものとした。本実施例でも、切
り替え回路の切り替わりタイミングは、安全サイドか
ら、 γ≧σ＋τ＋ζ となるように設定して、最良の特性が得られるように工
夫した。

【０１１７】以上説明した各実施例は、アナログ信号を
処理する場合のものであるが、本発明は、ディジタル回
路によって実現することも可能である。すなわち、図１
および図５〜図７に示した各回路ブロックは、これらの
図からも明らかなように、これらをそれぞれ論理回路で
実現することが用意である。

【０１１８】そのためには、これらの各図の自動ダイナ
ミック・レンジ制御回路の入力側に、アナログ／ディジ
タル変換回路を設け、入力信号をディジタル信号に変換
して、データ処理を行うようにするとともに、処理結果
をディジタル／アナログ変換器で、アナログ信号に変換
して出力するようにすれば良い。

【０１１９】このようにする場合、データ処理は、各ブ
ロックを論理回路で実現する他に、メモリ（ＲＯＭまた
はＲＡＭ）上に処理プログラムを記憶しておいて、プロ
セッサで該プログラムを実行することによりデータ処理
を行うように構成することもできる。 プログラムで処
理する場合には、図１および図５〜図７に示した各回路
ブロックは、それぞれ、ソフトウエア（プログラム）の
機能ブロックとして実現される。

【０１２０】〔第四の実施例〕図８と図９は、図１に示
した第一の実施例と同等の自動ダイナミック・レンジ制
御回路をディジタル信号処理回路を用いて実現した例を
示す図である。図８は、回路構成、図９は、ディジタル
信号処理回路による信号処理フロー・チャートを示す。
図８の数字符号４００は入力端子、４１０はＡ／Ｄ変換
器、４１１はディジタル信号処理回路、４１２はメモ
リ、４１３はＤ／Ａ変換器、４０１は出力端子を表わ
す。

【０１２１】この例では、サンプリング周波数１０ｋＨ
ｚ、１６ビット精度のＡ／Ｄ変換器４１０でディジタル
信号に変換し、ディジタル信号処理回路４１１に入力す
る。１６ビット精度のディジタル信号を用いると、信号
のダイナミック・レンジは、 ２０ log ２¹⁶＝９６ｄＢ が確保できる。

【０１２２】さらに、乗算や除算であっても、十分な精
度が確保できる。図１に示した第一の実施例の個別回路
によって実現した自動ダイナミック・レンジ制御回路
は、本実施例では、メモリ４１２内に記述されたプログ
ラムのシーケンスに従って、ディジタル信号処理回路４
１１のディジタル演算によって実現される。演算結果
は、Ｄ／Ａ変換器４１３でアナログ信号に変換する。メ
モリ４１２内に記述されたプログラムのシーケンスを変
更すれば、図６、図７に示した第二、第三の実施例につ
いても同様にディジタル信号処理技術を用いて実現でき
る。

【０１２３】

【発明の効果】以上説明したように、本発明の自動ダイ
ナミック・レンジ制御回路は、入力信号レベルに応じて
処理経路を切り替えるようにしているので、入力信号レ
ベルのいかんに関わらず、雑音による影響を受けること
が少なく、音声信号の場合に聴感上不自然な信号になる
ことがない。そして、十分にＳＮＲを確保して、入力信
号のダイナミック・レンジを制御できる。

【０１２４】また、自動ダイナミック・レンジ制御回路
が動作する経路へ切り替わる際に波形の不連続等に起因
する品質劣化が発生することがない。更に、過大なレベ
ルの信号が入力し、そのダイナッミク・レンジを制御す
る回路に切り換わった状態においても、出力信号に歪み
が発生することはない。

【図面の簡単な説明】

【図１】本発明の第一の実施例の構成を示すブロック図
である。

【図２】第一の実施例の各部の模式的な信号波形を示す
図（その１）である。

【図３】第一の実施例の各部の模式的な信号波形を示す
図（その２）である。

【図４】振幅制限特性について説明する図である。

【図５】図１の回路の一部を入れ替えて構成した例を示
すブロック図である。

【図６】本発明の第二の実施例の構成の例を示すブロッ
ク図である。

【図７】本発明の第三の実施例の構成の例を示すブロッ
ク図である。

【図８】ディジタル信号処理回路を用いた第四の実施例
の構成を示すブロック図である。

【図９】ディジタル信号処理回路による信号処理を示す
流れ図である。

【符号の説明】

１００，２００，３００，４００ 入力端子 １０１，２０１，３０１，４０１ 出力端子 １０２，２０２，３０２ 警告灯点灯用信号出力端子 １１０，１１１，１１４，２１０，２１１ 遅延回路 ２１４，３１０，３１１，３１４ 遅延回路 １１６，２１６，３１６ 全波整流回路 １１７，２１７，３１７ ピーク・ホールド回路 １２２，２２２，３２２ 可変基準電圧源 １２１，２２１，３２１ 各種基準電圧発生器 １１９，１２０，２１９，２２０，３１９，３２０
比較器 １１５，１１８，２１５，２１８，３１５，３１８
切り替え回路 １２３，２２３，３２３ パルス幅変換回路 １２４，２２４，３２４ ＣＲ回路 １１２，２１２，２３０，３３０ 除算回路 １１３，３１３ 乗算回路 ４１０ Ａ／Ｄ変換器 ４１１ ディジタル信号処理回路 ４１２ メモリ ４１３ Ｄ／Ａ変換器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大黒 一弘 東京都武蔵野市吉祥寺本町１丁目14番５ 号 エヌティティエレクトロニクステク ノロジー株式会社内 (72)発明者 山田 健次 東京都武蔵野市吉祥寺本町１丁目14番５ 号 エヌティティエレクトロニクステク ノロジー株式会社内 (72)発明者 高崎 知一 東京都渋谷区代々木１丁目24番10号 旭 化成マイクロシステム株式会社内 (56)参考文献 特開 平８−51331（ＪＰ，Ａ) 特開 平１−200709（ＪＰ，Ａ) 特開 昭54−183419（ＪＰ，Ａ) 特開 昭59−148417（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03G 3/20 - 3/34

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 入力端子に接続される第一の遅延回路
   と、該第一の遅延回路の出力側に接続される第二の遅延
   回路を経て第一の切り替え回路に至る回路と、 前記第一の遅延回路の出力側に接続される除算回路と、
   該除算回路の出力側に接続される乗算回路と、該乗算回
   路の出力側に接続される前記第一の切り替え回路に至る
   並列の回路とを設け、 該第一の切り替え回路の出力を出力端子に接続し、 一方、前記入力端子に全波整流回路を接続し、該全波整
   流回路の出力側にピーク・ホールド回路を接続して、入
   力端子に与えられる信号のピーク・レベル最大電圧値を
   該全波整流回路と該ピーク・ホールド回路で得るごとく
   成し、 該ピーク・ホールド回路の出力レベルと第一の基準電圧
   レベルとを比較して、 該ピーク・ホールド回路の出力レベルが該第一の基準電
   圧レベル以下ならば第一の基準電圧を出力し、該ピーク
   ・ホールド回路の出力レベルが該第一の基準電圧レベル
   より大である場合には、該ピーク・ホールド回路の出力
   を出力するように切り替え動作する第二の切り替え回路
   を設け、 前記除算回路は第一の遅延回路の出力を第二の切り替え
   回路の出力で除算し、 前記乗算回路は該除算回路の出力と第二の基準電圧とを
   乗算するように構成し、 前記第一の切り替え回路と、前記第二の切り替え回路と
   は、連動して切り替わり、前記第一の切り替え回路は、
   ピーク・ホールド回路の出力レベルが前記第一の基準電
   圧レベル以下ならば、前記第二の遅延回路の出力を選択
   して出力し、該ピーク・ホールド回路の出力レベルが該
   第一の基準電圧レベルより大である場合には、前記乗算
   回路の出力を選択して出力するように構成し、 前記第一の遅延回路の遅延量を前記全波整流回路と前記
   ピーク・ホールド回路によって生ずる遅延量とほぼ等し
   くすると共に、前記第二の遅延回路の遅延量を前記除算
   回路と前記乗算回路とによって生ずる遅延量とほぼ等し
   くしたことを特徴とする自動ダイナミック・レンジ制御
   回路。
2. 【請求項２】 入力端子に接続される第一の遅延回路
   と、該第一の遅延回路の出力側に接続される第二の遅延
   回路を経て第一の切り替え回路に至る回路と、 前記第一の遅延回路の出力側に接続される乗算回路と、
   該乗算回路の出力側に接続される除算回路と、該除算回
   路の出力側に接続される前記第一の切り替え回路に至る
   並列の回路とを設け、 該第一の切り替え回路の出力を出力端子に接続し、 一方、前記入力端子に全波整流回路を接続し、該全波整
   流回路の出力側にピーク・ホールド回路を接続して、入
   力端子に与えられる信号のピーク・レベル最大電圧値を
   該全波整流回路と該ピーク・ホールド回路で得るごとく
   成し、 該ピーク・ホールド回路の出力レベルと第一の基準電圧
   レベルとを比較して、 該ピーク・ホールド回路の出力レベルが該第一の基準電
   圧レベル以下ならば、第一の基準電圧を出力し、該ピー
   ク・ホールド回路の出力レベルが該第一の基準電圧レベ
   ルより大である場合には、該ピーク・ホールド回路の出
   力を出力するように切り替え動作する第二の切り替え回
   路を設け、 前記除算回路は第一の遅延回路の出力を第二の切り替え
   回路の出力で除算し、 前記乗算回路は該除算回路の出力と第二の基準電圧とを
   乗算するように構成し、 前記第一の切り替え回路と、前記第二の切り替え回路と
   は、連動して切り替わり、前記第一の切り替え回路は、
   ピーク・ホールド回路の出力レベルが前記第一の基準電
   圧レベル以下ならば、前記第二の遅延回路の出力を選択
   して出力し、該ピーク・ホールド回路の出力レベルが該
   第一の基準電圧レベルを越えている場合には、前記除算
   回路の出力を選択して出力するように構成し、 前記第一の遅延回路の遅延量を前記全波整流回路と前記
   ピーク・ホールド回路によって生ずる遅延量とほぼ等し
   くすると共に、前記第二の遅延回路の遅延量を前記乗算
   回路と前記除算回路とによって生ずる遅延量とほぼ等し
   くしたことを特徴とする自動ダイナミック・レンジ制御
   回路。
3. 【請求項３】 入力端子に接続される第一の遅延回路
   と、該第一の遅延回路の出力側に接続される第二の遅延
   回路を経て第一の切り替え回路に至る回路と、 前記第一の遅延回路の出力側に接続される第一の除算回
   路と、該第一の除算回路の出力側に接続される前記第一
   の切り替え回路に至る並列の回路とを設け、 該第一の切り替え回路の出力を出力端子に接続し、 一方、前記入力端子に全波整流回路を接続し、該全波整
   流回路の出力側にピーク・ホールド回路を接続して、入
   力端子に与えられる信号のピーク・レベル最大電圧値を
   該全波整流回路と該ピーク・ホールド回路で得るごとく
   成し、 該ピーク・ホールド回路の出力レベルと第一の基準電圧
   レベルとを比較して、 該ピーク・ホールド回路の出力レベルが該第一の基準電
   圧レベル以下ならば、第一の基準電圧を出力し、該ピー
   ク・ホールド回路の出力レベルが該第一の基準電圧レベ
   ルより大である場合には、該ピーク・ホールド回路の出
   力を出力するように切り替え動作を行う第二の切り替え
   回路を設け、 前記第一の除算回路は第一の遅延回路の出力を第二の除
   算回路の出力で除算し、 該第二の除算回路は前記第二の切り替え回路の出力を第
   二の基準電圧で除算するように構成し、 前記第一の切り替え回路と、前記第二の切り替え回路と
   は、連動して切り替わり、前記第一の切り替え回路は、
   ピーク・ホールド回路の出力レベルが前記第一の基準電
   圧レベル以下ならば、前記第二の遅延回路の出力を選択
   して出力し、該ピーク・ホールド回路の出力レベルが該
   第一の基準電圧レベルより大である場合には、前記第一
   の除算回路の出力を選択して出力するように構成し、 前記第一の遅延回路の遅延量を前記全波整流回路と前記
   ピーク・ホールド回路によって生ずる遅延量とほぼ等し
   くすると共に、前記第二の遅延回路の遅延量を前記第一
   の除算回路によって生ずる遅延量とほぼ等しくしたこと
   を特徴とする自動ダイナミック・レンジ制御回路。
4. 【請求項４】 入力端子に接続される第一の遅延回路
   と、該第一の遅延回路の出力側に接続される第二の遅延
   回路を経て第一の切り替え回路に至る回路と、 前記第一の遅延回路の出力側に接続される乗算回路と、
   該乗算回路の出力側に接続される前記第一の切り替え回
   路に至る並列の回路とを設け、 該第一の切り替え回路の出力を出力端子に接続し、 一方、前記入力端子に全波整流回路を接続し、該全波整
   流回路の出力側にピーク・ホールド回路を接続して、入
   力端子に与えられる信号のピーク・レベル最大電圧値を
   該全波整流回路と該ピーク・ホールド回路で得るごとく
   成し、 該ピーク・ホールド回路の出力レベルと第一の基準電圧
   レベルとを比較して、 該ピーク・ホールド回路の出力レベルが該第一の基準電
   圧レベル以下ならば、第一の基準電圧を出力し、該ピー
   ク・ホールド回路の出力レベルが該第一の基準電圧レベ
   ルより大である場合には、該ピーク・ホールド回路の出
   力を出力するように切り替え動作を行う第二の切り替え
   回路を設け、 前記乗算回路は第一の遅延回路の出力と除算回路の出力
   とを乗算し、 該除算回路は前記第二の切り替え回路の出力を第二の基
   準電圧で除算するように構成し、 前記第一の切り替え回路と、前記第二の切り替え回路と
   は、連動して切り替わり、前記第一の切り替え回路は、
   ピーク・ホールド回路の出力レベルが前記第一の基準電
   圧レベル以下ならば、前記第二の遅延回路の出力を選択
   して出力し、該ピーク・ホールド回路の出力レベルが該
   第一の基準電圧レベルより大である場合には、前記乗算
   回路の出力を選択して出力するように構成し、 前記第一の遅延回路の遅延量を前記全波整流回路と前記
   ピーク・ホールド回路によって生ずる遅延量とほぼ等し
   くすると共に、前記第二の遅延回路の遅延量を前記第一
   の除算回路によって生ずる遅延量とほぼ等しくしたこと
   を特徴とする自動ダイナミック・レンジ制御回路。
5. 【請求項５】 全波整流回路の出力レベルと、第三の基
   準電圧レベルとを比較して全波整流回路の出力レベルの
   方が大きい場合には警告のための信号を出力する回路を
   付加した請求項１〜４のいずれか１項に記載の自動ダイ
   ナミック・レンジ制御回路。
6. 【請求項６】 第一の切り替え回路と、該第一の切り替
   え回路に接続されている除算回路あるいは乗算回路との
   間に第三の遅延回路を挿入し、第二の遅延回路の遅延量
   が、該第三の遅延回路の遅延量をも含むように構成した
   請求項１〜５のいずれか１項に記載の自動ダイナミック
   ・レンジ制御回路。
7. 【請求項７】 アナログ信号をディジタル信号に変換す
   るアナログ／ディジタル変換器を入力側に備えるととも
   に、ディジタル信号をアナログ信号に変換するディジタ
   ル／アナログ変換器を出力側に備え、入力端子から出力
   端子に至る一連の処理を、ディジタル処理によって行う
   ように成し、上記アナログ／ディジタル変換器の出力を
   入力端子に接続し、各部回路の機能を有する論理回路
   と、処理の過程でデータを一時保存するメモリとを用い
   て、ディジタル処理を行い、その結果を出力端子に導い
   て、該出力端子の信号を、前記ディジタル／アナログ変
   換器の入力として該ディジタル／アナログ変換器の出力
   側から出力信号を得るように構成した請求項１〜６のい
   ずれか１項に記載の自動ダイナミック・レンジ制御回
   路。
8. 【請求項８】 アナログ信号をディジタル信号に変換す
   るアナログ／ディジタル変換器を入力側に備えるととも
   に、ディジタル信号をアナログ信号に変換するディジタ
   ル／アナログ変換器を出力側に備え、入力端子から出力
   端子に至る一連の処理を、プログラムによって行うよう
   に成し、該プログラムを記憶するとともに処理の過程で
   データを一時保存するメモリと、該プログラムを実行す
   るプロセッサとを備え、前記アナログ／ディジタル変換
   器の出力を入力端子に接続し、入力されるディジタル信
   号を上記プログラムで処理して、その結果を出力端子に
   導き、該出力端子の信号を、前記ディジタル／アナログ
   変換器の入力として該ディジタル／アナログ変換器の出
   力側から出力信号を得るように構成した請求項１〜６の
   いずれか１項に記載の自動ダイナミック・レンジ制御回
   路。
9. 【請求項９】 請求項８に記載の自動ダイナミック・レ
   ンジ制御回路の処理手順を記したプログラムを記録した
   媒体。