JPS5958552A - スロ−ダウン制御方式 - Google Patents

スロ−ダウン制御方式

Info

Publication number
JPS5958552A
JPS5958552A JP16905682A JP16905682A JPS5958552A JP S5958552 A JPS5958552 A JP S5958552A JP 16905682 A JP16905682 A JP 16905682A JP 16905682 A JP16905682 A JP 16905682A JP S5958552 A JPS5958552 A JP S5958552A
Authority
JP
Japan
Prior art keywords
resources
input
program
control
slowdown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16905682A
Other languages
English (en)
Other versions
JPH0126093B2 (ja
Inventor
Takanao Hiraoka
平岡 敬尚
Minoru Yamada
実 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16905682A priority Critical patent/JPS5958552A/ja
Publication of JPS5958552A publication Critical patent/JPS5958552A/ja
Publication of JPH0126093B2 publication Critical patent/JPH0126093B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、コンピュータシステムにおける資源の有効利
用を図るのに有効なスローダウン制御方式従来技術と問
題点 大規模コンピュータシステムではプログラム実行中各種
メソセージの受は渡しが行なわれるが、これにはメモリ
領域を確保して、受けたメソセージを該領域に格納し、
その後該領域から読出して渡すという操作がなされる。
例えばホスト、端末コントローラ(TC)、端末装置と
いうコンピュータシステムではポストからTCにメツセ
ージが渡され、それが更に端末へ渡され、逆に端末から
メソセージ(データ)がTCに渡され、それが更にホス
トに渡されるという経過をとるが、この際TCのバッフ
ァに該メソセージまたはデータが一時的に蓄えられる。
メソセージはプログラムの実行に伴なって発生ずるから
、プログラムを走行させる前に(システムジェネレーシ
ョン時に)メモリ領域を確保し、プログラム実行で発生
したメツセージを確実に格納、送出できるようにする。
確保するメモリ領域は広い方が、メソセージを格納し切
れないなどの問題が発生せず好都合であるが、過大に確
保すればメモリ、バッファなどのコンピュータ資源を遊
ばせることになり、資源有効利用上問題である。
そこで適当な広さのメモリ領域を確保してプログラムを
スタートさせることになるが、そのプログラムの実行中
メソセージ量が多くて予定以上の資源が必要となったよ
うな場合従来方式では処理し切れないのでシステムダウ
ンとなり、プログラムの走行はストップしCPUは動作
停止する。また、ビジー信号を返してメソセージを受付
けない(メソセージ送出を禁止する)方式もある。前者
の場合は入出力装置側から見れば上位装置が動作停止と
なってしまうのでその機能回復を待つまで休止する外は
なく、処理に支障を生じる。後者の場合は一種のスロー
ダウン制御(処理速度を下げる制御)となるが、入出力
装置側から見ればリクエストが撥ね返されてしまったの
で再度リクエストを上げる必要があり、操作が厄介であ
る。
発明の目的 本発明は、確保する資源は比較的少なくてよく、従って
資源の有効利用が図れ、しかもシステムダウン、ビジー
などは発生しないスローダウン制御方式を提供しようと
するものである。
発明の構成 本発明はメツセージの受は渡しに使用する資源を予め確
保したのちプログラム実行に入いるコンピュータシステ
ムのスローダウン制御方式において、各プログラムに与
えたプロセスナンバー別にその使用資源ナンバー及び資
源数を格納する第1のテーブルと、各資源ナンバーとそ
の残り資源数を格納する第2のテーブルを用意し、入力
があるとき、当該入力の処理プログラムの実行に必要な
資源の確保有無を前記第1.第2のテーブルによりチェ
ックし、確保されていない場合は当該入力の待ち行列を
作りかつスローダウンフラグをオンにし、入力が中断し
たときスローダウンフラグをチェックしてそれがオンで
あれば、再び前記第1.第2のテーブルを参照して待ち
行列中実行用である人力の有無をチェックし、当該入力
の実行に移ることを特徴とするが、次に実施例につきこ
れを詳細に説明する。
発明の実施例 図面はホスト、TC1端末からなる前述のコンピュータ
システムの該端末コントローラTCの要部つまり本発明
関連部分4を示すもので、10はプログラム制御部、P
AはプログラムA、SPはスローダウン制御プログラム
、TBLI、2はテーブル1,2.WQは待ち行列を示
す。また○印に斜線を付したものはプログラム間通信用
セルを示す。
ホストまたは端末からのプログラムへの入力(リクエス
ト)があると■、プログラム制御部10ではどのプログ
ラムに制御を渡せばよいかの判別(ディスパッチ制御)
を行なう■。プログラムはホストからの入力処理用、端
末からの入力処理用などの種類別に分けられており(構
造化プログラムとなっている)、入力がホストからであ
れば当該プログラムに制御を渡す。今プログラムAに制
御が渡されたとすると、該プログラムは初処理を行ない
■、先ずテーブル1を参照して自己の処理に必要な資源
NO0と資源数を求める。プログラムは全て番号即ちプ
ロセスNO1が付されており、このNO3でテーブルエ
を索引する。また資源(こ\ではメモリ領域)にも番号
が付されており、そして同じNO8を持つ資源は複数個
ずつある、或いは資源NO0で区別される各資源はそれ
ぞれ複数区分からなる。プログラムAは自己のプロセス
NO8でテーブル1を索引して例えば資#INO。
3、必要資源数3を得ると、次はその資源No。
でテーブル2を索引してN083の資源の空き資源数を
求める。本例ではこれは4であり、そして必要R源数は
3であるからプログラム実行用である。この場合はステ
ップ0に移って本処理に入る。
プロセスNO32のプログラムのように資源NO41、
必要資源数4であると、この資源の残り数は図示のよう
に3であるから資源数が不足する。
この場合はステップ■に入り、スローダウン制御プログ
ラムに制御を渡す(通信用セルで)。スローダウン制御
プログラムではセルを待ち行列WQにつけ■、そしてス
ローダウンフラグをオンにして■、待ち行列を作ったも
しくは待ち行列があることを示し、然るのち制御をプロ
グラム制御部10に戻して■、次の入力を待つ。制御が
渡されるとプログラム制御部10は次の入力の処理を行
なう。この入力が、待ぢ行列を作った資源No、本例で
ば3を使用するものでなければそして空いている資源N
O0のものであれば直ちに実行に移され、また不足資源
No0本例では1からメソセージを掃き出すものであれ
ばそれを実行し、資源N011を使用するものであれば
待ち行列Qに加えたりする処理を行なう。資源N091
からメソセージを掃き出す処理がなされ\ば該資源NO
,1は空くことになる。入力がなくそしてスローダウン
フラグがオンであるとプログラム制御部10は、  制
御をスローダウン制御部に渡す■。スローダウン制御部
では待ち行列Q中の各セルに従ってテーブル1,2を参
照し、残り資源数が必要資源数より多くなったセルがあ
れば制御を当該プログラム本例ではAに渡す■、なけれ
ばプログラム制御部10に制御を返す。プログラムAに
制御が渡されると、■、■のルートで実行に入った場合
と同様になり(但し初処理は不要)、本処理に入る。
テーブル2の残り資源数は常に更新されるものであり、
この更新はプログラム制御部10が行なう。テーブル1
は周定であり、システム設計時に定義され、変更があれ
ば修正される。図では各プロセスNO,は1種類の資源
No、Lか使わないように示しているが、勿論これは複
数の資源NO1を使用することもあり、この場合はテー
ブル1の当該プロセスNo、の欄に資源N○はが複数個
、必要資源数と共に記される。
待ち行列は資源毎に作る、ということも考えられるが、
資源No、数が多い、1入力の使用資源NO6数が多い
、などの場合は制御が厄介になる。
この点本発明のように待ち行列は入力(リクエスト)単
位で作り、当該入力の処理に必要な資源が全て確保され
ているか否かで実行、待ち行列に区別した方が制御が簡
単である。
発明の詳細 な説明したように本発明によれば、入力があると当該入
力の処理に必要な資源が確保できるかをチェックし、確
保できなければ当該入力を待ち行列に組入れ資源の空く
のを待つので、資源は過大に確保する必要がなく従って
資源有効利用が図れ、かつ再入力の必要はないので操作
が厄介でない等の利点が得られる。
【図面の簡単な説明】
図面は本発明の実施例を示すブロック図である。 図でTBLIは第1のテーブル、TBL2は第2のテー
ブル、WQは待ち行列、10はプログラム制御部、SP
はスローダウン制御プログラムである。 出願人 富士通株式会社 代理人弁理士  青  柳    稔 TBL+

Claims (1)

  1. 【特許請求の範囲】 メソセージの受は渡しに使用する資源を予め確保したの
    ちプログラム実行に入いるコンピュータシステムのスロ
    ーダウン制御方式において、各プログラムに与えたプロ
    セスナンバー別にその使用資源ナンバー及び資源数を格
    納する第1のテーブルと、各資源ナンバーとその残り資
    源数を格納する第2のテーブルを用意し、 入力があるとき、当該入力の処理プログラムの実行に必
    要な資源の確保有無を前記第1.第2のテーブルにより
    チェックし、確保されていない場合は当該入力の待ち行
    列を作りかつスローダウンフラグをオンにし、 入力が中断したときスローダウンフラグをチェックして
    それがオンであれば、再び前記第1.第2のテーブルを
    参照して待ち行列中実行可である入力の有無をチェック
    し、当該入力の実行に移ることを特徴とするスローダウ
    ン制御方式。
JP16905682A 1982-09-28 1982-09-28 スロ−ダウン制御方式 Granted JPS5958552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16905682A JPS5958552A (ja) 1982-09-28 1982-09-28 スロ−ダウン制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16905682A JPS5958552A (ja) 1982-09-28 1982-09-28 スロ−ダウン制御方式

Publications (2)

Publication Number Publication Date
JPS5958552A true JPS5958552A (ja) 1984-04-04
JPH0126093B2 JPH0126093B2 (ja) 1989-05-22

Family

ID=15879516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16905682A Granted JPS5958552A (ja) 1982-09-28 1982-09-28 スロ−ダウン制御方式

Country Status (1)

Country Link
JP (1) JPS5958552A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0304072A2 (en) * 1987-08-21 1989-02-22 Wang Laboratories Inc. Customization by automated resource substitution
JPH04123234A (ja) * 1990-09-14 1992-04-23 Hitachi Ltd マルチプロセッサのプロセススケジューリング方式及びメモリ管理方式
JP2008547130A (ja) * 2005-06-27 2008-12-25 エービー イニティオ ソフトウェア コーポレーション メッセージ待ち行列の管理

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0304072A2 (en) * 1987-08-21 1989-02-22 Wang Laboratories Inc. Customization by automated resource substitution
JPH04123234A (ja) * 1990-09-14 1992-04-23 Hitachi Ltd マルチプロセッサのプロセススケジューリング方式及びメモリ管理方式
JP2008547130A (ja) * 2005-06-27 2008-12-25 エービー イニティオ ソフトウェア コーポレーション メッセージ待ち行列の管理

Also Published As

Publication number Publication date
JPH0126093B2 (ja) 1989-05-22

Similar Documents

Publication Publication Date Title
JPH0820963B2 (ja) 計算機システムを動作させる方法及び計算機システム
EP0052713B1 (en) A process management system for scheduling work requests in a data processing system
JPS5958552A (ja) スロ−ダウン制御方式
US5875299A (en) disk access apparatus for performing a stride processing of data
JP2903525B2 (ja) ジョブ管理方式
JPH08137703A (ja) タスク切替装置
JP3084812B2 (ja) プログラムリスト出力効率化方式
JP2752894B2 (ja) ファイル転送装置
JP2787107B2 (ja) バッファ制御方式及び装置
JPS62283752A (ja) ホストコンピユ−タ内バツフア割当て方式
JPS58115569A (ja) マルチプロセツサ方式
JPS59146347A (ja) プロセス間通信方式
JPH10507548A (ja) データ処理システムおよび方法およびこのようなシステムとの通信システム
JP2000267960A (ja) プロセス間のパケット通信方法及びパケット通信装置
JPS6151256A (ja) 受信デ−タ転送制御方式
JP3678537B2 (ja) データ転送方法及び装置
JPH05233429A (ja) バッファ確保待ち制御装置
JPS6057096B2 (ja) 割込制御方式
JPS59170950A (ja) タスク優先制御方式
JPS59223988A (ja) 入出力デ−タ転送方式
JPS6079461A (ja) 負荷分散方式
JPS6341965A (ja) サブチャネル情報の表示方式
JPS6149270A (ja) マルチプロセツサシステムの入/出力制御方式
JPS61139842A (ja) プログラムの退避制御方式
JPH0452490B2 (ja)