JPS595733A - デジタルシステム用のデジタル論理レベル比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、デジタル信号をモニタすると共にテストし、
これらのデジタル信号が所定のデジタルテストから得ら
れるものとして予定されている論理レベルとしての資格
を有するものであるか否かを決定するタイプのデジタル
テスト方式に関するものであって、更に詳細には、デジ
タルテスト信号のレベルが予定されている論理レベルと
しての資格を有するものであるか否かを決定する為のデ
ジタル比較器に関するものである。

信号レベルが成る予め設定された基準に合致し且つ特定
の論理レベルとしての資格を有するものであるか否かを
決定する為にデジタル信号のレベルをテストすることは
デジタルテスト装置に於いて極めて通常に行なわれてい
る。“インサーキット”型のデジタルテスト装置に於い
て、例えばプリント配線基板の様な大型のユニットの上
に取付けられている個々のデジタルデバイス（例えば、
集積回路）をテストする場合には、これらデバイスの必
要な全ての端子へのアクセスを与え、次いで所定の機能
ルーチンに従ってこれらのデバイスを実行させる。

この様な方式に於いては、デバイスの適宜の端子へデジ
タル励起信号を印加することによってデバイスを実行さ
せ、その際にこれらのデバイスが適切に動作している場
合にはそれらのデバイスから成る種の出力信号が発生さ
れる。これらの出力信号（以後、゛テスト信号″と呼称
する）はモニタされ且つテストされて、それらの信号が
実行されているテストから発生されることを予定されて
いる論理レベルにあるか否かということを決定する。こ
の場合のモニタ及びテスト手順は、通常、デジタル比較
器によって行なわれるものであり、このデジタル比較器
は適宜の基準を使用して、テスト信号の信号レベルが複
数個の可能な論理レベルの１つとしての資格を有するも
のであるか否か且つそのテストから発生することが予定
されている１個の論理レベルであるか否かということを
先ず決定する。

上述した如きタイプの公知のデジタル比較器は、通常、
テストを行なっているデバイスのタイプに於いて許容さ
れ得る各論理レベルに対し完全な比較及び信号調整チャ
ンネルを有している。更に、検知された論理レベルが予
定されたものであるということを確保する為に比較器の
結果を予定されているテスト結果に対してテストを行な
う為に論理回路を設けることが必要とされる。従って、
例えば、２値乃至は２進デバイスのテストを行なう場合
には、各デジタル比較器と関連して２個の完全な比較及
び信号調整チャンネルと論理回路とが設けられている。

更に、インサーキットテストを行なう為に使用される公
知のデジタル比較器は、そのテスト方式によって実行さ
れることのある全てのタイプのテストに対して精度及び
速度を最大とするべく計算された値に固定されている入
力インピーダンスを有している。しかしながら、あるテ
ストに於いては、テスト速度及び精度を最大とする為に
は比較的高インピーダンスを必要とするが、他のテスト
に於いては、比較的低入力インピーダンスを必要とする
ことがあるので、この様な固定した値は明らかに全ての
タイプのテストに対して理想的なものであるとは言い難
い。

更に、インサーキット型のデジタルテスタは、通常、多
数の比較器を有している（例えば、テスト台の各ビンに
対して１個の比較器）。テスト中のユニット上に設けら
れているデジタルデバイスのテストの期間中に於ける任
意の時間に於いては単に比較的少数のこれらの比較器が
必要とされるに過ぎないものであるが、各テストの期間
中に於いて全ての比較器が完全に動作されて、電力が供
給されバイアス電ｉを消費している。しかしながら、こ
れら比較器からの出力はある任意の時間に於いては全て
のものが有効なものとして扱われるものではなく、幾つ
かのものは無視されている。

本発明は、以上の点に鑑みなされたものであって、その
１目的とするところは、同等の従来の比較器よりも構造
が簡単であり同一の動作速度を得る為に一層小さなバイ
アス電流を必要とするに過ぎず従来の比較器に於いては
得ることのできない制御特性を有する新規なデジタル比
較器を提供することである。

本発明の更に特定的な目的としては、テスト信号をテス
トしてそのテスト信号の予定されている論理レベルに基
づいて選択的に動作状態又は非動作状態とされる１対の
差動増幅器を使用することによってそのテスト信号が予
定されている論理レベルとしての資格を有するものであ
るか否かを決定する新規なデジタル比較器を提供し、従
って２個の完全な比較及び信号調整チャンネルと別個の
論理回路とを設ける必要性を除去することである。

本発明の更に別の目的としては、改善したデジタル比較
方式及び方法を提供するものであって、該方式内の比較
器の入力インピーダンスを実行中のテストのタイプと関
連して選択的に変化させるものである。

本発明の更に別の目的とするところは、改善したマルチ
比較器デジタルテスト方式及びテスト方法を提供するも
のであって、各比較器が実行されているテストの機能と
して、特に、マルチボイントチスト方式に於ける任意の
時間に於いてテストされているテストポイントの機能と
して各比較器を選択的に動作状態及び非動作状態とする
ことが可能なものである。

本発明に基づく新規なデジタル比較器は、予定されてい
るデジタル論理レベルと関連した制御信号に応答して選
択的に動作状態及び非動作状態（禁止状態）とされる２
個の比較回路を有している。特に、所定の高スレッシュ
ホールドレベルを超えたデジタルテスト信号のレベルに
応答して出力信号を発生させる為に第１比較手段が設け
られている。所定の低スレッシュホールドレベルより小
さなデジタルテスト信号のレベルに応答して出力信号を
発生させる為に第２比較手段が設けられている。第１比
較手段及び第２比較手段に接続されている制御手段は、
選択的に、予定されている低論理レベルに応答して第２
比較手段から出力信号を発生することを許容すると共に
第１比較手段から出力信号を発生することを禁止し、且
つ予定されている高論理レベルに応答して第２比較手段
からの出力信号の発生を禁止すると共に第１比較手段か
らの出力信号の発生を許容する。その際に、動作状態（
イネーブル状Ｍ）とされた第１比較手段及び第２比較手
段の一方からの出力信号によって、デジタルテスト信号
が予定されているデジタル論理レベルとしての資格を有
するものであるか否かを表わす。

好適実施形態に於いては、各比較手段は反転入力端子と
非反転入力端子とを具備した差動増幅器を有するもので
ある。デジタルテスト信号は一方の差動増幅器の反転入
力端子へ供給されると共に他方の差動増幅器の非反転入
力端子へ供給され、且つ夫々高レベル信号及び低レベル
信号によって表わされる高スレッシュホールドレベル及
び低スレッシュホールドレベルがこれら差動増幅器の残
りの反転入力端子及び非反転入力端子へ供給される。こ
の制御手段は、好適には予定されているレベルの制御信
号によって制御される電流調整回路であって、前記差動
増幅器に接続されており、それらの動作を選択的にイネ
ーブル状態とさせたり禁止状態とさせたりする。各差動
増幅器は１対の出力端子を有しており、一方の差動増幅
器の出力端子は他方の差動増幅器の同様の出力端子に接
続されて２個の共通出力端子を形成しており、その際に
前記制御手段によってイネーブル状態とされた増幅器の
何れか一方から差動出力信号を供給する。

本発明の更に別の特徴によれば、差動増幅器への入力信
号がバッファ手段を介して供給され、インピーダンス制
御信号に応答して差動増幅器の入力インピーダンスを選
択的に変化させる。更に、スタンバイ制御信号に応答し
て第１差動増幅器及び第２差動増幅器の両方をイネーブ
ル状態及びディスエーブル状態とする手段が設けられて
いる。

以下、本発明の具体的実施の態様について添付の図面を
参考に説明する。第１図は、プリント配線基板上に装着
されている集積回路及びその他の構成部品をテストする
為に使用、されるタイプの典型的なテスト方式（システ
ム）をその機能に着目して例示したものである。この様
なテストシステムハ、通常、”　イ＞＋ｊ−キット（ｉ
ｎ−ｃｉｒｃｕｉｔ　）　−テスタと呼称される。当業
者等にとって理解される如く、本発明は特にこの様な適
用場面に於いて有用なものであるが、２値に関連してパ
ス又は失格の判定を下す為に信号のレベルをテストする
必要のあるその他のデジタルテスト状態に於いても使用
することが可能なものである。従って、本発明は第１図
に機能的に例示したインサーキット型構成部品テスタに
関連して説明するものであるが、本発明はこの様な場合
にのみ限定されるべきものではない。

第１図に関し説明すると、このインサーキットテスタは
コンピュータ１０によって制御されており、コンピュー
タ１０は適宜のインターフェース（不図示）を介してシ
ステムテストエレクトロニクス１２と信号のやり取りを
行なう。テストエレクトロニクス１２はコンピュータ１
０からデータを受取り、適宜のテスト信号を通常“ピン
エレクトロニクス″として呼称されているシステムの１
部であるドライバ１４と比較器１６とへ供給する。

ドライバ１４はテストエレクトロニクス１２からの信号
に応答して適宜の大きさ及び期間を有する励起信号を発
生し、これらの励起信号を、図示した如く直接的に、又
は適宜のスイッチング乃至はリレー回路を介してテスト
台１８へ供給する。テスト台１８は適宜の方法によって
テスト中の電子ユニット（ＵＵＴ）２０が接続されてい
る。テスト台１８は、例えば、従来使用されている゛針
床″型テスト台とすることが可能であり、該針床型テス
ト台はプリント配線基板上のノードと電気的接触をする
為の多数の針乃至はビンを有しており、各々の構成部品
乃至はテスト中のユニットに於けるテスト中のデバイス
（ＤｔＪＴ）の端子へアクセスすることを可能としてい
る。

テスト台のビンが接触される各回路ノードは直接的に（
又は適宜のスイッチング乃至はリレー回路を介して）比
較器１６へ接続されており、比較器１６はテストエレク
トロニクス１２へ情報を供給する。以下に詳細に説明す
る如く、各比較器はそれが接続されているノードに存在
する任意の信号レベルの論理状態を選択的に決定するこ
とが可能である。例えば、２値状態テストシステムに於
いて、特定の関心のあるノードに於ける信号レベルが所
定の低スレッシ１ホールド値よりも低い場合には、その
ノードをモニタしている比較器はそのノードに於ける信
号が特定の論理レベル（例えば、２進数“０″）として
の比較を有するものであるということを表わす出力信号
を供給する。同様に、特定の関心のあるノードに於ける
信号がある所定の高スレッシュホールド値よりも高い場
合には、そのノードをモニタしている比較器はそのノー
ドに於ける信号が異なった論理レベル（例えば、２進数
″１″）としての資格を有するものであるということを
表わす出力信号を供給する。これらの比較の結果を受取
るべく接続されている適宜の論理回路が、モニタされて
いるノードに於ける信号レベルが予定されている論理レ
ベルと関連して適切なものであるか又は不適切なもので
あるかということを表示する。これらの比較の結果はテ
ストエレクトロニクス回路１２へ供給され、テストの結
果がバスであるのか失格であるのか、失格の内容は何か
等を表示する為にテストエレクトロニクス回路１２はコ
ンピュータ１０へ有用な情報を供給する。

第１図に例示したタイプの典型的なテストシステムに於
いては、第２図に示した如く、比較器が２個の完全な増
幅回路を有しており、テスト信号を高スレッシュホール
ド値及び低スレッシュホールド値に対して比較すると共
に有用な出力を供給する。第２図に関し説明すると、高
スレッシュホールド信号ＴＨが従来の第１差動増幅器２
２の一方の入力端子へ供給され、且つ低スレッシュホー
ルド信号ＴＬが従来の第２差動増幅器２４の一方の入力
端子へ供給される。これらのスレッシュホールド信号と
比較されるべきテスト信号ＳＩＧが増幅器２２及び２４
の各々の２番目の入力端子へ供給される。

テスト信号のレベルをスレッシュホールド信号と比較す
る為に使用される差動増幅器が設けられており、一方の
増幅器は通常非反転入力端子（＋）として呼称される入
力端子に於いてテスト信号を受取り、一方他方の増幅器
は通常反転入力端子（−）として呼称される入力端子に
於いてテスト信号を受取る。図示した比較器に於いては
、例えば、テスト信号ＳＩＧが差動増幅器２２の反転入
力端子へ供給されると共に差動増幅器２４の非反転入力
端子へ供給される。次いで、スレッシュホールド信号Ｔ
Ｈ及びＴＬが増幅器２２及び２４の他方の入力端子、即
ち増幅器２２の非反転入力端子と増幅器２４の反転入力
端子とへ供給される。

この様に、増幅器２２の出力信号を変化させる為にはテ
スト信号が高スレッシュホールド信号ＴＨよりも高レベ
ルでなければならず、増幅器２４の出力信号を変化させ
る為には低スレッシュホールド信号よりも低レベルでな
ければならない。

第２図に関し更に説明すると、高スレッシュホールド信
号ＴＨ及び低スレッシュホールド信号ＴＬは、入力テス
ト信号ＳＩＧが夫々２進数“１”論理レベルであるか又
は２進数“０″論理レベルであるかを判定する為のレベ
ルを表わしている。

テスト信号ＳＩＧが高スレッシュホールド信号レベルよ
りも高い場合には、増幅器２２からの出力信号は一方の
レベルから他方のレベルへ変化され、２進数°“１″条
件が満足されたことを表わすということが理解される。

同様に、テスト信号ＳＩＧが低スレッシュホールド信号
レベルよりも低レベルである場合には、増幅器２４の出
力信号を同様に変化させ、２進数１１０　Ｉ＋条件が満
足されたことを表わす。テスト信号が高スレッシュホー
ルドレベルよりも低レベルであり且つ低スレッシュホー
ルドレベルよりも高レベルである場合には、増幅器の出
力信号に何の変化も発生されない。

上述した条件が満足されることによって増幅器２２及び
２４の出力信号レベルに発生される変化は、通常、比較
的に小さなものであって、増幅器出力信号範囲の上側領
域に於いて発生する。例えば、この様な変化は約０．５
ボルト又はそれ以下のものであって、例えば、７．０ボ
ルトと７．５ボルトとの間の変化として表わされる（勿
論、使用される回路のタイプ及び電圧源の電圧に依存す
る）。

従って、従来のレベルシフト回路２６及び２８を設けて
、増幅器からの出力信号（以後、測定信号とも呼称する
）の直流レベルを一層許容される範囲のものヘシフトさ
せる。２段目の増幅器３０及び３２が、更に、測定信号
を増幅し、且つ従来の論理バッファ３４及び３６がこれ
らの信号が適宜の論理レベルにあることを確保する。従
来のラッチ３８及び４０が設けられており、ラッチ信号
ＬＰＣＨによって決定される適宜の時間に於いてこれら
の測定信号をストアし、且つ適宜の論理回路４２が設け
られており、ラッチ３８及び４０からの論理信号を予定
されている論理レベルＳＥＬと比較し比較の結果として
バス又は失格の判定を下す。

典型的な従来の比較器回路に於いては、信号が２進数１
１１　ＩＩ又は２進数゛０′°の何れとしての資格を有
するものであるか否かを判別する為に、各々が第１段層
幅器と第２段層幅器とを有する２個の完全な比較・信号
゛整形″チャンネルと、レベルシフト回路と、論理バッ
ファと、ラッチとを設けることが必要であるということ
が分る。更に、前述した回路によって検知される論理レ
ベルが予定されている論理レベルであるか否かを判別す
る為に論理回路を設けることが必要である。

本発明によれば、上述したタイプの２重スレッシ１ホー
ルド比較を行なう場合に一層簡単な構成を使用して行な
うものであり、従来の比較器と同等のバイアス電流に対
して一層高速化することを可能としている。更に、本発
明の回路は、種々のデジタルテスト条件、特にインサー
キットタイプのテスタに於いて有用な種々の特徴を提供
するものである。

第３図は本発明に基づいて構成された比較器の１実施例
をその機能に基づいて示すものであって、高スレッシュ
ホールド信号ＴＨが差動増幅器４４の一方の入力端子へ
供給され、且つ低スレッシュホールド信号ＴＬが差動増
幅器４６の一方の入力端子へ供給される。テスト信号Ｓ
ＩＧが増幅器４４及び４６の各々の２番目の入力端子へ
供給される。予定される信号レベルＳＥＬが増幅器４４
及び４６の動作を制御する増幅器制御回路４８へ供給さ
れる。更に詳細に説明すると、増幅器４４は０ＦＦ１０
Ｎと示した増幅器制御回路出力信号によって制御され、
且つ増幅器４６は０Ｎ１０ＦＦと示した増幅器制御回路
出力信号によって制御される。

増幅１１４４の一方の出力端子は増幅器４６の同様の出
力端子へ接続されており、パス（ＰＡＳＳ）出力として
示した共通出力端子を形成している。

増幅器４４及び４６の各々の他の同様な出力端子も接続
されており、バス（ＰＡＳＳ）出力として示した共通出
力端子を構成している。増幅器４４及び４６のＰＡＳＳ
出力端子とＰＡＳＳ出力端子の藺の差動出力信号がラッ
チ制御信号ＬＴＣＨによって制御される従来のラッチ５
０によってラッチされる。ラッチ５０からの差動出力信
号は従来のレベルシフト回路５２へ供給され、レベルシ
フト回路５２は２段目の従来の差動増幅器５４へ出力信
号を供給する。増幅器５４からの出力信号は論理バッフ
ァ５６を介して本比較器のパス（ＰＡ８８）又は失格（
ＦＡＩＬ）出力信号として供給される。

差動増幅器４４が動作状態にある場合には、テスト信号
のレベルを高スレッシュボールド信号ＴＨのレベルと比
較し、テスト信号が高スレッシュホールドレベルを超え
ているが否かを表わす差動出力信号を供給する。同様に
、差動増幅器４６が動作状態にある場合には、テスト信
号のレベルを低スレッシュホールド信号ＴＬのレベルと
比較し、テスト信号が低スレッシュホールドレベルより
も低レベルにあるが否かを表ゎＪ差動出力信号を供給す
る。

図示した実施例に於いては、テスト信号が２進数ｄＬ　
１　ＩＩ又は２進数１１　、ＯＩＩの何れの場合の資格
を有するものでない場合には、バス（ＰＡＳＳ）出力端
子はバス（ＰＡＳＳ）に関して低信号レベルとなる。一
方、テスト信号が２進数“１″又は２進数１１０１＋の
何れかの資格を有する場合には、パス出力端子はパス出
力端子に関して低信号レベルとなる。差動増幅器へ供給
されるスレッシュホールド信号が反転されると（即ち、
低スレッシュボールド信号が増幅器４４の非反転入力端
子へ供給され且つ高スレッシュホールド信号が増幅器４
６の反転入力端子へ供給される場合）、ｚ＜２＝出力端
子とバス出力端子とが反転されるということを除いて上
述゛したのと同一の関係が存在する。

テストサイクルに於ける適宜の時間に於いてラッチ５０
はバス出力端子及びパス出力端子上の相対的な信号レベ
ルをラッチ乃至は一時的にストアし、前述した如く、レ
ベルシフト回路はこの差動信号のレベルを適宜の範囲ヘ
シフトさせる。増幅器５４はこの差動信号を増幅し、且
つ論理バッファ５６はインターフェースとして機能しこ
の出力信号が、前述した如く、他の論理回路によって使
用するのに適切な論理レベルとなることを確保する。

増幅器４４と増幅器４６の両方が動作状態にある場合に
は、共通出力端子間の出力信号によって与えられるテス
ト信号に関する情報は不明確なものとなる。しかしなが
ら、信号ＳＥＬによって表わされる予定された論理レベ
ルに従って増幅器４４及び４６の何れか一方が非動作状
態にあることを確保することによって増幅器制御回路４
８がこの様な不明確さを除去している。例えば、予定さ
れている論理レベルが２進数“１″である構台には、増
幅器４６は増幅器制御回路４８によって非動作状態とさ
れ、増幅器４４が動作状態とされる。

即ち、増幅器４４及び４６の共通出力端子上に存在する
差動出力信号がパス条件を表わしている場合には、層幅
器４４のみが動作状態にあるので、テスト信号は２進数
“１″として予定されるものでなければならない。

第３図の回路は従来技術の比較器と比べて一層簡単であ
り、且つ従来技術に於ける様な別個の論理回路を設ける
必要性なしにバス又は失格を表わす出力信号を供給する
ものであることが分る。更に、当業者等にとって明らか
な如く、増幅器４４及び４６の一方が非動作状態にあり
比較過程中に於いてバイアス電流を流さないので、従来
技術の比較器と同一のスピードを得るのに必要な全バイ
アス電流は従来の比較回路によって必要とされるものの
半分である。

第４図は本発明の比較器の別の実施例を機能的に示した
ものであり、デジタルテストを行なう場合、特にインサ
ーキット型のデジタルテストを行なう場合に有用な付加
的な特徴を有するものである。第４図に於いては、第３
図に示したものと同一の構成要素には同一の参照番号を
付してあり、高スレッシュホールド信号ＴＨ，低スレッ
シュホールド信号ＴＬ及びテスト信号ＳＩＧは可変イン
ピーダンスバッファ回路５８を介して増幅器４４及び４
６へ供給される。増幅器４４と４６は前述した如く接続
されており、本実施例に於いては従来の電流調整回路６
０であるところの制御器によって動作状態及び非動作状
態との間の制御を受ける。予定される論理レベル信号Ｓ
ＥＬ及びスタンバイ信号ＳＢＹは後述する如き方法によ
り電流調整回路６０を制御する。

増幅器４４及び４６の共通出力端子からの出力信号がバ
ッファ６２を介して信号ＬＰＧＨによって制御されるラ
ッチ５０へ供給される。ラッチ５０からの差動出力信号
はレベルシフト回路５２へ供給され、レベルシフト回路
５２はその出力信号を増幅器５４へ供給する。増幅器５
４からの出力信号は論理バッファ５６を介してバス又は
失格（バス）信号として供給される。

可変インピーダンスバッファ回路５８は信号ＨＩＺによ
って高インピーダンスと低インピーダンスとの間の制御
を受ける。例えば、特定のタイプのテストに対して極め
て高い入力インピーダンスが必要とされる場合には、可
変インピーダンスバッフ１回路５８が信号ＨＩＺによっ
て制御され、その入力インピーダンスが極めて高い値と
される。

一方、低入力インピーダンスが必要とされる場合には、
可変インピーダンスバッファ回路５８が信号ＨＩＺによ
って制御されて低入力インピーダンスを提供する。

増幅器４４及び４６は前述した如き方法によって動作し
、これら増幅器の動作状態及び非動作状態の制御は電流
調整回路６０によって行なわれる。

後述する如く、電流調整回路６０は単極双投スイッチと
類似しており、即ち互いに排他的な関係をもって増幅器
４４及び４６の何れか一方を介して回路を形成するもの
であり、従って任意の時刻に於いて一方のみを動作状態
とすることが可能である。この後の説明から理解される
如く、スタンバイ信号ＳＢＹは基本的にはオン・オフ信
号であって、このオン・オフ信号は必要に応じ電流調整
回路及び増幅器４４．４６を選択的に付勢する。第４図
に示した回路の他の部分は、バッファ６２が単に増幅器
４４とラッチ５０との間の信号をバッファするというこ
とを除いて、第３図に関し説明したものと同一である。

第５図は、従来の集積回路技術を使用して構成した第４
図の比較器の特定の１実施例を示した回路図である。第
５図に示した実施例はセミカスタム型リニア集積回路技
術によって構成した回路の１例である。従って、セミカ
スタム型回路からレイアウトを得る為に多数の抵抗が回
路内に設けられているが、本回路にとっては必ずしも機
能的な意味を有するものではない。しかしながら、回路
全体としては基本的には第４図に示し前述した如き動作
を行なう。カスタム型集積回路技術を使用して、本発明
の範囲から逸脱することなしに本発明の原理を維持した
ままで回路構成を幾分簡単化することが可能であること
が理解される。

第５図に於いて、慣用されている記号及び名称を使用し
ている（即ち、能動部品の全ての名称は文字Ｑで始まっ
ており、全ての抵抗は文字Ｒで始まっている）。１１　
ＲｘＩＴという名称はバクロスアンダー゛′によって構
成された抵抗であることを表わしており、括弧内に記載
した抵抗値はセミカスタムレイアウトを得る為に付加し
たものである。

ＡＧＮＤは±　７．５ボルト共通を表わしており、ＤＧ
ＮＤは５ボルト共通を表わしている。その他の名称につ
いても、ＢＩＡＳ信号がＡＧＮＤに対して約−６，４ボ
ルトであり本比較器に対しバイアスレベルを供給してい
るということを除いては前述したものに対応している。

第５図から理解される如く、高スレッシュホールド信号
ＴＨと、入力テスト信号ＳＩＧと、低スレッシュホール
ド信＠ＴＬが、トランジスタ増幅器Ｑ２３．Ｑ２６及び
Ｑ２４．Ｑ２５から構成される１対の差動増幅器へ夫々
のバッフ１増幅器Ｑ１２、Ｑ１３及びＱ１４を介して供
給される。１対の増幅器Ｑ２３．Ｑ２６は第４図に示し
た増幅器４６に対応する差動増幅器を形成しており、且
つ１対の増幅器Ｑ２４．Ｑ２５は増幅器４４に対応する
。

理解される如く、バッファ増幅器Ｑ１２．Ｑ１３及びＱ
１４は、インピーダンス制御信号ＨＩＺによって異なっ
た導通状態の間を同時的に制御されるトランジスタＱ９
．Ｑ１０及びＱｌｌを介して動作する。この様にして、
本比較器の入力インピーダンスは、トランジスタＱ９．
ＱＩＯ及びＱｌｌがオンしている場合の比較的低値とこ
れらのトランジスタがオフしている場合の比較的高値と
の間を選択的に制御される。トランジスタＱ９゜Ｑ１０
及びＱｌｌがオンしている場合には、約３１１１Ａの電
流が各バッファエミッタ回路内に形成され、この状態は
負方向へ向かう遷移が急速に行なわれることを確保し、
このことはテスト信号の値が急激に変化しているインサ
ーキットテストに使用する通常のテストモードに於いて
好ましいファクタとなっている。しかしながら、その他
のテストに於いては高入力インピーダンスであることが
望ましい場合があり、特に負方向へ向かう遷移が問題で
ない場合には然りである。

差動増幅器の８対は、トランジスタ０１８及びＱ１９に
よって制御されるトランジスタＱ２０゜Ｑ２１及びＱ２
２によって形成されている電流調整回路を介し−１，５
ボルトのバスへ接続されている共通エミッタを有してい
る。この電流調整回路（第４図の要素６０に対応する）
は、デジタルテストの予定されている結果に関連して第
ルベルと第２レベルとの間を変化する信号ＳＥＬによっ
て制御される。予定されている２進数゛１”テスト信号
に対応する信号レベルＳＥＬはトランジスタＱ１６をオ
ンさせ、１対の増幅器Ｑ２４．Ｑ２５を介しての調整バ
イアス電流と他の１対の増幅器Ｑ２３．Ｑ２６を介して
のブロッキング用バイアス電流によって電流調整回路を
介して高比較器（差動増幅器Ｑ２４．Ｑ２５）を動作状
態とすると共に低比較器（差動増幅器Ｑ２３．Ｑ２６）
を非動作状態とさせる。予定されている２進１１０　Ｉ
＋テスト信号に対応する信号レベルＳＥＬはトランジス
タＱ１６をオフさせ、電流調整回路を反対方向にアンバ
ラス状態とさせることによって高比較器を非動作状態と
すると共に低比較器を動作状態とさせる。理解される様
に、この電流調整回路は２つの状態の内の何れか一方の
状態にあり同時に両方の状態となることはない。従って
、差動増幅器（高比較器及び低比較器）Ｑ２３．Ｑ２６
及びＱ２４．Ｑ２５は相互に排他的な関係に基づいて動
作状態及び非動作状態となる。

更に、電流調整回路はトランジスタＱ１．Ｑ３゜Ｑ４．
Ｑ５及びＱ６で構成される制御回路を介して接続されて
いる。この制御回路は、オン・オフ制御信号又はスタン
バイ信号ＳＢＹに応答して全電流調整回路及び高・低比
較器回路の選択的な付勢及び脱勢を行なうことを可能と
する。従って、任意の時刻に於いてテストを行なうのに
必要な比較器の数より多数の比較器を有するタイプのイ
ンサーキッＩ〜型テスタに於いては（例えば、２００個
のテストポイントに対し２００個の比較器が設けられて
おり、任意の時刻に於いては１０個のテストポイントが
モニタされ且つテストされるに過ぎない場合）、不必要
な比、較器の少なくとも幾つかが脱勢状態即ち非動作状
態とされる。

第５図から理解される如く、差動増幅器Ｑ２３゜Ｑ２６
及びＱ２４．Ｑ２５の出力端子が接続されて１対の共通
出力端子を形成している。特に、トランジスタＱ２３及
びＱ２５のコレクタ端子が接続されて１個の共通出力端
子を生成しており、且つトランジスタＱ２４及びＱ２６
のコレクタ端子が接続されてもう１個の共通出力端子を
形成している。負荷抵抗Ｒ２２へ接続されている共通出
力端子は、トランジスタＱ２４及びＱ２６がオフしてい
る場合に高信号レベル（＋７．５ボルト）であり、且つ
これらのトランジスタの何れかがオンしている場合には
低信号レベル（約＋７．０ボルト）状態にある。同様に
、負荷抵抗Ｒ２３に接続されている共通出力端子は、ト
ランジスタＱ２３及びＱ２５の両方がオフしている場合
には高信号レベルであり、且つこれらのトランジスタの
何れかがオンしゞている場合には低信号レベルにある。

従って、予定されている論理レベルに応じて電流調整回
路は実際的に差動増幅器をイネーブルしたり禁止したり
するものであるから、種々の入力条件に対し共通出力端
子に於いては以下に示す如き状態が存在する。

５ＩＧ（＾）　　　　　５ＥＬ（高）　　　　　ＰＡＳ
Ｓ（高）ＳＩＧ（低）　　　　　５ＥＬ（低）　　　　
　ＰＡＳＳ（高）ＳＩＧ（低）　　　　　５ＥＬ（高）
　　　　　ＰＡＳＳ（低）ＳＩＧ（＾）　　　　　５Ｅ
Ｌ（低）　　　　　ＰＡＳＳ（低）ＴＨ＞ＳＩＧ＞ＴＬ
　　　５ＥＬ（高／低）　　　ＰＡＳＳ（低）ＳＢＹ　
　　　　　　　　　　　　　　　　ＰＡＳＳ（高）上述
した入力条件の内で最初の２つの行に示した組が真に“
バス（ＰＡＳＳ）”の表示が成されるべきテスト条件で
あって、理解される如く、これら２つのテスト条件の場
合に於いてのみバス信号は高（即ち、バス信号が低）で
ある。従って、共通出力端子間の差動出力信号は、明ら
かに、バス又は失格の表示を与えるものであり、適宜の
信号の調整を行なった後にテスト結果として直接的に使
用することができるものである。

第５図の実施例に於いて、共通出力端子間の出力信号は
まずバッファ増幅器Ｑ２７．Ｑ２９を介してトランジス
タＱ２８．Ｑ３０．Ｑ３１．Ｑ３２及びＱ３３によって
形成されておりラッチ信号ＬＴＣＨによって制御される
ラッチ回路へ印加されることによって調整される。トラ
ンジスタＱＺ１及びＱＺ２は従来のツェナーダイオード
型レベルシフト装置として動作し、且つトランジスタＱ
３７及び０３８は接続されて差動出力信号を増幅する為
の差動増幅器を構成している。その他の回路部分は基本
的には論理バッファであり、電圧制限用及びインピーダ
ンスマツチング用の回路を構成している。この論理バッ
ファはバス出力信号（バス信号の反転信号）を供給し、
該バス出力信号は本システム内の他のデジタル論理回路
によって使用するのに適した論理レベル間を変化する。

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は典型的な従来技術のインサーキット型デジタル
テストシステムを示した機能的ブロック線図、第２図は
第１図のシステムと共に使用することの可能な従来技術
の比較器を示した機能的ブロック線図、第３図は本発明
に基づいたデジタル比較器を大略水した機能的ブロック
線図、第４図は本発明に基づいたデジタル比較器の更に
詳細な実施例を示した機能的ブロック線図、第５図は第
４図のデジタル比較器の回路図、である。 （符号の説明） ４４．４６　：　　差動増幅器 ４８：　増幅器制御回路 ５０：　ランチ ５２：　レベルシフト回路 ５４：　差動増幅器 ５６：　論理バッファ ５８：　可変インピーダンスバッファ回路６０：　電流
調整回路 ６２：　バッファ ＴＨ：　高スレッシュホールド信号 ＴＬ：　低スレッシュホールド信号 ＳＩＧ：　　テスト信号 ＳＥＬ：　　予定された信号レベル 特許出願人　　　フェアチアイルド　カメラアンド　イ
ンストルメント コーポレーション −１６： 手続補正書 昭和５８年　７月２９日 特許庁長官　　若　杉　和　夫　　殿 １、事件の表示　　　昭和５８年　特　許　願　第　１
０８５６９　　号２、発明の名称　　　デジタルシステ
ム用のデジタル論理レベル比較器３ｏ補正をする者 事件との関係　　　特許出願人 ４、代理人 １６７−

Claims (1)

1. 【特許請求の範囲】 １、デジタルテスト信号が予定されているデジタル論理
   レベルとしての資格を有するものであるか否かを判別す
   る装置に於いて、前記デジタルテスト信号のレベルが所
   定の高スレッシュホールドレベルを超えていることに応
   答して出力信号を発生する第１比較手段と前記デジタル
   テスト信号のレベルが所定の低スレッシュホールドレベ
   ルより低レベルであることに応答して出力信号を発生す
   る第２比較手段と、予定されている低論理レベルに応答
   して前記第１比較手段からの出力信号の発生を禁止する
   と共に前記第２比較手段からの出力信号の発生を許容し
   且つ予定されている高論理レベルに応答して前記第１比
   較手段からの出力信号の発生を許゛容すると共に前記第
   ２比較手段からの出力信号の発生を禁止する制御手段と
   を有しており、前記第１比較手段及び第２比較手段の許
   容されたものからの出力信号が前記デジタルテスト信号
   が予定されているデジタル論理レベルとしての資格を有
   するものであるか否かを表わすことを特徴とする装置。 ２、上記第１項に於いて、前記第１比較手段及び第２比
   較手段の各々が、反転入力端子と非反転入力端子とを具
   備した差動増幅器を有しており、前記デジタルテスト信
   号は一方の差動増幅器の反転入力端子と他方の差動増幅
   器の非反転入力端子とに印加され、前記高スレッシュホ
   ールドレベル及び低スレッシュホールドレベルは前記差
   動増幅器の残りの反転入力端子及び非反転入力端子の夫
   々へ印加されるそれぞれの高レベル信号及び低レベル信
   号によって表わされており、前記制御手段が前記差動増
   幅器へ接続されておりそれらの動作を選択的にイネーブ
   ルすると共に禁止することを特徴とする装置。 ３、上記第２項に於いて、前記差動増幅器の各々が１対
   の出力端子を有しており、一方の増幅器の出力端子が他
   方の増幅器の同様の出力端子へ接続されて２個の共通出
   力端子を形成しており、前記制御手段によってイネーブ
   ル状態とされた増幅器の何れか一方から差動出力信号が
   供給されることを特徴とする装置。 ４、上記第１項乃至第３項の内の何れか１項に於いて、
   前記制御手段が前記予定されている高論理レベル及び低
   論理レベルに応答して前記第１比較手段及び第２比較手
   段の動作を相互に排他的な関係をもってディスエーブル
   及びイネーブルする手段を有することを特徴とする装置
   。 ５、上記第２項に於いて、各差動増幅器が共通エミッタ
   端子を具備した１対の増幅器を有しており、前記制御手
   段が前記予定されている高論理レベル及び低論理レベル
   に関連した信号に応答して各差動増幅器の共通エミッタ
   端子への電流を制御する手段を有することを特徴とする
   装置。 ６、上記第１項に於いて、前記第１比較手段及び第２比
   較手段の各々が差動増幅器を有しており、前記制御手段
   が前記予定されている高論理レベル及び低論理レベルに
   関連した信号に応答して前記差動増幅器の両方ではなく
   何れか一方を介して選択的に電流の流れを調整する為の
   電流調整手段を有することを特徴とする装置。 ７、上記第１項、第２項、第３項、第５項。 第６項の何れか１項に於いて、インピーダンス制御信号
   に応答して前記第１比較手段及び第２比較手段の入力イ
   ンピーダンスを選択的に変化させるバッファ手段を有す
   ることを特徴とする装置。 ８、上記第１項、第２項、第３項、第５項。 第６項の内の何れか１項に於いて、スタンバイ制御信号
   に応答して前記第１比較手段及び第２比較手段の両方を
   選択的にイネーブル状態及びディスエーブル状態にさせ
   る手段を有することを特徴とする装置。 ９、上記第８項に於いて、インピーダンス制御信号に応
   答して前記第１制御手段及び第２制御手段の入力インピ
   ーダンスを選択的に変化させるバッファ手段を有するこ
   とを特徴とする装置。 １０、予定されている２進論理レベルに関連してテスト
   信号の２進論理レベルを決定するデジタル比較器に於い
   て、前記比較器が第１差動増幅器及び第２差動増幅器を
   有しており、前記増幅器の各々は反転入力端子と非反転
   入力端子と第１差動出力端子と第２差動出力端子とを具
   備し−ており、前記テスト信号は前記第１差動増幅器の
   反転入力端子と前記第２差動増幅器の非反転入力端子と
   に供給され、各々が異なった２進論理レベルに関連して
   いる第１スレツシユホールドレベル信号及び第２スレツ
   シユホールドレベル信号が夫々第１差動増幅器の非反転
   入力端子と第２差動増幅器の反転入力端子とに供給され
   、前記第１差動増幅器及び第２差動増幅器の第１出力端
   子が接続されて第１共通出力端子を形成すると共に前記
   第１差動増幅器と第２差動増幅器の第２出力端子が接続
   されて第２共通出力端子を形成しており、且つ前記比較
   器が前記予定されている２進論理レベルに関連している
   制御信号に応答して前記第１差動増幅器及び第２差動増
   幅器の動作を制御する手段を有しており、ある１つの予
   定されている２進論理レベルに対しては前記差動増幅器
   の一方が動作状態になると共に他方が非動作状態となり
   、且つ別の予定されている２進論理レベルに対しては前
   記差動増幅器の前記他方のものが動作状態になると共に
   前記差動増幅器の前記一方のものが非動作状態となり、
   前記差動増幅器の前記共通出力端子間に於ける差動出力
   信号が前記テスト信号が前記予定されている２進論理レ
   ベルとしての資格を有するものであるか否かを表わすこ
   とを特徴とするデジタル比較器。 １１、上記第１０項に於いて、前記差動増幅器の各々が
   エミッタ回路を有しており、各差動増幅器は前記エミッ
   タ回路が開回路状態となることに応答して非動作状態と
   され且つ前記エミッタ回路が閉回路状態となることに応
   答して動作状態とされ、前記制御手段が前記制御信号に
   応答して前記差動増幅器の前記エミッタ回路を相互に排
   他的関係に於いて開閉動作する手段を有することを特徴
   とするデジタル比較器。 １２、複数個のデジタルテスト信号の各々がスレッシュ
   ホールドレベル信号及び予定されている信号に関連する
   複数個のデジタル比較器の１個によってモニタされると
   共にテストされることによって前記テスト信号がデジタ
   ル装置の所定のテストから得られることが予定されてい
   る論理レベルとしての資格を有するものであるか否かを
   決定するデジタルテスト方式に於いて、インピーダンス
   制御信号に応答してデジタル比較器の入力インピーダン
   スを異なった値の間を選択的に変化させる為に前記デジ
   タル比較器と回路接続されている選択的可変インピーダ
   ンス手段を有することを特徴とする方式。 １３、上記第１２項に於いて、前記デジタル比較器が高
   スレッシュホールド信号と低スレッシュホールド信号と
   テスト信号とを夫々受取る為に第１入力端子と第２入力
   端子と第３入力端子とを有しており、前記選択的可変イ
   ンピーダンス手段が前記高スレッシュホールド信号と低
   スレッシュホールド信号とテスト信号の夫々を前記比較
   器の前記第１入力端子と第２入力端子と第３入力端子と
   の夫々に印加する前にバッファ動作を行なう第１バツフ
   ア増幅回路と第２バツフア増幅回路と第３バッフ１増幅
   回路とを有しており、各バッファ増幅回路は前記インピ
   ーダンス制御信号に応答して第１人力インピーダンスレ
   ベルと著しく高い第２人力インピーダンスレベルとの間
   を制御することが可能であることを特徴とする方式。 １４、上記第１２項又は第１３項に於いて、デジタル装
   置に関し実行するテストに関連した制御信号に応答して
   複数個のデジタル比較器の各々を選択的に付勢すると共
   に脱勢する手段を有することを特徴とする方式。 １５、デジタル装置の所定の端子へ励起信号を印加する
   と共に前記デジタル装置の所定の端子に於けるテスト信
   号をモニタすると共にテストすることによってデジタル
   装置をテストするデジタルテスト方式に於いて、前記テ
   スト方式が複数個のデジタル比較器を有しており、前記
   比較器の各々はデジタル装置の１端子に接続可能であっ
   て前記端子上のテスト信号が予定されてる論理レベルと
   しての資格を有するものであるか否かを決定し、前記複
   数個のデジタル比較器の数が任意の時刻に於いてテスト
   されるテスト信号の数を超えており、デジタル装置に関
   して行なわれるテストに関連した制御信号に応答して前
   記複数個のデジタル比較器の各々を選択的に付勢すると
   共に脱勢する手段を有しており、テスト期間中に於いて
   前記複数個の比較器の内で少なくともデジタル装置の１
   端子上にテスト信号を受取るべく接続されている比較器
   が付勢状態とされ且つ前記複数個の比較器の他のものの
   少なくとも幾つかが脱勢状態とされることを特徴とする
   方式。