JPS5954977A - ソレノイド駆動回路のチエツク回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術与□野〕　　　　　′　　　　　　　　□
本発□明は、ソレノイド駆動回路の駆動素子の故１及び
ツレンイ□ドの１絡、断ｉをチェックするソレノイド駆
動回路のチェック回路に関す□る□もの□である。　　
　　　−： 、、　　　１　１　、　　　　　　　　　　　　　　　
　　　。

（：７：：ニニニミ２，７□ｒｇａｎｉ’Ｌ＊＊□例を
示す図、第３図はドし１ト・インバ〉ト□−：ブリ　′
ニアｐｔｖ駆動部０．概要を仝、″′！、図で金６・図
に３“て・。

１は駆動制御回路、２はフライバック電圧制御回路、３
はインバータ、Ｓｌな”ａし・＄ルはソレノイド、Ｔ７
−１ないしＴ・・、Ｑｌとらはトランジスタ％　Ｄ、な
いしＤｒＬはダイオード、Ｒ１ないし迅は抵抗、Ｓはバ
ネ、Ｍはマグネット（永久磁石）、Ａはナマ□チ□ユ□
ア、Ｐは印字ビシを示す。　　′□　：　′□第１図に
おいて、ツレ〉イドリいしＳ−は、例えばドツト・、イ
ンパクト・プリン）のヘッ□ド・マグネットで１７、ト
、ランてスタＴｒ１ないし’ｆｒｎによシ駆動される。

駆動制御回路１は、ドツト・インパクト・プリンタに用
いられる場合には、印字指令に基づいてトランジスタＴ
ｒ１ないしＴｒｎを選択的に制御して導通せしめ、ソレ
ノイドＳ１ないしＳｎを駆動する。ドツト・インパクト
−プリンタの駆動部は、第３図にその概要を示す如く、
通常、印字ビンを固着したアマチュアＡが磁気吸引力に
千つ下マグネットＭに吸着されている。このときバネＳ
は力を蓄えた状態におかれる。このような・　マ、グネ
＼ニジ）Ｍに対し、ソレノイドＳ、ないしＳｎは、アゲ
、ネッ）Ｍに、よ、る磁気吸引力を除去するのに用、い
られる。ソレノイドＳ１ない□しＳｎが励磁されると、
磁気吸引力が除去されるので、バネＳの力によってアマ
チュアＡが印字面側に移動し、印字ビンによる印字が行
われる。したがって、ソレノイドＳ１ないしＳｎの駆動
されるデユーティ比は小さく、そのデユーティ比で使用
される一合しかソレノイドの発熱等“保証−ｇｉｚ；・
多、（、Ｏ％ｊ％合・′Ｖ′イ１゛に連続的に通常する
と、発煙や神火等の竺興がある。この上うなとと力、Ｉ
起るのは、多くはソレノイド駆動素子であるトランジス
タＴｒｉないしＴｒｒＬが損壊した場合であシ、一点鎖
線内の回路がトランジスタＴτ１ないしＴｒｎの損壊を
検出するチェック回路である。チェック回路は、ソレノ
イドＳ、ないしＳｒＬに並列に夫々ダイオードＤ１ない
しＤｎを介して抵抗Ｒ１とＲ７が接続され、抵抗Ｒ１の
両端の電圧がトランジスタＱ１のベース拳エミッタ間に
印加される。

トランジスタＱ１のコレクタには抵抗Ｒ８と山が接続さ
れ、抵抗Ｒ４の両、端の電４．−４５．）ランクづ夕、
：Ｑ２のベース・エミッタ興に印加’！ｌ’　ｉる。そ
してトランク。

スタＱ２のコレ（りには、哲、惇拘を介して電ｍｖ晴供
給されると共に、インノ、二−タ３今接続声れる。

したがっ千チェック回路は、ソレノ（）’Ｓ、ないしＳ
ｎのうち少なくとも１つ解、電流、が蝉、Ｑ−ｔ７いる
と、トラン・？スタＱ１が導通し、トランジスＩｆ　Ｑ
＋の導導によってトランジスタＱ、も、導、通し、イン
バータ３の入力端子が論理「０」ンベルになるから、イ
ンバータ３か（出力される。チェック信、号Ｆ、Ｉ、Ｒ
は論理「１．」になる。このチェ、、ツ、り信号ＦＩＲ
は駆動制御回路１が動作していないときにサンプリング
すると、トランジスタＴ？−１ないし、　’ｆｒｎが巻
常通電しているときには論理「１」になる。ン、、う、
イ、バック電圧制御、回路２は、ン、し、ノイドＳＩな
いニジＳｎ、に生じるフライバック電圧を制、御し、応
答速度の改善を図るものである。　　　　　　　　、、
１：ソレノイドＳ１ないしＳｎを駆動するトランジスタ
Ｔｔ−１ないし’ｆｒｎとしてＮＰＮタイプのものを用
いた例を示したのが第１図であるが、第２図は、トラン
ジスタＴｒ１ないしＴｒｎとしてＰＮＰタイプのものを
用い駆動電源側に接続する例を示したものである。第２
図の駆動回路の構成によると、チェック回路は、第１図
に示したトランジスタＱ、と抵抗Ｒ８とＲ４が不要とな
シ、回路構成、が簡素化される。

チェ・ツク回、路、のチェック信号ＦＩＲは、第１図に
示した回路と同、様に１．、トランジスタＴｆｌな・い
ＬＴｒルのうち少くとも１個が導週体、態：に、あると
、論理「１」となるので、駆動制御回路１が動、作して
一々１い、どき吟こ、のチェック信号ＦＩＲをサンプリ
ン、グすることによって、トランジスタＴｒ１ないしＴ
ｒｎの異常通電の有無、をチェイタする。ことができる
。

、シ１か、シ、なから１．第１図及び第２図に示した従
、米のチ、、工、ツク回路では、ソレノイドＳＩないし
ｆ３ｎの・駆動索、子であるトランジスタＴγ１ないし
Ｔｒｎの異常通電、は・チェックできても、ソレノイド
Ｓ、ないしＳｒＬの断、線をチェックすることはできな
いのが欠□点で□ある。　　　　、、′ 〔発明の目的〕　　　　　　　　　　　　　：本発明は
、上記の欠点を除去するものであって、ソレノイドの駆
動素子のチェックと共にソレノイドのチェックも可能な
ツレソイ、ド駆動回路Ｑチェック回路を提供することを
目的とする。もΩマある。

〔発明の構成〕、。

そのために本発明のソレノイド駆動回路のチェック回路
は、複数組のソレノイドとソレノイド駆動素子との直列
回路、該直列回路に給電する駆動電源、及び上記ソレノ
イド駆動素子をスイッチング制御する駆動制御回路を備
えたソレノイド駆動回路において、上記複数組の直列回
路の夫々の直列接続点に抵抗の一端とダイオードの一端
が接続され、上記抵抗の他端がスイッチング素子の一端
に共通接続され、販スイッチング素子の他端が上記駆動
電源の端子のうち上記ソレノイド駆動素子の接続側の端
子に接続され、上記ダイオードの他端がチェック用抵抗
回路の一端に接続され、該チェック用抵抗回路の他端が
上記駆動電源の端子のうち上記ソレノイドの接続側の端
子に接続されるど、共に上記チェック用抵抗回路がレベ
ル、判定回路顛１接続されたチェック回路、全備え、上
記レベナ判定回路は、上記複数組の直列回路のり、ち少
なく、、、とも１組の直列回路のソレノイド駆動素子が
導通し且つ当該直列回路のソレノイドが短絡していない
とき、及び／又は上記スイッチン／素子が導通し且つ上
記複数組の直列回路のうち少なくとも１組の直列回路の
ソレノイドが断線しているときに所定レベルにおると判
定され、上記スイッチング素子が導通し且つ上記複数組
の直列回路の全てのソレノイドが断線していないと敬に
は所定レベルにないと判定される。ように判定レベルが
定められていることを特徴とするものである。

〔発明の実施例ゴ・ 以下、本発明の実施例を図面を参照しつつ説明する。　
　　・　　・　　　。

第・４図は本発明の１実施例を示す回路図、第５図は本
発明のチェック回路によるチェック、のフルゴリズ千を
示す図である。第４図において、第２図と同一の記号の
ものは第２図と同一９ものを不し、４はチェック制御回
路、５．は、比シ回路、、もはトランジスタ、Ｖｒは比
較基雫電、圧、Ｒα、工ないしＲαルは抵抗を示す◎ 本発明に適用されるチェック回路は、第４図に示すよう
に、ソレノイドＳ、ないしＳルトナれを駆動するトラン
ジスタＴｒ１ないし’ｆｒ町とや直列回路群の夫々の直
列接続点にダイオードＤ（、’４　イ５１）ル０一端及
び抵抗Ｒα１ないしＲｃＬｒＬの一端を接続し、ダイオ
ードＤ、ない、シＩ）ｎは、その他端を共通接続して抵
抗Ｒ３と馬を通してソレノイドＳａ９いし８ｙＱｌｌの
電源端子に接続すると共に１抵抗Ｒα１ないしＲｃＬｎ
は゛、その他端を共通接続してトランジスタＱ、を通し
てトランジスタＴｒ１ないしＴｒｎ側の電源端子に接続
する。そして、抵抗Ｒ６の両端の電圧が比較回路５にお
いて比較基準電圧■ｒと比較される。比較回路５の出力
がインバータ３に送られ、インバータ３の出力がチェッ
ク信号ＦＩＲとされる。比較回路５は、トランジスタＴ
ｒｉないしＴｒｎのうち少なくとも１個が導通状態で且
つ対応するソレノイドＳ工ないしＳｎに正常の駆動電流
に近い電流が流れている場合には出力が論理「Ｏ」にな
シ、トランクそりＴγ工ないしＴｒｎの全てが非導通状
態にある場合には出力が論理「１」になるようにスライ
ス秦レベルが定められるものである。　　　。

本発明は、第５図に示すようにテスト１なりしテスト３
を行うことによって、駆動素子の不良、′駆動素子のド
ライブ系の不良、ソレノイド、、の短絡及びソレノイド
の断線を検出するもの！する。以下、第４図及び第５図
を参照しつつ本発明：によるチェック、方式を説明する
。　　　　　　　　　。

テ、スト１では、駆動制御回路１がトランジスタＴτ１
ないしＴｒｎを駆動して！−１ない状態でチェック信号
ＦＩＲをザンプリングする。このとき、トランジスタも
も非、導通にされる。電源投入時のテスト１において、
チェック信号が論理「１」の場合社は、トランジスタＴ
ｒ１ないしＴｒｎの少なくとも１個が導通していること
を意味する。この場合には、導通しているトランジスタ
Ｔ？−１ないし’ｆｒＨトが不良であると判定される。

これを放置する。と、対応するソレノイドＳＩないしＳ
ｎが連続通電され、先に述べた上う□にソレノイドＳ、
ないし８Ｂの発煙や発火等の危映があるため、電源（”
Ｖ−１”）を切断す衣装置がとられる。電源投入時の号
メート１において、チェック信号が論理ｒＯＪの場合に
は、次にテ、１）２が行われる。

テスト２では、駆動制御回路１によしてトランジスタＴ
ｒｉガいしＴｒｎを１個ずつ順次駆動し、駆動中のチェ
ック信−ＩＦ　Ｉ　Ｒをサンブリジグする。

このテスト２において、チェック信号ＦＩＲが論理「１
」に潜らない場合には、駆動信号に対応するトランジス
タＴｒｉないし’ｆｒｔｉが導通しない即ちドライブ系
の不良か、或は対応するトランジスタＴｒｉないし’ｆ
ｒｎが導通しても抵抗馬の両端に電圧が生じない即ちソ
レノイドの短絡と判定される。

この場合には駆動不能アラ−人が出力される。テスト２
において、チェック信号ＦＩＲが全ト２ンジスタＴｌ＋
−１ないし’ｆｒｎについて論理「Ｏ」であった場合に
は、次にテスト３が行われる。　　□テスト３では、全
そのトランジスタＴ？−１ないしＴｒ’ｎが駆動されて
いない状態の下で、チェック制御回路３によってトラン
ジスタＱ、を導通させ、チェック信号ＦＩＲをサンプリ
ングするりこのテスト３において、チェック信号ＦＩＲ
が論理「０」であ石場合には駆動回路が正常であると判
定される。：駆動回路の正常が確認されると、その後は
テスト３を繰返し行い、或いはテスト２を行うてその後
の故障発生を監視する０テス）３において、チェック信
号ＦＩＲが論理「１」・である場合には再度テスト１が
行われる。ここヤ行われるテスト１において、チェック
信号ＦＩＲが論理「１」の場合には、先に述べたと同様
に、トシンジス：りＴｒｌｌないしＴｒｎの不良と判定
されて電源（Ｖ＋）切断の処置がとられるが、チェック
信号ＦＩＲが論理「０」の場合には、ソレノイ□ドＳ、
ないしＳｙｃの断線と判定され、駆動不能アラームを出
力する処置がとられる。即ち、ソレノイドＳ１ないし８
ｎが断線した場合には、テスト２において、トランジス
タＱ。

及び抵ｍｕα１ないしＲａｎを通し、′ｃソレノイドＳ
、ないしＳｎに流れる電流がその断線・したソレノイド
Ｓ１ないしＳ’ｎに対してのみ流れなくなり、その結果
対地するダイオードＤ１ないし加の７ノ一ド電位が上昇
し、比較回路内の出力を論理「Ｏ」、チェック信号ＦＩ
Ｒを論理「１」にする。しかし、テスト１では、トラン
ジスタＴ？−１ないしＴｒｎが年貢でない限ｐ１ソレノ
イドＳ、ないしＳ−の正常、異常に関係なくチェック信
号ＦＩＲが論理「・０」になる。

したがって、ソレノイドの断線は、テスト１とテスト３
の結果によって判定される。・ 〔発明の効果〕　　　　　　　　　　　　□以上の説明
から明らかなように、本発明によれば、従来のチェック
回路にトランジスタと抵抗による簡単な回路を追加する
尼けで、ソレノイド駆動回路の駆動素子の故障だけでな
く、ドライブ系やソレノイドの短絡、断線を本検出でき
、しかも、故障の内容を解□析できるので故障の内容毎
の対応処置をとることもできる。　、′

【図面の簡単な説明】

第１図及・び第２図はソレノイド駆動回路の従来例を示
す図、第３図はドツト−インパクト−プリンタの戯動部
の概要を示す図、第４図は本発明の１′実施椀を示す回
路−、第５図は本発明のチェック回路によるチェックの
アルゴリズムを示す図である。　　　　　　　　　　　
　　　。 １・・・戯動制御面路；２・・・フライバック電圧制御
回路、３・・・インバニタ、４・・・チェック制御回路
、５・・・在較回路、ＳＩないしＳｒＬ・・・ブレノイ
ド、Ｔｒｉないし’ｆｒれ、□Ｑ１、Ｑ、と４８・・・
トランジスタ％′ＤＩないしか・・・ダイオード、□Ｒ
Ｉ’＆いし迅及びＲα１ないしＲａＭ・□・・抵抗Ｎ　
ｖｒ・・・比較基□準電圧。 □−特許出願人　富士通株式会社 ′　　□代理人弁理士　京　谷　四　部　□□

Claims (1)

1. 【特許請求の範囲】 複数組のソレノイドとソレノイド１動°凛子との直列回
   路、該直列回路に給電す′名駆□動１源、及び上記ンレ
   ノイド駆・動索、子を）イ・ラテン・り制御する駆動制
   御回路を□備えたソレノイド駆動回路にお□いて、上記
   複数組の直列回路め夫□々の直ダ１接続′魚に抵抗の一
   端とダイオードの・一端が接・・続されＪ上記抵抗の・
   他・端がスイッチング素子め一端゛に１共通接□続され
   、□該スイッチング素手の他端が上：記“・駆動□゛電
   源端子のうち上記ソレノイド駆動素子１の接続側□の端
   子に接続され、・□上記ダイオードの他端□がチェ１ツ
   □り用抵抗回路の一端に接続□され□、該チェック用抵
   抗回路□の他・端が・□上記駆動電源の□端子の・うち
   上記ニジレノイドの接続側の端子に接続されると共に上
   記チェック用抵抗回路がレベル判定回路に接続され是チ
   ェック回蕗を備え、上記レベル判定回路は、輩Ｍｉ複薮
   −の直列回路□めうち歩ガく左も１組の直列回路めソレ
   ノイド駆動素子が導通し且つ当ｉ直５ｌｌＩ＠″路アレ
   レノイ□ト１が短絡己で１いなａと門、ｉｖ／又は上記
   尖６チレグ素子が導通しｉら上記積数　　　□組のｉ洞
   回蕗のうぢ少な七ども１組の直列回路のンレノンド痴ｉ
   融口ソいるとき□に所定□し豪ルにあると゛判□定去れ
   、上記スイッチング素子が導通し五つ上記複数組の直列
   □回路の全てのソレノイドが断線していｊいと１には所
   定レベ夏に永いと判定さ□五各よう’　Ｋｍ蛤□レベル
   カに定め□られてい：ることを特−：′と□する：ソレ
   ノ（）’Ｊ［動回路のチェック回路。 １１　　　１　−　　　　　　　　　　　　　　　　　
   １１１１　　１□　　　　　　１