JPS5952940A - 時分割多方向通信方式 - Google Patents
時分割多方向通信方式Info
- Publication number
- JPS5952940A JPS5952940A JP16338382A JP16338382A JPS5952940A JP S5952940 A JPS5952940 A JP S5952940A JP 16338382 A JP16338382 A JP 16338382A JP 16338382 A JP16338382 A JP 16338382A JP S5952940 A JPS5952940 A JP S5952940A
- Authority
- JP
- Japan
- Prior art keywords
- slave station
- phase
- station
- clock
- master station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、親局と散在する多数の子局との間における時
分割多方向通信方式に関し、特に親局において符号再生
を行う際の各子局信号におけるクロック位相の補償を行
う移相器を共通化した、時分割多方向通信方式に関する
ものである。
分割多方向通信方式に関し、特に親局において符号再生
を行う際の各子局信号におけるクロック位相の補償を行
う移相器を共通化した、時分割多方向通信方式に関する
ものである。
従来技術と問題点
散在する多数の子局とこれらに共通の親局とで形成され
る時分割多方向通信網においては、親局からは第１図に
おいて（ａ）に示すごとく、時間軸を上において多重化
されたＰＣＭ信号を多方向に向けて一斉に発射し、各子
局１．２．−．ｎにおいては、第１図（ｂ）、 （ｃ
）、 （ｄ）に示すごとく、親局から送信された１１
ＣＭ信号中の自局側当分■、■ｌ−１■を取り出して受
信する。ここでＦは親局の送信フレームを示し、Ｆｓｂ
ｌ 、 Ｆｓｂ２＋ −’−＋Ｆ ｓ ｂ ｎば各子局
の受信フレームを示している。逆に各子局からは、親局
に向けて信号を自局割当時間帯において送信するが、こ
の際各子局は遅延等化器等を用いて自局からの信号伝播
遅延時間について修正を加えて送信を行い、親局におい
て各子局からの信号が送信順に重複することなく到着す
るようにする。すなわち親局においては、各子局からの
受信信号が第１図（ａ）と同様に、重複することなく■
、■、−、０の順に整然と配列されなければならない。
る時分割多方向通信網においては、親局からは第１図に
おいて（ａ）に示すごとく、時間軸を上において多重化
されたＰＣＭ信号を多方向に向けて一斉に発射し、各子
局１．２．−．ｎにおいては、第１図（ｂ）、 （ｃ
）、 （ｄ）に示すごとく、親局から送信された１１
ＣＭ信号中の自局側当分■、■ｌ−１■を取り出して受
信する。ここでＦは親局の送信フレームを示し、Ｆｓｂ
ｌ 、 Ｆｓｂ２＋ −’−＋Ｆ ｓ ｂ ｎば各子局
の受信フレームを示している。逆に各子局からは、親局
に向けて信号を自局割当時間帯において送信するが、こ
の際各子局は遅延等化器等を用いて自局からの信号伝播
遅延時間について修正を加えて送信を行い、親局におい
て各子局からの信号が送信順に重複することなく到着す
るようにする。すなわち親局においては、各子局からの
受信信号が第１図（ａ）と同様に、重複することなく■
、■、−、０の順に整然と配列されなければならない。
第２図はこのような時分割多方向通信網における親局、
子局間の送受信信号のタイミングを説明している。同図
において（１）は親局送信信号を示し、各子局に対する
信号■、■、−・、■がフレームＦにおいて順次送信さ
れる。（２）はある子局例えば１における受信信号を示
し、親局送信から時間τａだけ遅れて受信される。（３
）は子局１の送信信号を示し、親局の信号受信後微小緩
衝時間Δａ遅れて送信が行われることを示している。
子局間の送受信信号のタイミングを説明している。同図
において（１）は親局送信信号を示し、各子局に対する
信号■、■、−・、■がフレームＦにおいて順次送信さ
れる。（２）はある子局例えば１における受信信号を示
し、親局送信から時間τａだけ遅れて受信される。（３
）は子局１の送信信号を示し、親局の信号受信後微小緩
衝時間Δａ遅れて送信が行われることを示している。
（４）は親局受信信号を示し、子局１の送信信号が時間
τ′ａだけ遅れて受信されることが示されている。ここ
で遅延時間τ′ａは通富、遅延時間τａに等しいものと
みなされる。他の子局２．−、 ｎも、それぞれ親局
との間に異なる伝播遅延時間を有するのに応して異なる
緩衝時間を設定されることによって、親局受信信号にお
いては第２図（４）に示すごとく、子局信号■、■、−
３■が重複することなく整然と配列される。このような
各子局における送信時間の設定は、親局から送られてく
るフレーム同ＪＩＪＪ信号を基準として計算することに
よって定められ、これを送受信におけるすべての時間の
基準としている。
τ′ａだけ遅れて受信されることが示されている。ここ
で遅延時間τ′ａは通富、遅延時間τａに等しいものと
みなされる。他の子局２．−、 ｎも、それぞれ親局
との間に異なる伝播遅延時間を有するのに応して異なる
緩衝時間を設定されることによって、親局受信信号にお
いては第２図（４）に示すごとく、子局信号■、■、−
３■が重複することなく整然と配列される。このような
各子局における送信時間の設定は、親局から送られてく
るフレーム同ＪＩＪＪ信号を基準として計算することに
よって定められ、これを送受信におけるすべての時間の
基準としている。
第３図は実際の時分割多方向通信網における各子局Ａ、
Ｂ、Ｃと親局Ｍ間の伝播遅延時間および緩ｉ圭ｊ時間を
説明している。ずなわら子局Ａは伝播遅延時間τａに対
応して緩衝時間Δａを有し、同様に子局１３．Ｃはそれ
ぞれ伝播遅延時間τｂ、τＣに対）Ｊｔ、して緩衝時間
Δｂ、ΔＣを有することが示されている。
Ｂ、Ｃと親局Ｍ間の伝播遅延時間および緩ｉ圭ｊ時間を
説明している。ずなわら子局Ａは伝播遅延時間τａに対
応して緩衝時間Δａを有し、同様に子局１３．Ｃはそれ
ぞれ伝播遅延時間τｂ、τＣに対）Ｊｔ、して緩衝時間
Δｂ、ΔＣを有することが示されている。
しかしながら、各子局における緩衝時間は、第２図（４
）に示すごとく各子局の信号が親局において重複しない
ように設定されることも重要であるが、それ以外に親局
での符号再生時、データの中央でサンプリングが行われ
るようにするためにその位相を制御される必要があり、
もしもこの場合の位相が正しくないと符号誤りを生じる
ことになる。
）に示すごとく各子局の信号が親局において重複しない
ように設定されることも重要であるが、それ以外に親局
での符号再生時、データの中央でサンプリングが行われ
るようにするためにその位相を制御される必要があり、
もしもこの場合の位相が正しくないと符号誤りを生じる
ことになる。
第４図は、親局における各子局へ、Ｂ、Ｃがらの受信信
号（ａ）、 （ｂ）、 （Ｃ１と親局クロック１ｏとの
位相関係を説明している。ずなわら、受信信号（ａ）に
対して親局クロック１ｏによって正しくサンプリングが
行われた後に到達した受信信号ｆｂｌのクロック位相が
少しずれていて２、親局のクロック１゜に対する最初の
クロック間ｉ者が１′であったとすると、親局のクロッ
ク１ｏによっては正しくサンプリングを行うことができ
ない。同様に受信信号（Ｃ１のクロック位相がずれてい
て、親局のクロック１゜に対する最初のクロック間隔が
１”であったとすると、やはり親局のクロックＩ。によ
っては正しくサンプリングが行われない。
号（ａ）、 （ｂ）、 （Ｃ１と親局クロック１ｏとの
位相関係を説明している。ずなわら、受信信号（ａ）に
対して親局クロック１ｏによって正しくサンプリングが
行われた後に到達した受信信号ｆｂｌのクロック位相が
少しずれていて２、親局のクロック１゜に対する最初の
クロック間ｉ者が１′であったとすると、親局のクロッ
ク１ｏによっては正しくサンプリングを行うことができ
ない。同様に受信信号（Ｃ１のクロック位相がずれてい
て、親局のクロック１゜に対する最初のクロック間隔が
１”であったとすると、やはり親局のクロックＩ。によ
っては正しくサンプリングが行われない。
このような各子局信号におけるクロック位相のずれは、
例えば初期設定値からの経年変化等によって生しるもの
であり、そのため各子局対応に微調用の移相器を具えて
調整を行うことが必要となる。
例えば初期設定値からの経年変化等によって生しるもの
であり、そのため各子局対応に微調用の移相器を具えて
調整を行うことが必要となる。
第５図は上述のごとき移相器を各子局に具える場合の構
成を示している。同図においてＰａ、Ｐｂ。
成を示している。同図においてＰａ、Ｐｂ。
Ｐｃばそれぞれ子局Ａ、Ｂ、Ｃに設けられた移相器であ
って、これら移相器を用いて各子局において送信信号の
クロック位相を調整することによって、親局におりる各
子局受信信号のクロック位相を正しく親局クロック位相
に一致させることができる。
って、これら移相器を用いて各子局において送信信号の
クロック位相を調整することによって、親局におりる各
子局受信信号のクロック位相を正しく親局クロック位相
に一致させることができる。
しかしながらこのように各子局に移相器を設げた場合は
、各子局において人手による移相器の調整が必要となる
が、この調整は親局で波形観測を行いながら各子局と電
話等の手段で杓ち合せを行いつつ実施する必要があり、
煩雑であるだけでなく、無人化された子局の場合はその
ための巡回保守が必要となって好ましくない。
、各子局において人手による移相器の調整が必要となる
が、この調整は親局で波形観測を行いながら各子局と電
話等の手段で杓ち合せを行いつつ実施する必要があり、
煩雑であるだけでなく、無人化された子局の場合はその
ための巡回保守が必要となって好ましくない。
第６図はこのような欠点を除去するため、親局において
各子局対応の移相器を集中的に設けた場合の構成を示し
ている。同図において１は復調器であって、中間周波（
ＩＦ’）信号を復調して復調信号を発生ずる。２は標本
化回路であって、復調信Ｊづをり１Ｊツクによってサン
プリングして、データを再生ずる。３はり１」ツク発振
器であって、送信クリックを発生ずる。４−ａ、 ４−
ｂ、 ４−ｃは各子局Δ。
各子局対応の移相器を集中的に設けた場合の構成を示し
ている。同図において１は復調器であって、中間周波（
ＩＦ’）信号を復調して復調信号を発生ずる。２は標本
化回路であって、復調信Ｊづをり１Ｊツクによってサン
プリングして、データを再生ずる。３はり１」ツク発振
器であって、送信クリックを発生ずる。４−ａ、 ４−
ｂ、 ４−ｃは各子局Δ。
Ｂ、Ｃに対応して設りられた移相器であって、移相器４
−ａ、４−ｂ、４−ｃの調整によって、各子局Ａ、
１３゜Ｃからの受信信号におけるクロックの位相ずれに
応じて、自局のサンプリング用クロック信号位相を調整
することができる。５ばスイッチ（ＳＷ）であって、バ
ースト信号に応じて各移相器の出力を切り替えて標本化
回路２に供給する。これによって第４図において説明し
たような、各子局からの受信信号におけるりｌコック位
相のずれに基づり１；α害を除去して符号再生を行・う
ことができる。
−ａ、４−ｂ、４−ｃの調整によって、各子局Ａ、
１３゜Ｃからの受信信号におけるクロックの位相ずれに
応じて、自局のサンプリング用クロック信号位相を調整
することができる。５ばスイッチ（ＳＷ）であって、バ
ースト信号に応じて各移相器の出力を切り替えて標本化
回路２に供給する。これによって第４図において説明し
たような、各子局からの受信信号におけるりｌコック位
相のずれに基づり１；α害を除去して符号再生を行・う
ことができる。
しかしながら第６図に示された方式によった場合におい
ても、親局において子局の数だりの移相器を用意しなけ
ればならないため、子局の数が非電に多くなった場合は
、例えば移相器を設置するためのスペース等において問
題を生しる。
ても、親局において子局の数だりの移相器を用意しなけ
ればならないため、子局の数が非電に多くなった場合は
、例えば移相器を設置するためのスペース等において問
題を生しる。
発明のｌ」的
本発明は、ごのようなｔ；（＝ ；Ｉ＜技術の間、ｌ、
１７点を１な？！決しようとするものであって、そθ几
１的もよ、？ＪＬ局と多数の子局とで多方向ｊ１１信網
を形成し、２３１局は各子局間（〕の信号を時分側方ｊ
（で各方向に向り−で一斉に送信し、各子局ば親局のク
ロックに同期して自局割当時間帯に親局に四〇で送信を
行う時分割多方向通信網において、親局における符号再
生の際、各子局からの受信信号におりるクロックの位相
ずれを除去するために親局に設りられる、り１コック信
３位相調整用移用器を共通化することができる方式を提
供することにある。
１７点を１な？！決しようとするものであって、そθ几
１的もよ、？ＪＬ局と多数の子局とで多方向ｊ１１信網
を形成し、２３１局は各子局間（〕の信号を時分側方ｊ
（で各方向に向り−で一斉に送信し、各子局ば親局のク
ロックに同期して自局割当時間帯に親局に四〇で送信を
行う時分割多方向通信網において、親局における符号再
生の際、各子局からの受信信号におりるクロックの位相
ずれを除去するために親局に設りられる、り１コック信
３位相調整用移用器を共通化することができる方式を提
供することにある。
発明の実施例
第７図は本発明の方式の一実施例の構成を示している。
同図において、第６図におけると同し部分は同じ番号で
示されており、４ば共通に設けられた移相器、６はメモ
リ、７はデ・ｆジタルアナログ（Ｄ／八）変換器である
。
示されており、４ば共通に設けられた移相器、６はメモ
リ、７はデ・ｆジタルアナログ（Ｄ／八）変換器である
。
第７図において、移相器４は外部から与えられる制御信
号によってその移相量を制御されるものである。メモリ
６は例えば読出し専用メモリ （ＲＯＭ）からなり、各
子局対応に移相器４に与えるべき制御信号の値をディジ
タル的に予め記憶していて、バースト信号に応じて各子
局ごとの値を読出して出力する。Ｄ／Ａ変換器７はメモ
リ６のディジクル出力をアナログ信号に変換して、制御
信号として移相器４に与える。このように各子局ごとの
バースト位置をアドレスとしてメモリ６の記憶値を読出
して移相器４を制御してその移相量を変化させることに
よって、各子局ごとに最適のクロック位相によって受信
信号の符号再生を行うことができる。
号によってその移相量を制御されるものである。メモリ
６は例えば読出し専用メモリ （ＲＯＭ）からなり、各
子局対応に移相器４に与えるべき制御信号の値をディジ
タル的に予め記憶していて、バースト信号に応じて各子
局ごとの値を読出して出力する。Ｄ／Ａ変換器７はメモ
リ６のディジクル出力をアナログ信号に変換して、制御
信号として移相器４に与える。このように各子局ごとの
バースト位置をアドレスとしてメモリ６の記憶値を読出
して移相器４を制御してその移相量を変化させることに
よって、各子局ごとに最適のクロック位相によって受信
信号の符号再生を行うことができる。
第８図は第７図に示された移相器４の具体的構成例を示
している。第７図におけるＤ／Δ変換器７からの制御電
圧は可変容量ダイオードＤを経て接地間に加えられて、
その大きさに応して可変容量ダイオードＤの容量を変化
させる。これによって抵抗Ｒ１とコンデンザＣＩ、可変
容量ダイオードＤ。
している。第７図におけるＤ／Δ変換器７からの制御電
圧は可変容量ダイオードＤを経て接地間に加えられて、
その大きさに応して可変容量ダイオードＤの容量を変化
させる。これによって抵抗Ｒ１とコンデンザＣＩ、可変
容量ダイオードＤ。
コンデンサＣ２からなる移相回路の移相量が変化し、従
って第７図におけるクロック発振器３がらの入力クロッ
クを移相した出力クロックがｉＭられる。
って第７図におけるクロック発振器３がらの入力クロッ
クを移相した出力クロックがｉＭられる。
第９図は本発明の方式の他の実施（ＰＵの構成を示して
いる。同図において第６図におけると同じ部分は同じ番
号で示されており、８はクロック発振器、９は分周器、
１０ばシフトレジスタ、１１はセレクタである。
いる。同図において第６図におけると同じ部分は同じ番
号で示されており、８はクロック発振器、９は分周器、
１０ばシフトレジスタ、１１はセレクタである。
第９図において、クロック発振器８は送信クロック周波
数のｎ倍の周波数のクロックを発生し、分周器９はこの
クロックをｎ分周することによって、所要の送信クロッ
クを発止する。分周器９の出力はシフ１ヘレジスタ１０
を経て標本化回路２に供給されるが、この際シフトレジ
スタ１ｏはセレクタ１１からの制御信号に応じてそのシ
フｌ−ｉを変化する。一方、セレクタ１１はバースト信
号に応じて各子局ごとにシフトレジスタ１０におけるシ
フト量を指定する制御信号を発生ずる。従ってシフトレ
ジスタ１０の出力クロックは各子局ごとにその位相を制
御される。第９図の回路によれば、すべてディジタル的
に位相制御を行なって、各子局ごとに最適のクロック位
相によって受信信号の符号再生を行うことができる。
数のｎ倍の周波数のクロックを発生し、分周器９はこの
クロックをｎ分周することによって、所要の送信クロッ
クを発止する。分周器９の出力はシフ１ヘレジスタ１０
を経て標本化回路２に供給されるが、この際シフトレジ
スタ１ｏはセレクタ１１からの制御信号に応じてそのシ
フｌ−ｉを変化する。一方、セレクタ１１はバースト信
号に応じて各子局ごとにシフトレジスタ１０におけるシ
フト量を指定する制御信号を発生ずる。従ってシフトレ
ジスタ１０の出力クロックは各子局ごとにその位相を制
御される。第９図の回路によれば、すべてディジタル的
に位相制御を行なって、各子局ごとに最適のクロック位
相によって受信信号の符号再生を行うことができる。
第１０図は第９図の回路における各部信号を示したもの
であって、クロック発振器８の出力であるクロック、分
周器９の出力である１／ｎクロツク、およびシフトレジ
スタ１０の出力である標本化回路入力クロックとの関係
が示されている。
であって、クロック発振器８の出力であるクロック、分
周器９の出力である１／ｎクロツク、およびシフトレジ
スタ１０の出力である標本化回路入力クロックとの関係
が示されている。
発明の詳細
な説明したように本発明の時分割多方向通信方式によれ
ば、時分割多方向通信網の親局において、子局からの受
信信号の符号再生における最適クロック位相をディジタ
ル値によって各子局ごとに蓄積素子に記憶し、Ｍ積素子
から各子局ごとに読出されたディジタル値をアナログ量
に変換して得られた出力に応じて移相器を制御して各子
局からの受信信号の符号再生を行うクロックの位相を変
化させるようにしたので、各子局からの受信信号におけ
るクロックの位相ずれを除去するために親局に設ける移
相器を各子局に共通に使用することができ、従って特に
子局の数が多い場合スペース的に有利なだけでなく、経
済的にも効果的である。
ば、時分割多方向通信網の親局において、子局からの受
信信号の符号再生における最適クロック位相をディジタ
ル値によって各子局ごとに蓄積素子に記憶し、Ｍ積素子
から各子局ごとに読出されたディジタル値をアナログ量
に変換して得られた出力に応じて移相器を制御して各子
局からの受信信号の符号再生を行うクロックの位相を変
化させるようにしたので、各子局からの受信信号におけ
るクロックの位相ずれを除去するために親局に設ける移
相器を各子局に共通に使用することができ、従って特に
子局の数が多い場合スペース的に有利なだけでなく、経
済的にも効果的である。
第１図は時分割多方向通信網における通信方法を説明す
る図、第２図は時分割多方向通信網における親局、子局
間の送受信信号のタイミングを説明する図、第３図は時
分割多方向通信網における各子局と親局間の伝播遅延時
間と緩衝時間を説明する図、第４図は親局における各子
局受信信号と親局クロックとの位相関係を説明する図、
第５図は移相器を各子局に具える場合の構成を示す図、
第６図は親局に各子局対応の移相器を集中的に設ける場
合の構成を示す図、第７図は本発明の時分割多方向通信
方式の一実施例の構成を示す図、第８図は第７図の構成
における移相器の具体的構成例を示す図、第９図は本発
明の時分割多方向通信方式の他の実施例の構成を示す図
、第１０図は第９図の構成における各部信号を示す図で
ある。 １−復調器、２−標本化回路、３−クロック発振器、４
−ａ、４−ｂ、４−ｃ−移相器、５−スイッチ（ＳＷ）
、６−メモリ、７−ゾイジタルアプーログ（Ｄ／八）変
換器、８−クロック発振器、９−分周器、１０〜シフト
レジスタ、１１− セレクタ 特許出願人 冨士通株式会社 代理人 弁理士 玉蟲久五部 （外３名）第１図 （ａ） 第２図 ；７８； 一１ １ １ 。 ’＋０２０３ 。 第３図 ａ 第４図 第５図 第６図 第７図 クロ ・／スタ コノク 第８図 第９図 第１０図
る図、第２図は時分割多方向通信網における親局、子局
間の送受信信号のタイミングを説明する図、第３図は時
分割多方向通信網における各子局と親局間の伝播遅延時
間と緩衝時間を説明する図、第４図は親局における各子
局受信信号と親局クロックとの位相関係を説明する図、
第５図は移相器を各子局に具える場合の構成を示す図、
第６図は親局に各子局対応の移相器を集中的に設ける場
合の構成を示す図、第７図は本発明の時分割多方向通信
方式の一実施例の構成を示す図、第８図は第７図の構成
における移相器の具体的構成例を示す図、第９図は本発
明の時分割多方向通信方式の他の実施例の構成を示す図
、第１０図は第９図の構成における各部信号を示す図で
ある。 １−復調器、２−標本化回路、３−クロック発振器、４
−ａ、４−ｂ、４−ｃ−移相器、５−スイッチ（ＳＷ）
、６−メモリ、７−ゾイジタルアプーログ（Ｄ／八）変
換器、８−クロック発振器、９−分周器、１０〜シフト
レジスタ、１１− セレクタ 特許出願人 冨士通株式会社 代理人 弁理士 玉蟲久五部 （外３名）第１図 （ａ） 第２図 ；７８； 一１ １ １ 。 ’＋０２０３ 。 第３図 ａ 第４図 第５図 第６図 第７図 クロ ・／スタ コノク 第８図 第９図 第１０図
Claims (1)
- 親局と多数の子局とによって多方向通信網を形成し、親
局は各子局向けの信号を時分割形式で一斉に送信し各子
局は親局のクロックに同期して自局割当時間帯に親局に
向けて送信を行う時分割多方向通信網の親局において、
子局からの受信信号の符号再生における親局クロック位
相の最適移相量をディジタル値によって各子局ごとに記
憶する蓄積素子と、該蓄積素子がら各子局ごとに読出さ
れたディジタル値をアナログ量に変換して出力するディ
ジタルアナログ変換器と、該ディジタルアナログ変換器
の出力に応じて親局における符号再生用クロックの位相
を変化させる移相器とを具え、該移相器の出力クロック
によって親局における各子局からの受信信号の符号再生
を行うことを特徴とする時分割多方向通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16338382A JPS5952940A (ja) | 1982-09-20 | 1982-09-20 | 時分割多方向通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16338382A JPS5952940A (ja) | 1982-09-20 | 1982-09-20 | 時分割多方向通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5952940A true JPS5952940A (ja) | 1984-03-27 |
Family
ID=15772839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16338382A Pending JPS5952940A (ja) | 1982-09-20 | 1982-09-20 | 時分割多方向通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952940A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61120538A (ja) * | 1984-11-15 | 1986-06-07 | Nec Corp | 多方向多重通信装置 |
| US6335676B1 (en) | 1997-05-12 | 2002-01-01 | Nec Corporation | Radio selective call receiver |
-
1982
- 1982-09-20 JP JP16338382A patent/JPS5952940A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61120538A (ja) * | 1984-11-15 | 1986-06-07 | Nec Corp | 多方向多重通信装置 |
| US6335676B1 (en) | 1997-05-12 | 2002-01-01 | Nec Corporation | Radio selective call receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0049952B1 (en) | Synchronizing circuit | |
| CZ256393A3 (en) | Process for synchronization of clock sample signal with received data signal, and apparatus for making the same | |
| JPS61120538A (ja) | 多方向多重通信装置 | |
| JPS5952940A (ja) | 時分割多方向通信方式 | |
| US4622665A (en) | Synchronizing system | |
| US6084868A (en) | Base station having transmitter power adjustment system | |
| JPH0789669B2 (ja) | サンプリング信号位相補正装置 | |
| US5936969A (en) | Method for compensating for propagation time delays in an annular communication network | |
| JPH0250631A (ja) | パルス波形整形器および整形方法 | |
| KR100564068B1 (ko) | 전송 방법과 그 방법을 이용하는 통신 시스템 | |
| JPH0381340B2 (ja) | ||
| JPH0213982B2 (ja) | ||
| JP3259025B2 (ja) | 無線通信装置 | |
| JP2618961B2 (ja) | Ａｅｓ信号切換え回路 | |
| JPS639695B2 (ja) | ||
| US3459893A (en) | Multiple trunk digital switching synchronization | |
| SU1485420A1 (ru) | Приемопередатчик дуплексной системы связи | |
| SU826983A3 (ru) | СПОСОБ ПЕРЕДАЧИ КОМАНДНЫХ СООБЩЕНИЯ" И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ | |
| JPS634376B2 (ja) | ||
| JP3354617B2 (ja) | デジタル構内交換機 | |
| JP2000224152A (ja) | 基準信号分配システム | |
| SU1672575A2 (ru) | Устройство дл разделени направлений передачи в дуплексных системах св зи | |
| JPH0630480B2 (ja) | 速度変換回路 | |
| JPH0744522B2 (ja) | 位相同期回路 | |
| SU1279076A1 (ru) | Система передачи информации по электрическим сет м |