JP2000224152A - 基準信号分配システム - Google Patents

基準信号分配システム

Info

Publication number
JP2000224152A
JP2000224152A JP11026942A JP2694299A JP2000224152A JP 2000224152 A JP2000224152 A JP 2000224152A JP 11026942 A JP11026942 A JP 11026942A JP 2694299 A JP2694299 A JP 2694299A JP 2000224152 A JP2000224152 A JP 2000224152A
Authority
JP
Japan
Prior art keywords
signal
phase
clock
information
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11026942A
Other languages
English (en)
Other versions
JP3479607B2 (ja
Inventor
Masami Kihara
雅巳 木原
Kenji Kudome
賢治 久留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP02694299A priority Critical patent/JP3479607B2/ja
Publication of JP2000224152A publication Critical patent/JP2000224152A/ja
Application granted granted Critical
Publication of JP3479607B2 publication Critical patent/JP3479607B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 本発明はディジタル通信網の周波数及び位相
を共に管理する必要がある場合に設備のコストを従来に
比べて低減可能な基準信号分配システムを提供すること
を目的とする。 【解決手段】 クロック信号,位相信号,位相情報を含
む信号51,65を他の装置23との間で送受信する情
報送信回路22及び情報受信回路11を設け、受信した
信号のクロック信号に基づいてクロック同期回路17で
基準クロック信号60を再生し、再生した信号から位相
信号発生部18で位相信号61を生成し、位相差測定部
20で位相誤差を測定し、基準クロック信号60と位相
信号61と位相誤差の情報とを情報送信回路22を介し
て他の装置23に送出する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ディジタル通信網
の中で、基準周波数(クロック)や基準位相などの基準
信号を扱う伝送端局装置や交換装置に適用可能な基準信
号分配システムに関する。
【0002】
【従来の技術】たとえば、ITU−T(国際電気通信連
合電気通信標準化部門)が作成した国際標準の高速中継
速度体系であるSDH(同期ディジタルハイアラーキ)
に準拠した装置においては、STM−1(155.52Mビッ
ト/秒),STM−4(622.08Mビット/秒),STM
−16(2.488Gビット/秒)などの様々な速度の信号
を扱う必要がある。
【0003】また、伝送する信号の同期のために基準と
なるクロック信号が用いられるが、このクロック信号を
送信側と受信側とで同期させる必要がある。従って、通
信網に含まれる各々の装置にクロック信号の情報が分配
される。従来より、ディジタル通信網で用いられる基準
周波数(クロック信号)分配網においては、周波数成分
のみを伝送し、位相に関しては管理していない。しか
し、例えば局内のクロック供給装置から供給されるクロ
ックを切り替えると最大で125μs程度の位相跳躍が
発生するので、位相同期がずれることになる。
【0004】そこで、基準位相の情報を必要とする場合
には、従来より、標準電波などを利用した別システムか
らの信号を特定の装置で受信して基準位相を決定し、当
該装置から他の装置に基準位相の情報を再分配してい
る。
【0005】従来の基準信号分配システムにおいては、
1つの装置(たとえば交換装置のクロック回路)が図1
0のように構成される。以下、図10を参照して説明す
る。他の装置から情報受信回路に入力される信号には、
基準クロック信号が含まれている。複数の情報受信回路
のそれぞれにおいて、基準クロック信号が抽出される。
抽出された複数の基準クロック信号は、クロック選択回
路(1)で選択され、ここで選択された基準クロック信
号がクロック送信回路を介して基準クロック発生装置に
入力される。
【0006】基準クロック発生装置は、クロック送信回
路から入力される基準クロック信号に基づいて新たな複
数の基準クロック信号を生成する。基準クロック発生装
置から出力される複数の基準クロック信号はクロック受
信回路を介してクロック選択回路(2)に入力される。
クロック選択回路(2)は、入力される複数の基準クロ
ック信号のうちいずれか1つを選択する。選択された基
準クロック信号がクロック同期回路に入力される。クロ
ック同期回路は、基準クロック信号のジッタなどの雑音
を除去し、基準クロック信号を再生する。再生された基
準クロック信号は、情報送信回路を介して他の装置に送
出される。
【0007】
【発明が解決しようとする課題】従来のディジタル通信
網においては、伝送する信号の基準周波数と基準位相と
を別々のシステムで管理している。しかし、一般に基準
周波数と基準位相とでは周波数精度が一致していないた
め、基準周波数を利用するシステムと基準位相から得ら
れる周波数を利用するシステムとの間で周波数差が発生
する欠点がある。また、一般に基準位相の維持管理にも
周波数の維持管理が必要であるため、二重の設備が必要
になる。
【0008】本発明は、ディジタル通信網の周波数及び
位相を共に管理する必要がある場合に、設備のコストを
従来に比べて低減可能な基準信号分配システムを提供す
ることを目的とする。
【0009】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明では、基準周波数の維持管理部分を基準周
波数と基準位相とで共用する。従って、従来利用されて
いる基準周波数維持管理部分に最小限の回路を付加する
だけで基準位相が管理され、基準信号分配システムとし
てシステム構成の簡素化及びコストの低減が実現され
る。
【0010】すなわち、請求項1の基準信号分配システ
ムは、周波数の基準となる第1の基準クロック信号,位
相の基準となる第1の基準位相信号及び該第1の基準位
相信号に関する情報を含む信号を特定の装置から他の装
置に対して送出する情報送信回路と、他の装置から前記
特定の装置に入力される第2の基準クロック信号,第2
の基準位相信号及び該第2の基準位相信号に関する情報
を含む信号を受信する情報受信回路と、前記情報受信回
路が受信した信号から抽出された第2の基準クロック信
号を基準クロック発生装置に送信するクロック送信回路
と、前記クロック送信回路が出力する第2の基準クロッ
ク信号に応じて前記基準クロック発生装置が出力する第
3の基準クロック信号を受信するクロック受信回路と、
前記情報受信回路が受信した信号から抽出された第2の
基準クロック信号及び前記クロック受信回路が受信した
第3の基準クロック信号の中から一部の信号を選択する
クロック選択回路と、前記クロック選択回路で選択され
た信号に同期して第4の基準クロック信号を再生するク
ロック同期回路と、前記クロック同期回路が再生した第
4の基準クロック信号に基づいて第3の基準位相信号を
発生する位相信号発生部と、前記位相信号発生部から出
力される第3の基準位相信号と前記情報受信回路が受信
した信号から抽出された第2の基準位相信号との位相差
を測定する位相差測定部と、前記位相差測定部が出力す
る位相差の情報と前記情報受信回路が受信した信号から
抽出された第2の基準位相信号に関する位相情報とに基
づいて、真の基準位相と前記位相信号発生部から出力さ
れる基準位相信号との位相誤差の情報を求め、求めた位
相誤差を含む情報を前記情報送信回路に出力する制御部
と、前記位相信号発生部が出力する基準位相信号を他の
装置に送出する位相情報インタフェースとを設けるとと
もに、前記第4の基準クロック信号及び前記第3の基準
位相信号を前記情報送信回路に与えることを特徴とす
る。
【0011】本発明においては、周波数の基準となる基
準クロック信号,位相の基準となる基準位相信号及び該
基準位相信号に関する情報を含む信号が、前記情報送信
回路及び情報受信回路を介して特定の装置と他の装置と
の間で送信及び受信される。クロック送信回路は、前記
情報受信回路が受信した信号から抽出された第2の基準
クロック信号を基準クロック発生装置に送信する。基準
クロック発生装置は、前記クロック送信回路が出力する
第2の基準クロック信号に応じた第3の基準クロック信
号を出力する。この第3の基準クロック信号は、クロッ
ク受信回路によって受信される。
【0012】クロック選択回路は、前記情報受信回路が
受信した信号から抽出された第2の基準クロック信号及
び前記クロック受信回路が受信した第3の基準クロック
信号の中から一部の信号を選択する。クロック同期回路
は、前記クロック選択回路で選択された信号に同期して
第4の基準クロック信号を再生する。位相信号発生部
は、前記クロック同期回路が再生した第4の基準クロッ
ク信号に基づいて第3の基準位相信号を発生する。位相
差測定部は、前記位相信号発生部から出力される第3の
基準位相信号と前記情報受信回路が受信した信号から抽
出された第2の基準位相信号との位相差を測定する制御
部は、前記位相差測定部が出力する位相差の情報と前記
情報受信回路が受信した信号から抽出された第2の基準
位相信号に関する位相情報とに基づいて、真の基準位相
と前記位相信号発生部から出力される基準位相信号との
位相誤差の情報を求め、求めた位相誤差を含む情報を前
記情報送信回路に出力する。
【0013】位相情報インタフェースは、前記位相信号
発生部が出力する基準位相信号を他の装置に送出する。
また、前記第4の基準クロック信号及び前記第3の基準
位相信号が前記情報送信回路に印加される。
【0014】このような構成により、伝送される信号の
基準周波数及び基準位相を1つのシステムで一括して管
理できる。このため、周波数を管理するシステムと位相
を管理するシステムとを独立して設ける場合と比べて設
備の構成が単純化され、設備コストも低減される。請求
項2は、請求項1の基準信号分配システムにおいて、前
記制御部が、少なくとも検出された位相誤差を含む情報
を該制御部と他の装置とが共有するネットワークを介し
て転送することを特徴とする。
【0015】この発明においては、他の装置は、位相情
報インタフェースから入力される基準位相信号だけでな
く、それの位相誤差を示す情報をネットワークを介して
入力することができる。このため、特定の装置から他の
装置に出力される基準位相信号に比較的大きな位相誤差
が含まれている場合であっても、他の装置は、ネットワ
ークを介して入力される位相誤差の情報に基づいて、基
準位相信号の位相誤差を補正することができる。
【0016】請求項3は、請求項1の基準信号分配シス
テムにおいて、前記クロック同期回路に前記第4の基準
クロック信号の位相を修正する手段を設け、前記位相差
測定部で測定された位相差に応じた信号を前記クロック
同期回路の位相制御入力に帰還して前記第3の基準位相
信号の位相を制御し、前記第3の基準位相信号に含まれ
る残留位相誤差の情報を前記制御部と他の装置とが共有
するネットワークを介して転送することを特徴とする。
【0017】この発明においては、前記位相差測定部で
測定された位相差に応じて前記クロック同期回路を制御
するので、前記クロック同期回路から出力される信号の
位相を制御することができる。つまり、前記第3の基準
位相信号に含まれる位相誤差を補正することができる。
但し、前記クロック同期回路における制御の限界によ
り、補正された第3の基準位相信号にも残留位相誤差が
含まれている。そこで、この残留位相誤差の情報につい
ては、前記制御部と他の装置とが共有するネットワーク
を介して他の装置に転送する。他の装置は、入力される
残留位相誤差の情報に基づいてより正確な基準位相信号
を再生できる。
【0018】請求項4は、請求項1の基準信号分配シス
テムにおいて、前記位相信号発生部に前記第3の基準位
相信号の位相を修正する手段を設け、前記位相差測定部
で測定された位相差に応じた信号を前記位相信号発生部
の位相制御入力に帰還して前記第3の基準位相信号の位
相を制御し、前記第3の基準位相信号に含まれる残留位
相誤差の情報を前記制御部と他の装置とが共有するネッ
トワークを介して転送することを特徴とする。
【0019】この発明においては、前記位相差測定部で
測定された位相差に応じて前記位相信号発生部を制御す
るので、該位相信号発生部から出力される第3の基準位
相信号の位相誤差を低減するように補正できる。但し、
前記位相信号発生部における制御の限界により、補正さ
れた第3の基準位相信号にも残留位相誤差が含まれてい
る。そこで、この残留位相誤差の情報については、前記
制御部と他の装置とが共有するネットワークを介して他
の装置に転送する。他の装置は、入力される残留位相誤
差の情報に基づいてより正確な基準位相信号を再生でき
る。
【0020】請求項5は、請求項1の基準信号分配シス
テムにおいて、前記クロック同期回路及び前記位相信号
発生部のそれぞれに前記第3の基準位相信号の位相を修
正する手段を設け、前記位相差測定部で測定された位相
差に応じた信号を前記クロック同期回路の位相制御入力
及び前記位相信号発生部の位相制御入力に帰還して前記
第3の基準位相信号の位相を制御し、前記第3の基準位
相信号に含まれる残留位相誤差の情報を前記制御部と他
の装置とが共有するネットワークを介して転送すること
を特徴とする。
【0021】この発明においては、前記位相差測定部で
測定された位相差に応じて、前記クロック同期回路及び
位相信号発生部を制御するので、位相信号発生部から出
力される第3の基準位相信号の位相誤差を低減するよう
に補正できる。但し、前記クロック同期回路及び位相信
号発生部における制御の限界により、補正された第3の
基準位相信号にも残留位相誤差が含まれている。そこ
で、この残留位相誤差の情報については、前記制御部と
他の装置とが共有するネットワークを介して他の装置に
転送する。他の装置は、入力される残留位相誤差の情報
に基づいてより正確な基準位相信号を再生できる。
【0022】請求項6は、請求項1の基準信号分配シス
テムにおいて、前記位相情報インタフェースと他の装置
との間の通信路での信号の往復伝送遅延時間を測定する
手段を設け、前記往復伝送遅延時間に応じた位相情報を
前記制御部と他の装置とが共有するネットワークを介し
て転送することを特徴とする。伝送路における信号の遅
延により、特定の装置から送出され他の装置に届く基準
位相信号は、前記特定の装置から送出された基準位相信
号に対して位相差を生じる。特定の装置から他の装置に
対して信号を送信し、信号を送信された他の装置が受信
した信号を前記特定の装置に対して直ちに返送するよう
に制御する場合、前記特定の装置において信号の往復伝
送遅延時間を測定することができる。この往復伝送遅延
時間から、前記位相差を求めることができる。
【0023】請求項6においては、前記往復伝送遅延時
間に応じた位相情報を前記制御部と他の装置とが共有す
るネットワークを介して転送するので、他の装置におい
ては、位相ずれを生じた基準位相信号をそれ自身で補正
することができる。請求項7は、請求項1の基準信号分
配システムにおいて、前記第3の基準クロック信号を入
力して分周する第1の分周器と、前記第1の分周器の出
力に接続された位相比較器と、前記位相比較器の出力に
接続された加算器と、前記加算器の出力に接続されたフ
ィルタと、前記フィルタの出力に接続された周波数可変
発振器と、前記周波数可変発振器が出力する信号を分周
した結果を前記位相比較器に入力する第2の分周器とで
構成される位相同期発振器を前記クロック同期回路に設
け、前記位相差測定部が測定した位相差に応じた信号を
前記加算器の入力に制御信号として印加することを特徴
とする。
【0024】請求項7においては、前記周波数可変発振
器が出力する信号を第4の基準クロック信号として出力
できる。前記加算器に入力する制御信号によって、前記
第3の基準クロック信号と第4の基準クロック信号との
位相差を調整できる。前記位相差測定部が測定した位相
差に応じて前記位相差を制御することにより、第4の基
準クロック信号の位相誤差を補正できる。
【0025】請求項8は、請求項1の基準信号分配シス
テムにおいて、分周のスタート位相を制御する機能を有
する分周器及び遅延時間を制御する機能を有する位相遅
延発生器の少なくとも一方を前記位相信号発生部に設
け、該位相信号発生部に入力する制御信号によって、位
相信号発生部が出力する第3の基準位相信号の位相を制
御することを特徴とする。
【0026】分周のスタート位相を制御する機能を有す
る分周器を用いることにより、それが出力する信号の位
相を制御できる。また、遅延時間を制御する機能を有す
る位相遅延発生器を用いた場合も、それが出力する信号
の位相を制御できる。請求項9は、請求項1の基準信号
分配システムにおいて、前記第3の基準クロック信号を
入力して分周する第1の分周器と、前記第1の分周器の
出力に接続された位相比較器と、前記位相比較器の出力
に接続された加算器と、前記加算器の出力に接続された
フィルタと、前記フィルタの出力に接続された周波数可
変発振器と、前記周波数可変発振器が出力する信号を分
周した結果を前記位相比較器に入力する第2の分周器と
で構成される位相同期発振器を前記クロック同期回路に
設け、前記位相差測定部が測定した位相差に応じた信号
を前記加算器の入力に制御信号として印加するととも
に、分周のスタート位相を制御する機能を有する分周器
及び遅延時間を制御する機能を有する位相遅延発生器の
少なくとも一方を前記位相信号発生部に設けて、前記位
相差測定部が測定した位相差に応じた信号を前記位相信
号発生部に位相制御信号として入力することを特徴とす
る。
【0027】請求項9においては、前記クロック同期回
路及び位相信号発生部がそれぞれ信号の位相を制御する
機能を有している。また、前記位相差測定部が測定した
位相差に応じた信号を前記クロック同期回路及び位相信
号発生部に位相制御信号として入力するので、位相信号
発生部が出力する第3の基準位相信号の位相誤差を低減
できる。
【0028】請求項10は、請求項1の基準信号分配シ
ステムにおいて、少なくとも前記情報送信回路,情報受
信回路,クロック送信回路,クロック受信回路,クロッ
ク選択回路及びクロック同期回路を備える信号分配ユニ
ットを複数設けて、前記信号分配ユニットの少なくとも
1つから他の信号分配ユニットのクロック選択回路に対
して、前記情報受信回路の受信した信号、並びにクロッ
ク受信回路の受信した第3の基準クロック信号を送出す
るように構成し、前記信号分配ユニットの各々のクロッ
ク選択回路が、信号分配ユニット内部で得られた信号と
他の信号分配ユニットから到来した信号との中から一部
の信号を選択することを特徴とする。
【0029】請求項10においては、それぞれが受信し
た信号を複数の信号分配ユニットの間で共通に利用でき
るため、各々の信号分配ユニットにおいて選択する信号
の自由度が高まる。
【0030】
【発明の実施の形態】(第1の実施の形態)本発明の基
準信号分配システムの1つの実施の形態について、図1
を参照して説明する。この形態は請求項1に対応する。
【0031】図1は、この形態の基準信号分配システム
の構成を示すブロック図である。図1に示す基準信号分
配システムは、ディジタル通信網に用いられる伝送端局
装置や交換装置に周波数及び位相の基準になる信号を分
配する。この形態では、請求項1の情報送信回路,情報
受信回路,クロック送信回路,クロック受信回路,クロ
ック選択回路,クロック同期回路,位相信号発生部,位
相差測定部,制御部及び位相情報インタフェースは、そ
れぞれ情報送信回路22,情報受信回路11,クロック
送信回路13,クロック受信回路15,クロック選択回
路16,クロック同期回路17,位相信号発生部18,
位相差測定部20,制御部21及び位相情報インタフェ
ース19に対応する。
【0032】図1に示す基準信号分配システムは、情報
受信回路11,クロック選択回路12,クロック送信回
路13,クロック受信回路15,クロック選択回路1
6,クロック同期回路17,位相信号発生部18,位相
情報インタフェース19,位相差測定部20,制御部2
1及び情報送信回路22で構成されている。情報送信回
路22は、他の装置に対して送信信号65を送出する。
また、他の装置からの受信信号51は、情報受信回路1
1で受信される。受信信号51及び送信信号65のそれ
ぞれには、信号伝送に利用される周波数の基準となる基
準クロック信号,位相の基準となる基準位相信号,該基
準位相信号の誤差情報などを含む基準位相情報及びその
他一般の情報が含まれている。
【0033】図1においては、3つの他の装置との間で
独立した3系統の受信信号51及び送信信号65を伝送
する場合を想定している。情報受信回路11が受信した
受信信号51のうち、基準クロック信号は基準クロック
信号52としてクロック選択回路12及びクロック選択
回路16に印加される。また、受信信号51のうち基準
位相信号は基準位相信号53として位相差測定部20に
印加される。更に、受信信号51のうち基準位相情報は
基準位相情報54として制御部21に印加される。
【0034】クロック選択回路12は、複数系統の基準
クロック信号52のうち一部分を選択する。選択された
基準クロック信号52が基準クロック信号55としてク
ロック送信回路13に入力される。クロック送信回路1
3は入力された基準クロック信号55を基準クロック信
号56として基準クロック発生装置14に印加する。基
準クロック発生装置14は、入力される基準クロック信
号56に応じた基準クロック信号57を発生する。この
基準クロック信号57はクロック受信回路15で受信さ
れる。クロック受信回路15は、受信した基準クロック
信号57を基準クロック信号58としてクロック選択回
路16に印加する。
【0035】クロック選択回路16は、情報受信回路1
1から入力される複数系統の基準クロック信号52とク
ロック受信回路15から入力される基準クロック信号5
8のうちいずれか1つを選択する。選択した信号が、基
準クロック信号59としてクロック選択回路16から出
力される。クロック同期回路17は、それに入力される
基準クロック信号59に同期して、基準クロック信号6
0を再生する。クロック同期回路17は、基準クロック
信号59に含まれるジッタなどの雑音を除去するために
備わっている。クロック同期回路17が再生した基準ク
ロック信号60が、情報送信回路22及び位相信号発生
部18にそれぞれ印加される。
【0036】位相信号発生部18には分周器が内蔵され
ている。位相信号発生部18は、入力される基準クロッ
ク信号60を分周することにより、基準位相信号61を
生成する。位相信号発生部18が生成した基準位相信号
61は、位相情報インタフェース19,位相差測定部2
0及び情報送信回路22のそれぞれの入力に印加され
る。
【0037】位相情報インタフェース19は、入力され
る基準位相信号61を基準位相信号62として他の装置
23に出力する。位相差測定部20は、位相信号発生部
18から出力される基準位相信号61の位相を基準とし
て、情報受信回路11から出力される基準位相信号53
の各々の位相を測定する。この測定により得られる位相
差、すなわち基準位相信号53に含まれる位相誤差の情
報が基準位相情報63として位相差測定部20から出力
される。
【0038】制御部21は、位相差測定部20から出力
される基準位相情報63と情報受信回路11から出力さ
れる基準位相情報54とに基づいて、実際の位相誤差の
情報を含む基準位相情報64を情報送信回路22に印加
する。基準位相情報64としては、基準位相情報54,
63の両方を出力するか又は両方の和もしくは差分を出
力する。
【0039】情報送信回路22は、クロック同期回路1
7で再生された基準クロック信号60と、位相信号発生
部18で生成された基準位相信号61と、制御部21か
ら出力される基準位相情報64とを送信信号65に含め
て送出することができる。図1に示す基準信号分配シス
テムにおいては、基準信号の周波数(基準クロック信
号)と位相(基準位相信号及び基準位相情報)とを共通
の回路を利用して管理している。このため、比較的少な
い設備でシステムを構成できる。
【0040】(第2の実施の形態)本発明の基準信号分
配システムの1つの実施の形態について、図2を参照し
て説明する。この形態は請求項2に対応する。図2はこ
の形態の基準信号分配システムの構成を示すブロック図
である。この形態は第1の実施の形態の変形例であり、
図2において図1と同一の要素は同一の符号を付けて示
してある。同一の部分については、以下の説明を省略す
る。
【0041】この形態では、請求項2のネットワークは
ネットワーク66に対応する。図2の基準信号分配シス
テムにおいては、制御部21Bは、基準位相情報54,
63に応じた基準位相情報64を情報送信回路22に出
力するだけでなく、ネットワーク66を介して他の装置
23にも基準位相情報64を転送する。図2の例では、
他の装置23に入力される基準位相信号62の位相の補
正制御は行われないため、基準位相信号62には比較的
大きな位相誤差が含まれる可能性もある。しかし、他の
装置23においては、入力される基準位相信号62に位
相誤差が含まれている場合であっても、ネットワーク6
6から入力される基準位相情報64に含まれる位相誤差
情報に基づいて基準位相信号62の位相誤差を補正でき
る。
【0042】(第3の実施の形態)本発明の基準信号分
配システムの1つの実施の形態について、図3及び図5
〜図7を参照して説明する。この形態は、請求項3〜請
求項5及び請求項7〜請求項9に対応する。図3はこの
形態の基準信号分配システムの構成を示すブロック図で
ある。図5はクロック同期回路の構成を示すブロック図
である。図6は位相信号発生部の構成例(1)を示すブ
ロック図である。図7は位相信号発生部の構成例(2)
を示すブロック図である。
【0043】この形態は第2の実施の形態の変形例であ
る。図3において、図2と同一の要素は同一の符号を付
けて示してある。同一の部分については、以下の説明を
省略する。この形態では、請求項7及び請求項9の第1
の分周器,位相比較器,加算器,フィルタ,周波数可変
発振器及び第2の分周器は、それぞれ分周器31,位相
比較器32,加算器33,フィルタ34,電圧制御発振
器35及び分周器36に対応する。また、請求項8及び
請求項9の分周器及び位相遅延発生器は、それぞれスタ
ート位相制御機能のある分周器41及び位相遅延発生器
43に対応する。
【0044】図3に示すクロック同期回路17は、図5
のように構成されている。図5を参照すると、このクロ
ック同期回路17は分周器31,位相比較器32,加算
器33,フィルタ34,電圧制御発振器35及び分周器
36で構成されている。分周器31は、クロック同期回
路17に入力される基準クロック信号59を予め定めた
分周比で分周した信号を出力する。分周器31の出力す
る信号が位相比較器32の一方の入力in1に印加され
る。位相比較器32の他方の入力in2には、分周器3
6の出力する信号が印加される。位相比較器32は、2
つの入力in1,in2に印加される信号の間の位相差
に対応する信号を出力する。
【0045】加算器33は、位相比較器32が出力する
信号と図3に示す位相差測定部20Bから出力される位
相制御信号71とを加算した結果を出力する。なお、加
算器33については入力される信号に応じてディジタル
回路又はアナログ回路で構成されたものが用いられる。
【0046】加算器33が出力する信号は、フィルタ3
4を通って電圧制御発振器35の入力に印加される。電
圧制御発振器35は、入力される信号に応じた周波数で
発振する。電圧制御発振器35の出力する信号が基準ク
ロック信号60として出力される。また、電圧制御発振
器35の出力する信号は分周器36に入力される。分周
器36は、基準クロック信号60を予め定めた分周比で
分周した信号を出力する。この信号が位相比較器32の
入力in2に帰還される。
【0047】従って、このクロック同期回路17は位相
同期発振器として動作する。すなわち、入力される基準
クロック信号59と出力する基準クロック信号60との
間に、位相制御信号71に応じた位相差(オフセット)
を与えることができる。たとえば、位相比較器32が2
つの入力の差(in1−in2)を出力し、加算器33
が2つの入力を単純加算した結果を出力する場合に、位
相比較器32の入力in1の位相が0で、位相制御信号
71に「△t」の位相制御入力が印加される場合を想定
すると、位相比較器32の出力する信号の位相が「−△
t」の場合に加算器33の出力が0になり、このクロッ
ク同期回路17が同期状態になる。その状態では、基準
クロック信号60の位相が「△t」になるので、それと
基準クロック信号59との間に「△t」の位相差が発生
する。
【0048】図3に示す位相信号発生部18としては、
図6,図7のいずれの構成を採用することもできる。図
6においては、スタート位相制御機能のある分周器41
を用いて位相信号発生部18を構成してある。図3に示
す位相差測定部20Bが出力する位相制御信号72をス
タート位相制御機能のある分周器41に入力することに
より、位相信号発生部18が出力する基準位相信号61
の位相を調整できる。つまり、基準クロック信号60と
基準位相信号61との間の位相にオフセットを与えるこ
とができる。
【0049】図7においては、分周器42とその出力に
接続された位相遅延発生器43とで位相信号発生部18
を構成してある。位相遅延発生器43は、位相制御信号
72に応じて内部の信号遅延時間を制御できる。つま
り、位相遅延発生器43の入力と出力との間に位相制御
信号72に応じた位相差を与えることができる。図3の
位相差測定部20Bは、位相信号発生部18から出力さ
れる基準位相信号61の位相を基準として、情報受信回
路11から出力される基準位相信号53の各々の位相を
測定する。この測定により得られる位相差、すなわち基
準位相信号53に含まれる位相誤差の情報が基準位相情
報63として位相差測定部20から出力される。
【0050】位相差測定部20Bが出力する位相制御信
号71,72も、測定により得られた位相誤差に対応す
る信号である。また、位相制御信号71については、情
報の精度がクロック同期回路17の位相制御分解能と同
等になるように、情報の丸め処理を施してある。同様
に、位相制御信号72については、情報の精度が位相信
号発生部18の位相制御分解能と同等になるように、情
報の丸め処理を施してある。
【0051】つまり、位相差測定部20Bが検出した位
相誤差に応じて、その位相誤差を0にするようにクロッ
ク同期回路17及び位相信号発生部18が基準位相信号
61の位相を制御するので、基準位相信号61に含まれ
る位相誤差が大幅に低減される。なお、図3の例ではク
ロック同期回路17及び位相信号発生部18の双方にお
いて位相誤差を補正するように制御しているが、クロッ
ク同期回路17及び位相信号発生部18のいずれか一方
について位相制御を行うだけでも基準位相信号61に含
まれる位相誤差は大幅に低減される。
【0052】ただし、このような位相制御を行う場合で
あっても、制御の限界により基準位相信号61には残留
位相誤差が含まれる。この残留位相誤差は、位相差測定
部20Bで測定され、基準位相情報63として制御部2
1Cに印加される。制御部21Cは、入力される基準位
相情報63をネットワーク66を介して他の装置23に
転送する。
【0053】他の装置23においては、残留位相誤差を
含む基準位相信号62を受信するが、ネットワーク66
を介して入力される基準位相情報63に基づいて、それ
自身で基準位相信号62の残留位相誤差を補正できる。 (第4の実施の形態)本発明の基準信号分配システムの
1つの実施の形態について、図4を参照して説明する。
この形態は請求項6に対応する。
【0054】図4はこの形態の基準信号分配システムの
構成を示すブロック図である。この形態は第3の実施の
形態の変形例である。図4において、図3と同一の要素
は同一の符号を付けて示してある。同一の部分について
は、以下の説明を省略する。図4の基準信号分配システ
ムにおいては、位相情報インタフェース19と他の装置
23との間の伝送路における信号の伝送遅延時間が測定
される。すなわち、位相情報インタフェース19に入力
される基準位相信号61は往路62aを通って他の装置
23に伝送される。この信号は他の装置23の受信端で
折り返され、復路62bを通って位相情報インタフェー
ス19に到達する。
【0055】位相情報インタフェース19が基準位相信
号61を送出してからそれが戻ってくるまでの時間が、
往路62a及び復路62bにおける信号の往復伝送遅延
時間である。この往復伝送遅延時間は、位相差測定部2
0Cがそれに入力される基準位相信号61と復路基準位
相信号75との時間差(位相差)を測定することで検出
される。
【0056】往路62aと復路62bとの伝送遅延時間
が等しいと仮定すれば、検出された往復伝送遅延時間の
半分の時間を、位相情報インタフェース19から他の装
置23までの往路62aの伝送遅延時間とみなすことが
できる。位相差測定部20Cは、上記のようにして測定
した時間差(位相差)の情報を基準位相情報63に含め
て制御部21Dに送出する。この基準位相情報63は、
制御部21Dの制御により、ネットワーク66を介して
他の装置23に転送される。
【0057】従って、他の装置23は往路62aを介し
て位相情報インタフェース19から入力された基準位相
信号61に含まれる伝送遅延誤差相当の位相誤差を、ネ
ットワーク66を介して制御部21Dから入力される基
準位相情報63によって補正することができる。 (第5の実施の形態)本発明の基準信号分配システムの
1つの実施の形態について、図8,図9を参照して説明
する。この形態は請求項10に対応する。
【0058】図8はこの形態の基準信号分配システムの
構成を示すブロック図である。図9は図8の信号分配ユ
ニットの構成を示すブロック図である。この形態は第1
の実施の形態の変形例である。図8及び図9において、
図1と同一の要素は同一の符号を付けて示してある。同
一の部分については、以下の説明を省略する。この形態
では、請求項10の信号分配ユニットは信号分配ユニッ
ト100A,100B,100Cに対応する。
【0059】図8に示すように、この形態の基準信号分
配システムは3つの信号分配ユニット100A,100
B,100Cを備えている。これらの信号分配ユニット
100A,100B,100Cは、いずれも図9に示す
ように構成されている。図9を参照すると、信号分配ユ
ニット100Aには情報受信回路11,クロック送信回
路13,クロック受信回路15,クロック選択回路1
6,クロック同期回路17,位相信号発生部18,位相
情報インタフェース19,位相差測定部20,制御部2
1及び情報送信回路22が備わっている。
【0060】この例では、図9に示すように情報受信回
路11に入力される受信信号51が1系統だけであり、
情報送信回路22から送出される送信信号65も1系統
だけになっている。
【0061】また、情報受信回路11が受信した受信信
号51に含まれる全ての信号が、受信信号91(B,
C)として信号分配ユニット100Aから出力される。
また、信号分配ユニット100Aの外部から入力される
基準クロック信号92(B,C)が、それぞれクロック
選択回路16に入力される。更に、クロック受信回路1
5が基準クロック発生装置14から受信した基準クロッ
ク信号57は、基準クロック信号93(B,C)として
信号分配ユニット100Aの外部に出力される。また、
信号分配ユニット100Aの外部から入力される基準ク
ロック信号94(B,C)がクロック選択回路16に入
力される。
【0062】信号分配ユニット100B,100Cにつ
いても図9と同様になっている。図8に示すように、信
号分配ユニット100Aが出力する受信信号91(B,
C)は、それぞれ信号分配ユニット100B,100C
に基準クロック信号92として入力される。また、信号
分配ユニット100Aに入力される基準クロック信号9
2(B,C)は、それぞれ信号分配ユニット100B,
100Cから出力される受信信号91である。
【0063】更に、信号分配ユニット100Aが出力す
る基準クロック信号93(B,C)は、それぞれ信号分
配ユニット100B,100Cに基準クロック信号94
として入力される。また、信号分配ユニット100Aに
入力される基準クロック信号94(B,C)は、それぞ
れ信号分配ユニット100B,100Cから出力される
基準クロック信号93である。
【0064】信号分配ユニット100A,100B,1
00Cの各々のクロック選択回路16は、それに入力さ
れる基準クロック信号52,基準クロック信号92,基
準クロック信号58及び基準クロック信号94のいずれ
か1つの信号を選択する。図8の基準信号分配システム
においては、複数の信号分配ユニット100A,100
B,100Cが互いに相手の信号を共有できる。
【0065】
【発明の効果】以上説明したように、この発明によれ
ば、基準周波数と基準位相とを一体として管理するた
め、基準周波数だけを管理する従来の基準信号分配シス
テムに比較的少ない設備を付加するだけで、基準周波数
と基準位相の両方の管理が可能になる。従って、基準信
号分配システムのシステム構成が簡素化され、コストの
低減も実現される。
【図面の簡単な説明】
【図1】第1の実施の形態の基準信号分配システムの構
成を示すブロック図である。
【図2】第2の実施の形態の基準信号分配システムの構
成を示すブロック図である。
【図3】第3の実施の形態の基準信号分配システムの構
成を示すブロック図である。
【図4】第4の実施の形態の基準信号分配システムの構
成を示すブロック図である。
【図5】クロック同期回路の構成を示すブロック図であ
る。
【図6】位相信号発生部の構成例(1)を示すブロック
図である。
【図7】位相信号発生部の構成例(2)を示すブロック
図である。
【図8】第5の実施の形態の基準信号分配システムの構
成を示すブロック図である。
【図9】図8の信号分配ユニットの構成を示すブロック
図である。
【図10】従来例の基準信号分配システムの構成を示す
ブロック図である。
【符号の説明】
11 情報受信回路 12 クロック選択回路 13 クロック送信回路 14 基準クロック発生装置 15 クロック受信回路 16 クロック選択回路 17 クロック同期回路 18 位相信号発生部 19 位相情報インタフェース 20 位相差測定部 21 制御部 22 情報送信回路 23 他の装置 31 分周器 32 位相比較器 33 加算器 34 フィルタ 35 電圧制御発振器 36 分周器 41 スタート位相制御機能のある分周器 42 分周器 43 位相遅延発生器 51 受信信号 52,55,56,57,58,59,60 基準クロ
ック信号 53,61,62 基準位相信号 54,63,64 基準位相情報 62a 往路 62b 復路 65 送信信号 66 ネットワーク 71,72 位相制御信号 75 復路基準位相信号 91 受信信号 92,93,94 基準クロック信号 100A,100B,100C 信号分配ユニット
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5K028 AA06 DD04 NN32 TT01 5K047 AA15 CC02 GG04 GG45 MM02 MM11 MM33 MM46 MM49 MM60 MM63

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 周波数の基準となる第1の基準クロック
    信号,位相の基準となる第1の基準位相信号及び該第1
    の基準位相信号に関する情報を含む信号を特定の装置か
    ら他の装置に対して送出する情報送信回路と、 他の装置から前記特定の装置に入力される第2の基準ク
    ロック信号,第2の基準位相信号及び該第2の基準位相
    信号に関する情報を含む信号を受信する情報受信回路
    と、 前記情報受信回路が受信した信号から抽出された第2の
    基準クロック信号を基準クロック発生装置に送信するク
    ロック送信回路と、 前記クロック送信回路が出力する第2の基準クロック信
    号に応じて前記基準クロック発生装置が出力する第3の
    基準クロック信号を受信するクロック受信回路と、 前記情報受信回路が受信した信号から抽出された第2の
    基準クロック信号及び前記クロック受信回路が受信した
    第3の基準クロック信号の中から一部の信号を選択する
    クロック選択回路と、 前記クロック選択回路で選択された信号に同期して第4
    の基準クロック信号を再生するクロック同期回路と、 前記クロック同期回路が再生した第4の基準クロック信
    号に基づいて第3の基準位相信号を発生する位相信号発
    生部と、 前記位相信号発生部から出力される第3の基準位相信号
    と前記情報受信回路が受信した信号から抽出された第2
    の基準位相信号との位相差を測定する位相差測定部と、 前記位相差測定部が出力する位相差の情報と前記情報受
    信回路が受信した信号から抽出された第2の基準位相信
    号に関する位相情報とに基づいて、真の基準位相と前記
    位相信号発生部から出力される基準位相信号との位相誤
    差の情報を求め、求めた位相誤差を含む情報を前記情報
    送信回路に出力する制御部と、 前記位相信号発生部が出力する基準位相信号を他の装置
    に送出する位相情報インタフェースとを設けるととも
    に、前記第4の基準クロック信号及び前記第3の基準位
    相信号を前記情報送信回路に与えることを特徴とする基
    準信号分配システム。
  2. 【請求項2】 請求項1の基準信号分配システムにおい
    て、前記制御部が、少なくとも検出された位相誤差を含
    む情報を該制御部と他の装置とが共有するネットワーク
    を介して転送することを特徴とする基準信号分配システ
    ム。
  3. 【請求項3】 請求項1の基準信号分配システムにおい
    て、前記クロック同期回路に前記第4の基準クロック信
    号の位相を修正する手段を設け、前記位相差測定部で測
    定された位相差に応じた信号を前記クロック同期回路の
    位相制御入力に帰還して前記第3の基準位相信号の位相
    を制御し、前記第3の基準位相信号に含まれる残留位相
    誤差の情報を前記制御部と他の装置とが共有するネット
    ワークを介して転送することを特徴とする基準信号分配
    システム。
  4. 【請求項4】 請求項1の基準信号分配システムにおい
    て、前記位相信号発生部に前記第3の基準位相信号の位
    相を修正する手段を設け、前記位相差測定部で測定され
    た位相差に応じた信号を前記位相信号発生部の位相制御
    入力に帰還して前記第3の基準位相信号の位相を制御
    し、前記第3の基準位相信号に含まれる残留位相誤差の
    情報を前記制御部と他の装置とが共有するネットワーク
    を介して転送することを特徴とする基準信号分配システ
    ム。
  5. 【請求項5】 請求項1の基準信号分配システムにおい
    て、前記クロック同期回路及び前記位相信号発生部のそ
    れぞれに前記第3の基準位相信号の位相を修正する手段
    を設け、前記位相差測定部で測定された位相差に応じた
    信号を前記クロック同期回路の位相制御入力及び前記位
    相信号発生部の位相制御入力に帰還して前記第3の基準
    位相信号の位相を制御し、前記第3の基準位相信号に含
    まれる残留位相誤差の情報を前記制御部と他の装置とが
    共有するネットワークを介して転送することを特徴とす
    る基準信号分配システム。
  6. 【請求項6】 請求項1の基準信号分配システムにおい
    て、前記位相情報インタフェースと他の装置との間の通
    信路での信号の往復伝送遅延時間を測定する手段を設
    け、前記往復伝送遅延時間に応じた位相情報を前記制御
    部と他の装置とが共有するネットワークを介して転送す
    ることを特徴とする基準信号分配システム。
  7. 【請求項7】 請求項1の基準信号分配システムにおい
    て、前記第3の基準クロック信号を入力して分周する第
    1の分周器と、前記第1の分周器の出力に接続された位
    相比較器と、前記位相比較器の出力に接続された加算器
    と、前記加算器の出力に接続されたフィルタと、前記フ
    ィルタの出力に接続された周波数可変発振器と、前記周
    波数可変発振器が出力する信号を分周した結果を前記位
    相比較器に入力する第2の分周器とで構成される位相同
    期発振器を前記クロック同期回路に設け、前記位相差測
    定部が測定した位相差に応じた信号を前記加算器の入力
    に制御信号として印加することを特徴とする基準信号分
    配システム。
  8. 【請求項8】 請求項1の基準信号分配システムにおい
    て、分周のスタート位相を制御する機能を有する分周器
    及び遅延時間を制御する機能を有する位相遅延発生器の
    少なくとも一方を前記位相信号発生部に設け、該位相信
    号発生部に入力する制御信号によって、位相信号発生部
    が出力する第3の基準位相信号の位相を制御することを
    特徴とする基準信号分配システム。
  9. 【請求項9】 請求項1の基準信号分配システムにおい
    て、前記第3の基準クロック信号を入力して分周する第
    1の分周器と、前記第1の分周器の出力に接続された位
    相比較器と、前記位相比較器の出力に接続された加算器
    と、前記加算器の出力に接続されたフィルタと、前記フ
    ィルタの出力に接続された周波数可変発振器と、前記周
    波数可変発振器が出力する信号を分周した結果を前記位
    相比較器に入力する第2の分周器とで構成される位相同
    期発振器を前記クロック同期回路に設け、前記位相差測
    定部が測定した位相差に応じた信号を前記加算器の入力
    に制御信号として印加するとともに、分周のスタート位
    相を制御する機能を有する分周器及び遅延時間を制御す
    る機能を有する位相遅延発生器の少なくとも一方を前記
    位相信号発生部に設けて、前記位相差測定部が測定した
    位相差に応じた信号を前記位相信号発生部に位相制御信
    号として入力することを特徴とする基準信号分配システ
    ム。
  10. 【請求項10】 請求項1の基準信号分配システムにお
    いて、少なくとも前記情報送信回路,情報受信回路,ク
    ロック送信回路,クロック受信回路,クロック選択回路
    及びクロック同期回路を備える信号分配ユニットを複数
    設けて、前記信号分配ユニットの少なくとも1つから他
    の信号分配ユニットのクロック選択回路に対して、前記
    情報受信回路の受信した信号、並びにクロック受信回路
    の受信した第3の基準クロック信号を送出するように構
    成し、前記信号分配ユニットの各々のクロック選択回路
    が、信号分配ユニット内部で得られた信号と他の信号分
    配ユニットから到来した信号との中から一部の信号を選
    択することを特徴とする基準信号分配システム。
JP02694299A 1999-02-04 1999-02-04 基準信号分配システム Expired - Fee Related JP3479607B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02694299A JP3479607B2 (ja) 1999-02-04 1999-02-04 基準信号分配システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02694299A JP3479607B2 (ja) 1999-02-04 1999-02-04 基準信号分配システム

Publications (2)

Publication Number Publication Date
JP2000224152A true JP2000224152A (ja) 2000-08-11
JP3479607B2 JP3479607B2 (ja) 2003-12-15

Family

ID=12207218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02694299A Expired - Fee Related JP3479607B2 (ja) 1999-02-04 1999-02-04 基準信号分配システム

Country Status (1)

Country Link
JP (1) JP3479607B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040835A1 (ja) * 2002-11-01 2004-05-13 Fujitsu Limited データ処理回路
JP2006005615A (ja) * 2004-06-17 2006-01-05 Eiden Kk 単一周波数網地上ディジタル放送システム、単一周波数網の同期方式、及び送信装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040835A1 (ja) * 2002-11-01 2004-05-13 Fujitsu Limited データ処理回路
US7856074B2 (en) 2002-11-01 2010-12-21 Fujitsu Limited Signal processing system
JP2006005615A (ja) * 2004-06-17 2006-01-05 Eiden Kk 単一周波数網地上ディジタル放送システム、単一周波数網の同期方式、及び送信装置

Also Published As

Publication number Publication date
JP3479607B2 (ja) 2003-12-15

Similar Documents

Publication Publication Date Title
EP3291467B1 (en) Time synchronization system
US8014423B2 (en) Reference time distribution over a network
EP0245765A2 (en) Data transfer control system
US6816818B2 (en) Method, clock generator module and receiver module for synchronizing a receiver module
US20110051754A1 (en) Measurement and adjustment of real-time values according to residence time in networking equipment without access to real time
US20110090925A1 (en) Method for synchronization in networks
US6839858B1 (en) System for clock synchronization
JP3479607B2 (ja) 基準信号分配システム
US7599460B2 (en) Transmitting apparatus
US20020080825A1 (en) Method and compensation module for the phase compensation of clock signals
JPH09261210A (ja) 同期伝送システムの同期クロック分配方式
US5475719A (en) Method and device for accurate phase switching of similar pulse trains having different phase positions
JP3538374B2 (ja) 時刻供給システム及び時刻供給装置
JP3253514B2 (ja) Pll回路におけるクロック生成回路
JPH03195144A (ja) リング型ローカルエリアネットワークのクロック同期装置
US6937682B2 (en) Clock-pulse supply unit
JPH0454745A (ja) 時刻同期方式
WO2020075235A1 (ja) クロック生成装置およびクロック生成方法
JPH0783360B2 (ja) 同期方式
JP2009200872A (ja) 冗長構成システムにおける基準信号同期制御方法
JP2003174632A (ja) 相互同期型映像伝送装置
JPH0537501A (ja) 受信信号同期回路
JPS59110238A (ja) 時分割多方向多重通信装置
JPH03222544A (ja) 位相同期装置およびシステム
JP2002033721A (ja) 従属同期方法およびディジタル回線終端装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees