JPS5950658A

JPS5950658A - 電源回路

Info

Publication number: JPS5950658A
Application number: JP15966782A
Authority: JP
Inventors: Seiichi Yamano; 誠一山野; Haruo Ogiwara; 荻原　春生
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1982-09-16
Filing date: 1982-09-16
Publication date: 1984-03-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、加入者宅内に設置され、局からの遠方給電に
よりて動作し、かつ呼毎に起動解放されるような電源回
路に関する。

第１図は、この種の電源回路を有するデジタル加入者伝
送系の一例を示すブロック図である。すなわち、局内に
設置されたデジタル回線終端装置１と、加入者宅内に設
置されたデジタル回線終端装置２とが平衡形ケーブル（
加入者線）３によって接続されている。平衡形ケーブル
３ば、多数の心線接続部４を有するが、心線接続部４は
、一般に手ひねシによって心線接続されていて、振動等
によって時々断を発生することがある。局側のパルス伝
送回路５と宅内側のパルス伝送回路６とは、それぞれト
ランス１２．直流阻止用のコンデンサ１３を介して平衡
形ケーブル３に接続され、相互にパルス信号の送受信を
行なう。そして、宅内側のパルス伝送回路６の動作用電
力は１局側の給電用電源９から、着信起動回路７．電力
分離フィルタ１１．平衡形ケーブル３．１１力分離フィ
ルタ１１゜発信起動回路８全通して受電用電源１０に供
給される。受電用電源１０は、Ｄｏ−ＤＣ変換器あるい
はツェナーダイオード等で構成され１局側からの直流給
電を受けて所要の電圧に変換してパルス伝送回路６に供
給する。そして、上記給電は、着信起動回路７１発信起
動回路８が、着信または発信を検出したときのみなされ
る。すなわち、受電は用寛源１ｏ／Ｐ毎に起動／停止する動作を行なう。

第２図は、上述の直流給電系をモデル化した図である。

す斤わち、給電用電源９を電圧源１４で。

着信起動回路７をスイッチ１５で、平衡形ケーブル３の
直流抵抗を抵抗１６．１８で、心線接続部４をスイッチ
１７で１発信起動回路８をスイッチ１９で、受電用電源
ｌＯをＤＣ−ＤＯ変換器で、パルス伝送回路６を負荷抵
抗３５でモデル化している。受電用電源ｌＯは、入力部
に入力コンデンサ２２を有し、入力コンデンサ２２０両
極は制御部２０を通してｎ：１の変圧器の１次側に接続
され、該変圧器の２次側は整流用ダイオード２１を通し
て出力コンデンサ２３に接続されている。上記抵抗１６
，１８．３５の抵抗値をそれぞれｒｌｅｒ２　、　Ｒと
し、入力コンデンサ２２．出力コンデンサ２３の容量値
をそれぞれＯｌ　ｅ　０２とする。

着信起動時には、スイッチ１９がオン状態であシ、スイ
ッチ１５がオンすることにより、発信起動時にはスイッ
チ１５がオン状態でスイッチ１９がオンすることによシ
受電用電源１０が呼毎に起動される。心線接続部のスイ
ッチ１７は、通常はオン状態である。

受電用電源ＩＯの入力側から見た等価入力静電容量は、
Ｏ１＋０□／ｎ’であ夛、等価入力抵抗はｎ’Ｒである
。従って、起動時における受電用電源１’０の出力電圧
の立上シ時間は、上記等価入力容量および抵抗と平衡形
ケーブル３の抵抗値（ｒＩ＋ｒ２）とから定まる時定数
によって決定される。出力電圧が正常値の９７チに立ち
上がる迄の時間τｌは、近似的に、７１／　（−ｌｓ　Ｏ，０３）＝（０１＋０２／ｎ”）
（（ｎ’Ｒ）／（ｒ＋　＋ｒ２）　）・・・・・・（１
）で表わされる。−例として、ｎ−＝６（ｘ次側３０Ｖ
、２次側ｓ　Ｖ　）　、　ｒ１＋ｒ２＝　１１１００オ
ーム、Ｒ＝８３オーム（５Ｖ、３１１０ミリワツト）の
場合について、τ１を５０ミリセカンドとするためには
、０１＋ｃ２／３６≦１９（マイクロファラッド）・・
・・・・（２）とする必要がある。

一方、心線接続部４ば、酸化被膜が形成されていて、工
事等の振動により数ミリセカンド程度の瞬断（いわゆる
時々断である）を発生することがある。この瞬断によシ
受電用電源ＩＯの出力電圧が低下する。瞬断時の出力電
圧の低下は、抵抗Ｒと受電用電源１００等価出力静電容
量ｎ’ｏ１　＋ａ２とから定まる時定数によって決定さ
れる。瞬断時の出力電圧の低下を低く抑えるためには、
Ｃ１，０２を大きくする必要がある。スイッチ１７の瞬
断時間（５） τ２により出力電圧が正常時の９７％値以下にならない
ためには、近似的に、Ｒ（ｎ”Ｏ１＋０２）≧ｒｚ　／（−ｌｓ　０．９７）
　　　　　、、、、、、（３）を満足する必要がある。

前述と同じ条件ｎ＝６゜几＝８３の場合に、）＝４ミリ
セカンドの瞬断に対して（３）式を満足するためには、
３６０１＋０２≧１５８３（マイクロファラッド）　　
　　　・・・・・・（４）を満足する必要がある。これ
は（２）式の条件と相反する要求であ夛、両者を同時に
満足させる回路は知られていない。

第３図は、受電用電源１０をツェナーダイオード２４に
よって構成した場合のモデル図である。

この場合受電用電源ｌＯの出力側に接続された出力コン
デンサ２３の容量値をＱとすると、（２）式に相当する
条件は、０３≦１９マイクロフアラツド、（４）式に相
当する条件はへ≧１５８３　マイクロファラッドとなる
。勿論両者を同時に満足させることは不可能である。

本発明の目的は、上述の事情に鑑み、起動時の立上シ時
間は短くシ、瞬断発生時の出力電圧保持（６）時間は長くすることができる電源回路を提供することに
ある。

本発明の電源回路は、電源の出力に並列接続された小容
量の第１のコンデンサと、電源の出力電圧を遅延させて
後記比２のコンデンサに充電させる遅延充電手段と、該
遅延充電手段の出力によって充電される大容量の第２の
コンデンサと、該第２のコンデンサの一方の電極と電源
回路の出力端子との間に接続された逆流用１Ｆ用のダイ
オードとを備えたことを特徴とする。

次に、本発明について、図面を参照して詳細に説明する
。

第４図は、本発明の第１の実施例を示す回路図である。

すなわち、受電用電源ｌＯは、出力端子Ａ、Ｂ間に小容
量の第１のコンデンサ２５を接続し、また、端子Ａ、Ｂ
間の出力電圧により、　ＰＮＰトランジスタ２７のエミ
ッタ・コレクタを介して大容量の第２のコンデンサ２６
に充電させる。

ＰＮＰ　）ランジスタ２７のエミッタは端子Ａに、コレ
クタは第２のコンデンサ２６の一方の電極に。

ペースは抵抗２８を通し−Ｃ端子Ｂに接続する。第２の
コンデンサ２６のもう一方の電極は端子Ｉ３に接続され
ている。しかし、第２のコンデンサ２６のＰＮＰ　トラ
ンジスタ２７のコレクタに接続された方の電極は、逆流
阻止用のダイオード２９を通して端子Ａに接続する。端
子Ａ、Ｂは、パルス伝送回路６の電源入力用の端子０．
Ｄに接続されている。第２のコンデンサ２６に充電され
る充電電流は、　ＰＮＰ　ｌ−ランジスタ２７のコレク
タ電流によって制限されるため、端子Ａ、Ｂの出力電圧
は遅延して第２のコンデンサ２６を充電する。抵抗％ば
、ＰＮＰトランジスタ２７のコレクタ電流を制限するた
めの抵抗である。本実施例では、ＰＮＰトランジスタ２
７と、抵抗２８で「電源回路の出方電圧を遅延させて第
２のコンデンサに充電させる遅延充電手段」を構成して
いる。また、Ａ、、Ｂ間の電圧が一定のときは、抵抗ｒ
３に流れるペース電流１．は一定となり、従ってコレク
タ電流も一定となる定電流回路となっている。

今、電源ＪＯの出力電圧をＥ　、　ＰＮＰ　トランジス
タ２７の電流増幅率をβ、エミッタペース間電電圧ｖ８
６．ペース電流を！６．エミッタ電流を１０とすると、１ｂ＝（Ｅ−ｖｏｂ）／ｒ３　　　　であ凱ｉｅ＝βｉ
ｂ−β（Ｅ−Ｖａｂ）／ｒ３　　となる。従って、Ａ、
Ｂ端子から見た場合、第２のコンデンサ２６は、Ｒ’＝
　Ｅ／　ｉ、キｒ３／β　の定抵抗に見える。一方負荷
側の端子Ｃ，Ｄに対しては、静電容量値Ｃ５のコンデン
サとして作用する。起動時には、第１のコンデンサ２５
の電圧が早く立上がるから、該電圧が負荷端子０．Ｄを
通１−でパルス伝送回路６に供給される。このとき端子
Ｃの電圧は、逆流閉止用のダイオード２９によって阻止
され第２のコンデンサ２６には流入しない。しかし、平
衡形ケーブルの瞬断により受電用電源１（）の出方電圧
が低下したときは、第２のコンデンサ２６に充電された
電圧はダイオード２９を通って端子Ｃからパルス伝送回
路６に供給される。従って、第２のコンデンサ２６の容
量値へを大きくすることによハ瞬断期間中にも負荷側に
電力を供給する（９）ことができる。また第１のコンデンサ２５の容量値Ｃ４
を小さく設定するととによシ、起動時の立上り時間を短
かくすることができる。

第５図は、第４図の受電用電源ＩＯをＴ’）Ｃ−ＤＣコ
ンバータとした場合の給電系のモデル図である。

Ｄｏ−ＤＣコンバータの構成は、第２図で示したものと
同じである。この場合、受電用電源ｌＯの等価入力静電
容量は、０１　＋０４　／ｎ２であり、等化入力抵抗は
ｓ　ＩＮ　（Ｒ＋　ｒ３　／β）となる。したがって、
０−Ｔ）間の電圧が正常時の９７チ値に立上るまでの時
間τｌば、 τ１　／（ｌｎ　Ｏ，０３）＝（ｃ、＋０４　／　１１
　）　（ｎ２（９／　Ｒ）／（ｒｌ＋ｒ２））　　　　
　　　・・・・・・（５）で表わされる。一方、スイッ
チ１７の瞬断時間τ２により出力電圧が正常値の９７％
以下に低下しないためには。

几（ｎ　”　Ｉ’４　＋　０４　＋　０５　）≧Ｔ２　
／　（−１％０．９７　）　　　　、、、　、、、　（
６）を満足するようにすればよい。今、τ、＝５０ミｌ
Ｊセカンド、τ２−４ミリセカンド、　ｒ１＋　ｒ２＝
　０１００オーム、１１．−８３０．ｒ３＝３５キロオ
ームとする（ｌｏ）と、式（５）からＣ１＋Ｏ，／３６：２０（マイクロファラッド）・・・
・・・（７）とすればよい。また、式（６）から。

３６　ａｍ＋　ｃ、＋へ≧１５８３　（マイクロファラ
ッド）・・・（８）とすればよい。すなわち、Ｑ　＋０
４　／　３６　＝　２０マイクロフアラツドとし、へ＝
８６３マイクロファラッドとすれば起動時の立上シ時間
τ１は５０ミリセカンドとなシ、４ミリセカンドの瞬断
に対して出力電圧を９７チに保持することができる。起
動時には、第２のコンデンサ２６に対しては、約Ｅ／４
３８アンペアの定電流充電がなされるから第２のコンデ
ンサ２６は、約３８０ミリセカンドで所定電圧まで充電
される。すなわち、第２のコンデンサ２６は、遅れて充
電される。しかし、パルス伝送回路が起動されて同期確
立し１通信が開始されるまでには約４００ミリセカンド
を要するから、第２のコンデンサ２６は、通信開始時ま
でには充電を完了している。従って、通信中の瞬断に対
しては、上述の出力電圧保持作用がある。

第６図は、上記第１の実施例の変形であシ、第４図のＰ
ＮＰ　トランジスタ２７に代えてＮＰＮ）ランジスタ３
０を端子Ｂ側に接続し、ダイオード２９を端子ＢとＮＰ
Ｎ　）ランジスタ３０のコレクタ間に接続した回路であ
る。第４図と同様な動作を行なう。

第７図は、第１の実施例（第４図）のＰＮＰトランジス
タ２７のエミッタ・ベース間にコンデンサ３１を接続し
た回路である。この場合はコンデンサ３１によシ、トラ
ンジスタ２７がソフトスタートされるから、第２のコン
デンサ２６の充電開始時間が第１のコンデンサ２５の充
電開始時間よシ遅れるため、第１のコンデンサ２５がよ
シ早く充電を完了する。すなわち起動立上シ時間がよシ
早くなる。その他は第４図で説明した動作と同一である
。

第８図は、本発明の第２の実施例を示す回路図である。

この場合は、ＰＮＰトランジスタ２７のベースを抵抗３
２とツェナーダイオード３３の直列接続回路を通して端
子Ｂに接続すること以外は第４図に示した第１の実施例
と同様である。この場合＆ｉ、Ｊｌのコンデンサ２５０
両端の電圧がツェナーダイオード３３のツェナー電圧以
上に充、電されるまで、トランジスタ２７が導通しない
。従って、第２のコンデンサ２６の充電開始が遅れ、第
１のコンデンサ２５がよシ早く充電完了される。

第２のコンデンサ２６の充電完了時間は、抵抗：３２の
抵抗値によって任意に設定することができる。

第９図は１本発明の第３の実施例を示す回路図であシ、
第４図におけるトランジスタ２７を抵抗３４で置き換え
た構成である。この場合、抵抗３４が遅延充電手段を構
成している。すなわち、第２のコンデンサ２６は、抵抗
３４の抵抗値ｒ４と第２のコンデンサ２６の容量値Ｃ５
の積ｒ４０５によって定まる時定数に従って充電される
。この場合、起動時には、受電用電源ＩＯの入力側から
は、第２のコンデンサ２６の容量値へは直接見えず、抵
抗値ｒ４が見えるから第４図の場合と同様に起動時出力
電圧の立上シを早くする効果がある。また、第２のコン
デンサ２６が遅れて充電された後は、該充電電圧によシ
給電瞬断時に負荷に電力を供給する（１３）ことができることは前述と同様である。

第１０図は１本発明の第４の実施例を示す回路図であシ
、第９図における抵抗３４に代えて定電流回路３６を挿
入している他は第９図と同様である。第２のコンデンサ
２６は定電流回路３６から流入する一定電流で直線的に
充電されるから、起動時には受電用電源ｌＯの入力側か
ら第２のコンデンサ２６の容量値Ｃ５は直接見えず、高
抵抗負荷として見える。第２のコンデンサ２６の充電完
了時間は、定電流回路３６の電流設定によシ任意に設定
できる。定電流回路３６は一般の定電流回路または定電
流ダイオードを使用することができる。

また定電流回路３６に高抵抗を並列に接続してもよい。

以上のように、本発明においては、起動時には、主とし
て小容量の第１のコンデンサを早く充電して迅速に負荷
に電圧を供給し、かつ、大容量の第２のコンデンサを遅
延して充電させることによシ、その後の瞬断時には該第
２のコンデンサの電圧を負荷に供給するように構成した
から、立上多時間（１４）が早く、シかも瞬断時における負荷への電力供給が可能
となる。すなわち、呼毎に起動／解放されるようなシス
テムに適用すれば、起動時の出力電圧の立上シが早く、
早期にパルス伝送の開始、同期の確立が図られると共に
、通信中に生じる加入者線の時々断に対しては、出力電
圧の保持時間が長く、瞬断復旧後直ちに通信継続が可能
となる効果がある。

【図面の簡単な説明】

第１図は平衡形ケーブルを用いたデジタル加入者伝送系
の一例を示すブロック図、第２図は上記伝送系の給電系
をモデル化した図、第３図は受電用電源にツェナーダイ
オードを使用した場合の上記伝送系の給電電系をモデル
化した図、第４図は本発明の第１の実施例を示す回路図
、第５図は上記第１の実施例の動作を説明するための給
電系のモデル図、第６図および第７図は上記第１の実施
例の変形例を示す図、第８図は本発明の第２の実施例を
示す回路図、第９図は本発明の第３の実施例を示す回路
図、第１０図は本発明の第４の実施例を示す回路図であ
る。図において、■・・・局内に設置されたデジタル回線終
端装置、２・・・加入者宅内に設置されたデジタル回線
終端装置、３・・・平衡形ケーブル（加入者線）、４・
・・心線接続部、５，６・・・パルス伝送回路、７・・
・着信起動回路、８・・・発信起動回路、９・・・給電
用電源、１０・・・受電用電源、１１・・・電力分離フ
ィルタ、１２・・・トランス、１３・・・コンデンサ、
１４・・・電子源、１５，１７．１９・・・スイッチ、
１６．１８・・・（加入者線の）抵抗、２０・・・ＤＣ
−ＤＣ変換器の制御部、２１・・・整流用ダイオード、
２２・・・入力コンデンサ、２３・・・出力コンデンサ
、２４・・・ツェナーダイオード、２５・・・第１のコ
ンデンサ、２６・・・第２のコンデンサ、２７・・・Ｐ
ＮＰトランジスタ、２８・・・抵抗、２９・・・逆流阻
止用のダイオード、３０・・・ＮＰＮ　ｌ＝ランジスタ
、°つ】・・・コンデンサ、３２・・・抵抗、３３・・
・ツェナーダイオード、：３４・・・抵抗、３５・・・
負荷抵抗、３６・・・定電流回路。出願人　日本電信電話公社代理人　弁理士　住　１）俊　宗

Claims

【特許請求の範囲】（］）電源の出力に並列接続された小容量の第１のコン
デンサと、電源の出力電圧を遅延させて後記第２のコン
デンサに充電させる遅延充電手段と、該遅延充電手段の
出力によって充電される大容量の第２のコンデンサと、
該第２のコンデンサの一方の電極と電源回路の出力端子
との間に接続された逆流阻止用のダイオードとを備えた
ことを特徴とする電源（ロ）路。（２、特許請求の範囲第１項記載の電源回路において、
前記遅延充電手段は定電流回路であるととを特徴とする
もの。（３）特許請求の範囲第１項又は第２項記載の電源回路
において、前記遅延充電手段はトランジスタと該トラン
ジスタのベースに接続された抵抗からなる定電流回路で
あることを特徴とするもの。（４）特許請求の範囲第３項記載の電源回路において、
前記トランジスタは、ベース回路に直列にツェナーダイ
オードが接続されたことを特徴とするもの。（５）特許請求の範囲第１項記載の電源回路において、
前記遅延充電手段は第１と第２のコンデンサ間に接続さ
れた抵抗であることを特徴とするもの。