JPS5950622A - ラジオ受像機 - Google Patents

ラジオ受像機

Info

Publication number
JPS5950622A
JPS5950622A JP16090582A JP16090582A JPS5950622A JP S5950622 A JPS5950622 A JP S5950622A JP 16090582 A JP16090582 A JP 16090582A JP 16090582 A JP16090582 A JP 16090582A JP S5950622 A JPS5950622 A JP S5950622A
Authority
JP
Japan
Prior art keywords
circuit
output
component
detection
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16090582A
Other languages
English (en)
Inventor
Norio Numata
沼田 憲雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16090582A priority Critical patent/JPS5950622A/ja
Publication of JPS5950622A publication Critical patent/JPS5950622A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、受信信号の搬送波をフェーズロックドループ
(PLL)回路にて検出して同期検波による信号復調を
行なうラジオ受信機に関するものである。
〈背景技術とその問題点〉 通常、AM波には搬送波を中心に下側波帯および上側波
帯を有するA3波(DSB)、低減された搬送波といず
れか一方の側波帯例えば上側波帯を含むA2B波(低減
搬送波5SB)、搬送波が抑圧されていずれか一方の側
波帯例えば上側波帯のみを含むA3j波(搬送波抑圧5
SB)等がある。
そしてA3波の片側波帯受信やA2B波の受信或いはA
Mステレオ受信には一般にフェーズロックドループ(P
 L L )回路を利用した同期検波方式が知られてお
り、第1図もその一例である。
第1図において、受信アンテナAにより受信された放送
電波すなわちAM波は高周波増幅回路1を通じて混合回
路2に供給される。このAM波は一般に (l +moospt )cosωt =oO1]ωt+70OS(ω−p ) t +Tco
s (ω十p′戸・・・・・・・・・(1) で表わされる。上記(1)式において、mは変調度、p
 、 p’はそれぞれ下側波帯及び上側波帯信号の角周
波数であり、そして上記(1)式における右辺の第1項
が搬送波信号、第2項が下側波帯信号、第3項が上側波
帯信号をそれぞれ表わしている。従ってA3波の場合第
1項乃至第3項の全ての信号を含み、A2B波の場合第
1項と、第2項又は第3項の信号を含むことになる。
混合回路2に供給された高周波信号は局部発振回路3か
らの局部発振信号と混合されて中間周波信号に変換され
、中間周波増幅回路4を通じて乗算器5の一方の入力端
に供給される。
また中間周波増幅回路4の出力信号はPLL回路6に供
給され、このPLL回路6のフィルタ機能により搬送波
信号すなわち上記(1)式におけるcosωtがその出
力側に導出される。
そしてPLL回路6の出力信号すなわち入力された搬送
波信号cosωtと同相の信号は乗算器5の他方の入力
端に供給され、中間周波増幅回路4からの出力信号と乗
算される。更にこの乗算器5の出力信号はローパスフィ
ルタ7に供給される。この結果、上記ローパスフィルタ
7の出力側には次の(2)式で表わされるような出力信
号が得られる。
−■spi 十−oos(1) ) ’      ・
・・・・・・・・・・・・・・(2)4 また、PLL回路6の出力信号は、90°移相器8に供
給される。上記90°移相器8は、入力された搬送波信
号に対して9Cの位相差を有する搬送波信号cos(、
ωt−90°)つ才りiωtの信号を出力し、その信号
は乗算器9に供給されて中間周波増幅回路4からの出力
信号と乗算される。更にこの乗算器9の出力信号はロー
パスフィルタ10に供給される。この結果、上記ローパ
スフィルタ10の出力側には次の(3)式で表わされる
ような出力信号が得られる。
m 。
一画pt −1−−+in (−p’ ) t    
 ・・・・・・・・・・・・・・・(3)4 さらにこれらの出力信号は移相回路網11および12に
より相互に90°の位相差をもつような関係に維持され
る。つまり例えば上記ローパスフィルタ10の出力信号
を上記ローパスフィルタ7の出力信号に対して位相的に
90°進める。この結果上記(3)式で表わされる上記
ローパスフィルタ10の出力信号は 1°ospt −r″spt       °−−−−
−°−−−−−−−−(4)となる。従って次段のマト
リックス回路13にはそれぞれ上記(2)式および(4
)式で表わされるような出力信号が供給される。
そして上記マトリックス回路13において、入力される
移相回路網11および12からの各出力信号の和および
差が求められ、切換スイッチ14の固定接点14Lおよ
び14Uにはそれぞれ次のような和成分および差成分の
出力信号が取り出される。
7″spt          °゛°°°°°゛°°
°°°°(5)−Sp′t        ・・・・・
・・・・・・・・・・(6)つまり上記(5)式が和成
分で、下側波帯信号を表わし、一方上記(6)式が差成
分で、上側波帯信号を表わす。
ここで、上記(5)式および(6)式に表わされる信号
が取り出されるのは、上記PLL回路6が口・ンク状態
となっているときであり、換言すれば、上記P L L
回路6がロック状態のときに正常な信号復調がなされる
このようにして取り出された下側波帯信号および上側波
帯信号はスイッチ14により選択的に切換えられ出力端
子15に出力される。そして図示を省略するが低周波増
幅回路、スピーカ等を介して放音される。
また、中間周波増幅回路4の出力信号は、エンベロープ
検波回路16(こ供給され、このエンベロープ検波回路
16の検波出力は、自動利得制御回路17に供給される
。上記自動利得制御回路17は、高周波増幅回路1およ
び中間周波増幅回路4に接続されており、上記エンベロ
ープ検波回路16による検波出力に応じて、上記高周波
増幅回路1および中間周波増幅回路4の利得を制御する
ところで、低減搬送波5SB(A3a波)等を受信して
いる場合、搬送波成分が小さいために、上記エンベロー
プ検波回路16の検波出力は、主に下側波帯信号あるい
は上側波帯信号に依存している。したがって、無変調時
から変調時になった時や、音量が、例えば急に大声を出
されることにより急に増加した時には、上記谷側波帯信
号は急に大きくなり、上記エンベロープ検波回路16の
検波出力は急激に増加する。そのため、上記自動利得制
御回路17には歪が発生し、上記高周波増幅回路1およ
び中間周波増幅回路4の利得の制御が正常に行なわれな
くなる。その結果、異常音が発生する。つまり、第1図
の如き構成を成す従来回路の場合、変調の立上り時や音
量の急激な増加時には、異常音が発生するという欠点が
あった。
〈発明の目的〉 本発明は、上述の点に鑑み、変調の立上り時や7− 音量の急激な増加時における異常音の発生を防止し、常
に良好な受信状態を維持できるようなラジオ受信機を提
供することを目的とするものである。
また、本発明の他の目的は、受信信号の同期検波出力を
利用して自動利得制御を行なうようにした新規な構成の
ラジオ受信機を提供することにある。
さらに、本発明の他の目的は、受信信号のエンベロープ
検波出力と同期検波出力とを利用して安定な自動利得制
御を行なうようにしたラジオ受信機を提供することにあ
る。
〈発明の概要〉 本発明に係るラジオ受信機は、受信信号を同期検波する
ことにより信号復調を行なうとともに、同期検波出力に
含まれる直流成分を制御信号として自動利得制御を行な
うようにしたことを特徴とする。
さらに、本発明に係るラジオ受信機では、自動利得制御
動作の安定化を図るために、受信信号を増幅する可変利
得増幅回路と、受信信号の信号後8− 調を同期検波により行なう同期検波回路と、受信信号の
エンベロープ検波を行なうエンベロープ検波回路とを備
え、上記同期検波回路による検波出力中に含まれる直流
成分と上記エンベロープ検波回路による検波出力とを制
御信号として上記可変オリ得制御回路の利得制御を行な
うようにしたことを特徴とする。
〈実施例〉 以下、本発明の好ましい実施例につき図面を参照しなが
ら説明する。なお、以下に述べる各実施例では上述の第
1図に示したラジオ受信機の構成要素と対応する部分に
は同一符号を付し、その詳細な説明は省略する。
第2図は第一の実施例を示す回路構成図であり、前述で
はローパスフィルターおよび10の出力側に得られる出
力信号は、それぞれ前記(2)式および(3)式で表わ
されるとしたが、実際には搬送波の信号レベルに対応す
る直流成分1(2)0が省略されている。つまり、同期
検波出力には上記直流成分が含まれており、フェーズロ
ックドループ(PLL)回路6がロック状態の時にはこ
の直流成分も各ローパスフィルタ7.10の出力側に現
われる。
そこで、上記各ローパスフィルタ7.10のどちらか一
方、例えばローパスフィルタ7の出力側に抵抗器23お
よびコンデンサ24から成るローハスフィルタ25を設
け、このローバスフィルタラ糺 25の出力すなわち直#成分を自動利得制御回路17に
供給する。上記供給することにより、上記自動利得制御
回路17は、上記直流成分に応じて、高周波増幅回路1
および中間周波増幅回路4の利得を制御するようになる
。上記直流成分は、搬送波成分に対応するものであり、
そのため無変調時と変調時との差がなく、また、急激に
音量が増加しても変化しない。したがって、上記自動利
得制御回路17における歪の発生が防止され、変調の立
上り時や音量の急激な増加時にも、上記高周波増幅回路
1および中間周波増幅回路4の利得は正常に制御される
。その結果、上記変調の立上り時や音量の急激な増加時
における異常音の発生が防止できる。
なお、上記直流成分は、P L T、回路6がロック状
態のときにローパスフィルタ7.10の出力側に現われ
、上記PLL回路6が非ロツク状態のときには現われな
い。そのため、上記PLL回路6が非ロツク状態では、
上記高周波増幅回路1および中間周波増幅回路4の利得
の制御が不可能になる。そこで、上記PLL回路6が非
ロツク状態の時にも、上記谷増幅回路1および4の利得
を制御できるような実施例につき以下説明する。
先ず、第3図は第二の実施例を示す回路構成図である。
中間周波増幅回路4の出力信号は、エンベロープ検波回
路16に供給され検波される。そして、上記エンベロー
プ検波回路16の出力は、後述する加算合成回路18の
一方の入力端にローパスフィルタ26を介して供給され
ており、上記加算合成回路18の他方の入力端には、上
記各ローパスフィルタ7.10のどちらか一方、例えば
ローパスフィルタ7の出力信号がローパスフィルタ27
を介して供給されている。つまり、上記加算合成回路1
8の一方の入力端には、ローバスフ=11− イルク26を介しているためにエンベロープ検波回路1
6による検波出力の直流成分が入力され、他方の入力端
には、ローパスフィルタ27を介しているためにPLL
回路6がロック状態のときにのみ、上記ローパスフィル
タ7の出力側に現われる直流成分が入力される。
ところで、上記加算合成回路18は、入力された信号を
一定の割合で加算合成し出力する回路であり、この実施
例の場合、エンベロープ検波回路による検波出力の直流
成分と、ローパスフィルタ7の出力側に現われる直流成
分すなわち同期検波による直流成分が抵抗R1およびR
2により定められる一定の割合で加算合成され出力され
る。さら、に詳しく説明すると、上記加算合成回路18
は、上記ローパスフィルタ7からの直流成分が入力され
ないとき、すなわち、PLL回路6が非ロツク状態のと
きは上記検波出力の直流成分をそのまま出力し、上記ロ
ーパスフィルタ7からの直流成分が入力されているとき
、すなわち、PLL回路6がロック状態のときは上記ロ
ーパスフィルタ7か12− らの直流成分に依存した信号を出力するように、検波出
力の直流成分とローパスフィルタ7からの直流成分を加
算合成する。そして、上記加算合成された信号は、自動
利得制御回路17に供給される。したがって、上記自動
利得制御回路17は、PLL回路6が非ロツク状態のと
きは、エンベロープ検波回路16による検波出力の直流
成分に応じて、またPLL回路6がロック状態のときは
、ローパスフィルタ7の出力側に現われる直流成分に応
じて、高周波増幅回路1および中間周波増幅回路4の利
得を制御する。つまり、この実施例においては、PLL
回路6が非ロツク状態のときも、上記各増幅回路1およ
び4の利得を制御できる。
次に、第4図は第三の実施例を示す回路構成図である。
この実施例の場合、エンベロープ検波回路16は、第二
の実施例と同様に、中間周波増幅回路4の出力信号が供
給されているが、上記エンベロープ検波回路16による
検波出力は、信号選択スイッチ19の一方の端子19E
にローパスフィルタ26を介して供給されている。そし
て、上記スイッチ19の他方の端子19Dには、ローパ
スフィルタ7からの出力信号がローパスフィルタ27を
介して供給されている。さらに、上記スイッチ19は、
自動利得制御回路17に接続されている。そのため、上
記スイッチ19を端子19B側に接続すれば、自動利得
制御回路17は、上記エンベロープ検波回路16による
検波出力の直流成分に応じて高周波増幅回路1および中
間周波増幅回路4の利得を制御し、上記スイッチ19を
端子19D側に接続すれば、上記自動利得制御回路17
は、ローパスフィルタ7の出力側に現われる直流成分に
応じて上記各増幅回路1および4の利得を制御する。こ
れは、PLL回路6が非ロツク状態の時は、上記エンベ
ロープ検波回路16による検波出力の直流成分を利用し
、また、PLL回路6がロック状態の時は、上記ローパ
スフィルタ7の出力側に現われる直流成分を利用して上
記各増幅回路1および4の利得を制御するためである。
このため、第二の実施例と同様に、PLL回路6が非ロ
ツク状態のときも、上記各増幅回路1および4の利得を
制御できる。
なお、上記スイッチ19は、PLL回路6のロック状態
を検出するロック検出回路20により制御されている。
つまり、上記ロック検出回路20は、上記PLL回路6
がロック状態のとき上記スイッチ19を端子19D側に
接続し、上記P L T。
回路6が非ロツク状態のとき上記スイッチ19を端子1
9B側に接続する。
次に、第5図は第四の実施例を示す回路構成図である。
中間周波増幅回路4からの出力信号は、リミッタ回路2
1に供給され、上記リミッタ回路21からの出力は、乗
算器5へ入力する信号を切換えるための信号切換えスイ
ッチ22の一方の端子22TLに供給されている。そし
て、上記スイッチ22の他方の端子22Pには、PLL
回路6からの出力が供給されている。つまり、上記スイ
ッチ22を端子22R側に接続すれば、乗算器5にはリ
ミッタ回路21からの出力信号が入力され、上記スイッ
チ22を端子22P側に接続すれば、上記乗算器5には
PLL回路6からの出力信号が=15− 人力される。さらに、ローパスフィルタ7の出力側は、
ローパスフィルタ25を介して自動利得制御回路17に
接続されている。この実施例においては、P L T、
回路6が非ロツク状態のときはスイッチ22を端子22
R側に接続する。このとき、乗算器5からは、前述した
エンベロープ回路16による検波出力と同様な出力が得
られ、ローパスフィルタ7および25を介すことにより
、その出力の直流成分が自動利得制御回路17に供給さ
れる。また、PLL回路6がロック状態のときは、上記
スイッチ22を端子22P側に接続し、このときは、第
一の実施例とまったく同様の回路構成トナリ、ローパス
フィルタ7の出力側に現われる直流成分が上記自動利得
制御回路17に供給される。なお、上記スイッチ22は
、第三の実施例と同様に、ロック検出回路20により制
御されている。
上述した第二、第三および第四の実施例は、同調操作時
におけるPLL回路6の非ロツク状態のときも、上記エ
ンベロープ検波回路16による検16− 波出力を利用することにより高周波増幅回路1および中
間周波増幅回路4の利得を制御でき、しかも、同調操作
後PLL回路6がロック状態になると、ローパスフィル
タ7の出力側に現われる直流成分すなわち同期検波出力
に含まれる直流成分を利用して、上記増幅回路1および
4の利得を制御するので、変調の立上り時や急激な音量
の増加時における自動利得制御回路17の歪の発生を防
止できる。
〈発明の効果〉 以上の説明から明らかなように、本発明に係るラジオ受
信機によれば、受信信号の同期検波出力を利用して自動
利得制御を行なうことにより、変調の立上り時や音量の
急激な増加時における異常音の発生が防止され、常に良
好な受信状態を維持できる。さらに受信信号のエンベロ
ープ検波出力と同期検波出力とを利用して自動利得制御
を行なうことにより、同調操作時等に同期検波の位相が
ずれたような場合でも常に安定した自動利得制御を行な
うことができる。
【図面の簡単な説明】
第1図は従来のラジオ受信機の一例を示す回路構成図、
第2図はこの発明の第一の実施例を示す回路構成図、第
3図は同じく第二の実施例を示す回路構成図、第4図は
同じく第三の実施例を示す回路構成図、第5図は同じく
第四の実施例を示す回路構成図である。 1・・・・・・・・・・・・・・・高周波増幅回路4・
・・・・・・・・・・・・・・中間周波増幅回路6・・
・・・・・・・・・・・・・PLL回路7.10・・・
・・・ローパスフィルタ16・・・・・・・・・・・・
エンベローフ検波口fl&17・・・・・・・・・・・
・自動利得制御回路18・・・・・・・・・・・・加算
合成回路19・・・・・・・・・・・・信号選択スイッ
チ20・・・・・・・・・・・・ロック検出回路21・
・・・・・・・・・・・リミッタ回路22・・・・・・
・・・・・・信号切換えスイッチ19− 昭和58年5月24 口 特許庁長官 若杉 和 夫   殿 1、事件の表示 昭和57年 特許願第160905  号2、発明の名
称 事件との関係    特許出願人 住 所 東京部品用区北品用6丁目7番35号氏 名 
(218)ソニー株式会社 銘称)  代表者 大 賀 典 雄 4、代理人 〒105 自  発 6、補正の対象 7、補正の内容 (7−1)  明細書第1頁第3行目に記載された「2
ジオ受像機」ヲ「ラジオ受信機」吉訂正する。 (7−2)  明細書第10頁第15行目に記載された
「ローパスフィルタ7および10の」ヲ「ローパスフィ
ルタ7の」と訂正する。 (7−3)  明細書第10頁第16行目から同頁第2
行目に亘って記載された「出力信号は、それぞれ前記(
2)式および(3)式で表わされるとしたが」ヲ「出力
信号は前記(2)式で表わされるとしたが」と訂正する
。 (7−4)  明細書簡11頁第」行目から同頁第2行
目に亘って記載された「直流成分も各ローパスフィルタ
7.10の出力g11[に現われる。」を「直流成分も
ローパスフィルタ7の出力側に現われる。」と訂正する
。 (7−5>  明細書第11頁第3行目から同頁第4行
目に亘って記載された「そこで、上記各ローパスフィル
タ7.10のどちらか一方、例えばローパスフィルタ7
の」を「そこでローパスフィルタ7の」と訂正する。  2−

Claims (5)

    【特許請求の範囲】
  1. (1)受信信号を同期検波することにより信号復調を行
    なうとともに、同期検波出力に含まれる直流成分を制御
    信号として自動利得制御を行なうようにしたことを特徴
    とするラジオ受信機。
  2. (2)受信信号を増幅する可変利得増幅回路と、該可変
    利得増幅回路にて増幅された受信信号の搬送波をフェー
    ズロックドループ(PLL)回路にて検出して周期検波
    を行なう同期検波回路とを備え、上記同期検波回路から
    出力される検波出力中の直流成分を制御信号として上記
    可変利得増幅回路の利得制御を行なうようにしたことを
    特徴とする特許請求の範囲第1項に記載のラジオ受信機
  3. (3)受信信号を増幅する可変利得増幅回路と、受信信
    号の信号復調を同期検波により行なう同期検波回路と、
    受信信号のエンベロープ検波を行なうエンベロープ検波
    回路とを備え、上記同期検波回路による検波出力中に含
    まれる直流成分と上記エンベロープ検波回路による検波
    出力とを制御信号として上記可変利得増幅回路の利得制
    御を行なうようにしたことを特徴とするラジオ受信機。
  4. (4)同期検波回路による検波出力中の直流成分とエン
    ベロープ検波回路による検波出力とを一定割合で加算合
    成した制御信号にて可変利得増幅回路の利得制御を行な
    うことを特徴とする特許請求の範囲第3項に記載のラジ
    オ受信機。
  5. (5)受信信号の搬送波をフェーズロックドループ(P
    LL)回路にて検出して同期検波を行なう同期検波回路
    と、該同期検波回路による検波出方中の直流成分とエン
    ベロープ検波回路による検波出力とを選択的に制御信号
    として可変利得増幅回路に供給する選択回路とを備え、
    上記PLL回路のロック状態に応じて選択回路を作動せ
    しめるようにしたことを特徴とする特許請求の範囲第3
    項に記載のラジオ受信機。
JP16090582A 1982-09-17 1982-09-17 ラジオ受像機 Pending JPS5950622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16090582A JPS5950622A (ja) 1982-09-17 1982-09-17 ラジオ受像機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16090582A JPS5950622A (ja) 1982-09-17 1982-09-17 ラジオ受像機

Publications (1)

Publication Number Publication Date
JPS5950622A true JPS5950622A (ja) 1984-03-23

Family

ID=15724869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16090582A Pending JPS5950622A (ja) 1982-09-17 1982-09-17 ラジオ受像機

Country Status (1)

Country Link
JP (1) JPS5950622A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648099A (en) * 1979-09-25 1981-05-01 Tokyo Ohka Kogyo Co Ltd Electrode for generating plasma for sheet type plasma reaction processor
JPS57661U (ja) * 1980-05-31 1982-01-05
JPS5875333A (ja) * 1981-10-29 1983-05-07 Matsushita Electric Ind Co Ltd 低減搬送波単側波帯信号受信方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648099A (en) * 1979-09-25 1981-05-01 Tokyo Ohka Kogyo Co Ltd Electrode for generating plasma for sheet type plasma reaction processor
JPS57661U (ja) * 1980-05-31 1982-01-05
JPS5875333A (ja) * 1981-10-29 1983-05-07 Matsushita Electric Ind Co Ltd 低減搬送波単側波帯信号受信方式

Similar Documents

Publication Publication Date Title
KR960015277B1 (ko) 이중 브랜치 수신기
JPH0336118Y2 (ja)
US5548831A (en) FM Receiver having multiple IF stages
US4814715A (en) Mixer arrangement for suppression of oscillator interference in quadrature demodulators
US5584066A (en) Correcting circuit for mixing circuit receiver using same and frequency spectrum inverting circuit using same
JPS59186431A (ja) 受信機
US4631499A (en) Phase-locked loop for a directly mixing synchronous AM-receiver
KR880001980B1 (ko) Fm 수신기
JP3169690B2 (ja) 受信装置
KR970007985B1 (ko) 직접 혼합 동기 am 수신기
US4164624A (en) Demodulation circuits of FM stereophonic receivers
EP0576078B1 (en) FM receiver
US4249038A (en) Stereo decoder with 19KHz-pilot suppression and improved oscillator phase locking
JPS5950622A (ja) ラジオ受像機
US4217661A (en) Audio signal transmission system and method incorporating automatic frequency correction
JPS6259941B2 (ja)
US4669119A (en) FM stereo receiver
JPH04599Y2 (ja)
JP3335226B2 (ja) 受信機
JPS61265928A (ja) Am受信機
JPH10135862A (ja) Ssb無線機とその選択呼出方法
JPS5947900B2 (ja) ステレオ復調回路
JPS61214806A (ja) Am検波回路
JPS58111441A (ja) 低減搬送波単側波帯信号の送受信方式
JP2002076957A (ja) スケルチ装置、角度復調装置、スケルチ方法及び記録媒体