JPS5948941A - はんだバンプの形成方法 - Google Patents
はんだバンプの形成方法Info
- Publication number
- JPS5948941A JPS5948941A JP57160354A JP16035482A JPS5948941A JP S5948941 A JPS5948941 A JP S5948941A JP 57160354 A JP57160354 A JP 57160354A JP 16035482 A JP16035482 A JP 16035482A JP S5948941 A JPS5948941 A JP S5948941A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- bump
- film
- electrode
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明id、フェースクワ/ボンディングなどに使用さ
れるにtんだバンブ付半導体装置のJr、iんだパンツ
の形成力法に関するものである。
れるにtんだバンブ付半導体装置のJr、iんだパンツ
の形成力法に関するものである。
従来より、はんだバンズ形成方法としCは、めっきVC
よる方法、蒸着にLる方法などが知られていたが、これ
らには種々の問題があった。
よる方法、蒸着にLる方法などが知られていたが、これ
らには種々の問題があった。
めつきl/cよる方法においては、毎バンズと異なシ、
はんだが種々の薬品VC侵ざt’Lる性質を有する点か
ら、半導体ワエハ全[q1vcバリヤ皮痕、導電金嬬模
形成後、電極部以外にめっきレジストを形成し、バンブ
めつきを行ないバンブを形成した後。
はんだが種々の薬品VC侵ざt’Lる性質を有する点か
ら、半導体ワエハ全[q1vcバリヤ皮痕、導電金嬬模
形成後、電極部以外にめっきレジストを形成し、バンブ
めつきを行ないバンブを形成した後。
レジスト除去、導t[@!fi暎お工びバリヤ皮膜のエ
ツチングを行なう方法は、王としてバリヤ皮膜エンチン
グの際、エツチング液によりはんだが侵され、バング形
成が出来ないという間鴨があった。
ツチングを行なう方法は、王としてバリヤ皮膜エンチン
グの際、エツチング液によりはんだが侵され、バング形
成が出来ないという間鴨があった。
このため、めつきf/(L J:る方法においては、上
記の点を解消してバンプ形成するための方法が必東とな
り、鉛が事などに比較的強い点を利用し、スズめっき、
鉛めっきという二層めっきを行なって。
記の点を解消してバンプ形成するための方法が必東とな
り、鉛が事などに比較的強い点を利用し、スズめっき、
鉛めっきという二層めっきを行なって。
バリヤ皮膜除去後二層を合金化す名刀法なとが行lわ7
′していン’?−が、これらは、工程が長り、袂雑r(
なる、安定したバング形成が出来l/C<いていう欠点
があった。
′していン’?−が、これらは、工程が長り、袂雑r(
なる、安定したバング形成が出来l/C<いていう欠点
があった。
甘た。蒸着PC、Cる方法としては、−f導1不りエノ
・にメタルマヌクをセットして、バリヤ皮膜、ハんだと
濡れ性の良い金属:換、に↓んだバンクを蒸着rCニジ
形成する方法があるが、この方法は、メタルマスクと半
2^二[本ワエ・・を密着よくセットすることかむずか
しく、上記蒸着嗅がメタルマスク下部にnわり込みやす
く、安定したバンク形成がむずかしい、 rト、’j&
、J:ん)“どを厚く蒸着する点から、蒸着装置にの兵
空摺内をひんばんにクリーニングする必要があるなど1
11!々間′ltqがあった。
・にメタルマヌクをセットして、バリヤ皮膜、ハんだと
濡れ性の良い金属:換、に↓んだバンクを蒸着rCニジ
形成する方法があるが、この方法は、メタルマスクと半
2^二[本ワエ・・を密着よくセットすることかむずか
しく、上記蒸着嗅がメタルマスク下部にnわり込みやす
く、安定したバンク形成がむずかしい、 rト、’j&
、J:ん)“どを厚く蒸着する点から、蒸着装置にの兵
空摺内をひんばんにクリーニングする必要があるなど1
11!々間′ltqがあった。
本発明は上記のよりな欠点を除去し、工程が簡単でかつ
安定し7ζバンプ彰成が−oJ能なに[んだバンズのj
ヒ成方tシミを提供することを目的とする。
安定し7ζバンプ彰成が−oJ能なに[んだバンズのj
ヒ成方tシミを提供することを目的とする。
即ち1本発明者らが、パンツ−形成について種々検討の
結果、グリ/ト基板分野の部品実装で使用’JILでい
るクリームはんだを利用可能/(ことを見い出し本発明
に至ったものである、。
結果、グリ/ト基板分野の部品実装で使用’JILでい
るクリームはんだを利用可能/(ことを見い出し本発明
に至ったものである、。
以下、実施料VCより本発明を81’ #lIに説明す
る。。
る。。
半導体装置はアルミ電極部以外VCは配線床護膜が形成
されている1、この半導体ワエノ・のアルミ電4%、・
−に、にクロム、ニクロム、モリブデンなどのバリヤ皮
11(およびはんたと濡れ姓の良い釜罵駒(銅。
されている1、この半導体ワエノ・のアルミ電4%、・
−に、にクロム、ニクロム、モリブデンなどのバリヤ皮
11(およびはんたと濡れ姓の良い釜罵駒(銅。
金など)を電極上に形成する。この方法としては。
蒸矯、スパンタなどにエリ全問に上記の皮1換を形ba
t、 L 、フォトエンチングにエリ電極と、1−る力
、′表。
t、 L 、フォトエンチングにエリ電極と、1−る力
、′表。
1ノフトオン法シこより竜4永とする。方法なとが1吏
用できる。
用できる。
次に必要とされろバンブの大きさに応じ化大きさの穴を
設け1ヒメタルスクリーン扱を半惇体ワエハ上にセット
し、クリーム(σtんだを使用して、印刷を行ない、上
記電極上に(1[んだ印刷1換を形部・する。
設け1ヒメタルスクリーン扱を半惇体ワエハ上にセット
し、クリーム(σtんだを使用して、印刷を行ない、上
記電極上に(1[んだ印刷1換を形部・する。
ここで、メタルスクリーン板と半導体クエハのセント方
法としては、アライナ−を使用17て、スクリーン板と
ワエ・・の電極部を合す)せてセットする方法、半導体
クエ・・の回路形成を一部(史して9エバの外形ガイド
方式が使用です4)r、うに1〜で外形カイト11(−
よりセットを行なう方法などが使用できる。
法としては、アライナ−を使用17て、スクリーン板と
ワエ・・の電極部を合す)せてセットする方法、半導体
クエ・・の回路形成を一部(史して9エバの外形ガイド
方式が使用です4)r、うに1〜で外形カイト11(−
よりセットを行なう方法などが使用できる。
クリームtまんだについては、スクリーン印刷用クリー
ムはんだとじ−こ市販されているものが種々使用可能で
ある。
ムはんだとじ−こ市販されているものが種々使用可能で
ある。
上記のようにして、電極上に形成したはんだ印刷膜を加
熱して形状整形を行ないはんだバンブを完bν、−1−
=る。
熱して形状整形を行ないはんだバンブを完bν、−1−
=る。
以よの工′)vこして形成されftはんだバングはバン
プ形状1強度も問題なく、丑たはんだが侵されて、パン
ツ−形成が出来ないなとの開−等が9色生することもな
く、品質上安定なものでめった。
プ形状1強度も問題なく、丑たはんだが侵されて、パン
ツ−形成が出来ないなとの開−等が9色生することもな
く、品質上安定なものでめった。
また、このはんだバンブは、ボンディング性。
ボンディング強度、イ8頼性など実装上の品質において
も満足すべきものであった。
も満足すべきものであった。
1ジよ述べてきたように本発明によれば、工程がν1晰
で、安定したバンプ形成が可能になるものである。
で、安定したバンプ形成が可能になるものである。
なた、はんだめっき等を使用しないため、排水処理上の
問題もなく、わ1.んだバンプ形成が可能になるもので
ある。
問題もなく、わ1.んだバンプ形成が可能になるもので
ある。
以 上
出J側人 株式会社 第二精工舎
代理人 弁理士 最 上 務
Claims (1)
- 半導体装置のアルミ電極上へのはんだバング゛の形成方
法において、アルミ電極上にクロム、ニクロム、モリブ
デンなどのバリヤ皮嘆市極お工びはんだと漏れ性の良い
f%liQ 、釜などの釜@膜電極を形成した後、スク
リーン印刷等の印刷方法Vcニジクリーム状はんだを上
記′Ft梗上に印刷し、はんだバンプを形成することを
特徴とするはんだバンクの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57160354A JPS5948941A (ja) | 1982-09-14 | 1982-09-14 | はんだバンプの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57160354A JPS5948941A (ja) | 1982-09-14 | 1982-09-14 | はんだバンプの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5948941A true JPS5948941A (ja) | 1984-03-21 |
Family
ID=15713155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57160354A Pending JPS5948941A (ja) | 1982-09-14 | 1982-09-14 | はんだバンプの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5948941A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5175609A (en) * | 1991-04-10 | 1992-12-29 | International Business Machines Corporation | Structure and method for corrosion and stress-resistant interconnecting metallurgy |
US5266522A (en) * | 1991-04-10 | 1993-11-30 | International Business Machines Corporation | Structure and method for corrosion and stress-resistant interconnecting metallurgy |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52152165A (en) * | 1976-06-14 | 1977-12-17 | Hitachi Ltd | Formation of solder bump electrode |
JPS5379462A (en) * | 1976-12-24 | 1978-07-13 | Seiko Epson Corp | Manufacture of semiconductor integrated circuit |
-
1982
- 1982-09-14 JP JP57160354A patent/JPS5948941A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52152165A (en) * | 1976-06-14 | 1977-12-17 | Hitachi Ltd | Formation of solder bump electrode |
JPS5379462A (en) * | 1976-12-24 | 1978-07-13 | Seiko Epson Corp | Manufacture of semiconductor integrated circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5175609A (en) * | 1991-04-10 | 1992-12-29 | International Business Machines Corporation | Structure and method for corrosion and stress-resistant interconnecting metallurgy |
US5266522A (en) * | 1991-04-10 | 1993-11-30 | International Business Machines Corporation | Structure and method for corrosion and stress-resistant interconnecting metallurgy |
US5442239A (en) * | 1991-04-10 | 1995-08-15 | International Business Machines Corporation | Structure and method for corrosion and stress-resistant interconnecting metallurgy |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4109297A (en) | Conduction system for thin film and hybrid integrated circuits | |
US8723322B2 (en) | Method of metal sputtering for integrated circuit metal routing | |
KR100874743B1 (ko) | 프린트 배선 기판, 그 제조 방법 및 반도체 장치 | |
TWI296184B (en) | Method for fabricating electrical connecting structure of circuit board | |
US4964947A (en) | Method of manufacturing double-sided wiring substrate | |
GB1527108A (en) | Methods of forming conductors on substrates involving electroplating | |
GB1441781A (en) | Electric circuit fabrication | |
DE1960914A1 (de) | Widerstandsbehaftetes Leitersystem und Verfahren zu seiner Herstellung | |
DE1766297A1 (de) | Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat | |
JPS5948941A (ja) | はんだバンプの形成方法 | |
JP2001118872A (ja) | バンプの形成方法 | |
US5074969A (en) | Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate | |
US5038195A (en) | Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate | |
JPS618971A (ja) | 半導体装置 | |
JPH0513421A (ja) | バンプ形成方法 | |
JPH06151913A (ja) | 電極形成法 | |
JPS5932154A (ja) | はんだバンプの形成方法 | |
JPS61249790A (ja) | メタルマスク | |
US3554876A (en) | Process for etching and electro plating a printed circuit | |
JPH0563340A (ja) | 機能素子を有する配線板の製造法 | |
JPH06112628A (ja) | 配線パターンを有する回路基板の製造方法 | |
JPS63119550A (ja) | はんだバンプの形成方法 | |
KR960000698B1 (ko) | 반도체 장치 제조방법 | |
JPS5935454A (ja) | はんだバンプの形成方法 | |
JP2000299202A (ja) | 厚膜回路基板及びその製造方法 |