JPS5948941A - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法

Info

Publication number
JPS5948941A
JPS5948941A JP57160354A JP16035482A JPS5948941A JP S5948941 A JPS5948941 A JP S5948941A JP 57160354 A JP57160354 A JP 57160354A JP 16035482 A JP16035482 A JP 16035482A JP S5948941 A JPS5948941 A JP S5948941A
Authority
JP
Japan
Prior art keywords
solder
bump
film
electrode
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57160354A
Other languages
English (en)
Inventor
Masahiko Kawada
川田　正彦
Kenichi Ogawa
健一 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP57160354A priority Critical patent/JPS5948941A/ja
Publication of JPS5948941A publication Critical patent/JPS5948941A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明ｉｄ、フェースクワ／ボンディングなどに使用さ
れるにｔんだバンブ付半導体装置のＪｒ、ｉんだパンツ
の形成力法に関するものである。
従来より、はんだバンズ形成方法としＣは、めっきＶＣ
よる方法、蒸着にＬる方法などが知られていたが、これ
らには種々の問題があった。
めつきｌ／ｃよる方法においては、毎バンズと異なシ、
はんだが種々の薬品ＶＣ侵ざｔ’Ｌる性質を有する点か
ら、半導体ワエハ全［ｑ１ｖｃバリヤ皮痕、導電金嬬模
形成後、電極部以外にめっきレジストを形成し、バンブ
めつきを行ないバンブを形成した後。
レジスト除去、導ｔ［＠！ｆｉ暎お工びバリヤ皮膜のエ
ツチングを行なう方法は、王としてバリヤ皮膜エンチン
グの際、エツチング液によりはんだが侵され、バング形
成が出来ないという間鴨があった。
このため、めつきｆ／（Ｌ　Ｊ：る方法においては、上
記の点を解消してバンプ形成するための方法が必東とな
り、鉛が事などに比較的強い点を利用し、スズめっき、
鉛めっきという二層めっきを行なって。
バリヤ皮膜除去後二層を合金化す名刀法なとが行ｌわ７
′していン’？−が、これらは、工程が長り、袂雑ｒ（
なる、安定したバング形成が出来ｌ／Ｃ＜いていう欠点
があった。
甘た。蒸着ＰＣ、Ｃる方法としては、−ｆ導１不りエノ
・にメタルマヌクをセットして、バリヤ皮膜、ハんだと
濡れ性の良い金属：換、に↓んだバンクを蒸着ｒＣニジ
形成する方法があるが、この方法は、メタルマスクと半
２＾二［本ワエ・・を密着よくセットすることかむずか
しく、上記蒸着嗅がメタルマスク下部にｎわり込みやす
く、安定したバンク形成がむずかしい、　ｒト、’ｊ＆
、Ｊ：ん）“どを厚く蒸着する点から、蒸着装置にの兵
空摺内をひんばんにクリーニングする必要があるなど１
１１！々間′ｌｔｑがあった。
本発明は上記のよりな欠点を除去し、工程が簡単でかつ
安定し７ζバンプ彰成が−ｏＪ能なに［んだバンズのｊ
ヒ成方ｔシミを提供することを目的とする。
即ち１本発明者らが、パンツ−形成について種々検討の
結果、グリ／ト基板分野の部品実装で使用’ＪＩＬでい
るクリームはんだを利用可能／（ことを見い出し本発明
に至ったものである、。
以下、実施料ＶＣより本発明を８１’　＃ｌＩに説明す
る。。
半導体装置はアルミ電極部以外ＶＣは配線床護膜が形成
されている１、この半導体ワエノ・のアルミ電４％、・
−に、にクロム、ニクロム、モリブデンなどのバリヤ皮
１１（およびはんたと濡れ姓の良い釜罵駒（銅。
金など）を電極上に形成する。この方法としては。
蒸矯、スパンタなどにエリ全問に上記の皮１換を形ｂａ
ｔ、　Ｌ　、フォトエンチングにエリ電極と、１−る力
、′表。
１ノフトオン法シこより竜４永とする。方法なとが１吏
用できる。
次に必要とされろバンブの大きさに応じ化大きさの穴を
設け１ヒメタルスクリーン扱を半惇体ワエハ上にセット
し、クリーム（σｔんだを使用して、印刷を行ない、上
記電極上に（１［んだ印刷１換を形部・する。
ここで、メタルスクリーン板と半導体クエハのセント方
法としては、アライナ−を使用１７て、スクリーン板と
ワエ・・の電極部を合す）せてセットする方法、半導体
クエ・・の回路形成を一部（史して９エバの外形ガイド
方式が使用です４）ｒ、うに１〜で外形カイト１１（−
よりセットを行なう方法などが使用できる。
クリームｔまんだについては、スクリーン印刷用クリー
ムはんだとじ−こ市販されているものが種々使用可能で
ある。
上記のようにして、電極上に形成したはんだ印刷膜を加
熱して形状整形を行ないはんだバンブを完ｂν、−１−
＝る。
以よの工′）ｖこして形成されｆｔはんだバングはバン
プ形状１強度も問題なく、丑たはんだが侵されて、パン
ツ−形成が出来ないなとの開−等が９色生することもな
く、品質上安定なものでめった。
また、このはんだバンブは、ボンディング性。
ボンディング強度、イ８頼性など実装上の品質において
も満足すべきものであった。
１ジよ述べてきたように本発明によれば、工程がν１晰
で、安定したバンプ形成が可能になるものである。
なた、はんだめっき等を使用しないため、排水処理上の
問題もなく、わ１．んだバンプ形成が可能になるもので
ある。
以　　　上 出Ｊ側人　株式会社　第二精工舎 代理人　弁理士　最　上　　務

Claims (1)

    【特許請求の範囲】
  1. 半導体装置のアルミ電極上へのはんだバング゛の形成方
    法において、アルミ電極上にクロム、ニクロム、モリブ
    デンなどのバリヤ皮嘆市極お工びはんだと漏れ性の良い
    ｆ％ｌｉＱ　、釜などの釜＠膜電極を形成した後、スク
    リーン印刷等の印刷方法Ｖｃニジクリーム状はんだを上
    記′Ｆｔ梗上に印刷し、はんだバンプを形成することを
    特徴とするはんだバンクの形成方法。
JP57160354A 1982-09-14 1982-09-14 はんだバンプの形成方法 Pending JPS5948941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57160354A JPS5948941A (ja) 1982-09-14 1982-09-14 はんだバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57160354A JPS5948941A (ja) 1982-09-14 1982-09-14 はんだバンプの形成方法

Publications (1)

Publication Number Publication Date
JPS5948941A true JPS5948941A (ja) 1984-03-21

Family

ID=15713155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57160354A Pending JPS5948941A (ja) 1982-09-14 1982-09-14 はんだバンプの形成方法

Country Status (1)

Country Link
JP (1) JPS5948941A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5266522A (en) * 1991-04-10 1993-11-30 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52152165A (en) * 1976-06-14 1977-12-17 Hitachi Ltd Formation of solder bump electrode
JPS5379462A (en) * 1976-12-24 1978-07-13 Seiko Epson Corp Manufacture of semiconductor integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52152165A (en) * 1976-06-14 1977-12-17 Hitachi Ltd Formation of solder bump electrode
JPS5379462A (en) * 1976-12-24 1978-07-13 Seiko Epson Corp Manufacture of semiconductor integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5266522A (en) * 1991-04-10 1993-11-30 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5442239A (en) * 1991-04-10 1995-08-15 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy

Similar Documents

Publication Publication Date Title
US4109297A (en) Conduction system for thin film and hybrid integrated circuits
US8723322B2 (en) Method of metal sputtering for integrated circuit metal routing
US4964947A (en) Method of manufacturing double-sided wiring substrate
TWI296184B (en) Method for fabricating electrical connecting structure of circuit board
GB1527108A (en) Methods of forming conductors on substrates involving electroplating
GB1441781A (en) Electric circuit fabrication
DE1960914A1 (de) Widerstandsbehaftetes Leitersystem und Verfahren zu seiner Herstellung
DE1766297A1 (de) Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat
JPS5948941A (ja) はんだバンプの形成方法
US5074969A (en) Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate
US5038195A (en) Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate
JPS618971A (ja) 半導体装置
JPH0513421A (ja) バンプ形成方法
JPH06151913A (ja) 電極形成法
JPS5932154A (ja) はんだバンプの形成方法
JPS5515235A (en) Thin film circuit
JPS61249790A (ja) メタルマスク
JPS5524414A (en) Electrode forming process
US3554876A (en) Process for etching and electro plating a printed circuit
JPH0563340A (ja) 機能素子を有する配線板の製造法
DE102006050505A1 (de) Elektronische Verschaltungen und Verfahren zur Herstellung derselben
JPS63119550A (ja) はんだバンプの形成方法
KR960000698B1 (ko) 반도체 장치 제조방법
JPS5935454A (ja) はんだバンプの形成方法
JPH02249248A (ja) 混成集積回路装置の製造方法