JPS5945258B2 - Ｉ↑２ｌ回路群の給電装置 - Google Patents
Ｉ↑２ｌ回路群の給電装置Info
- Publication number
- JPS5945258B2 JPS5945258B2 JP52064599A JP6459977A JPS5945258B2 JP S5945258 B2 JPS5945258 B2 JP S5945258B2 JP 52064599 A JP52064599 A JP 52064599A JP 6459977 A JP6459977 A JP 6459977A JP S5945258 B2 JPS5945258 B2 JP S5945258B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- injection path
- supply device
- chil
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/091—Integrated injection logic or merged transistor logic
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
Description
【発明の詳細な説明】
この発明は異る電流を流すＩ２Ｌ回路群に電流を供給す
る装置を対象とする。
る装置を対象とする。
■２Ｌ論理回路は公知でありその限界周波数は回路を流
れる電流によって数桁に亘って制御可能である。
れる電流によって数桁に亘って制御可能である。
従来電流による論理回路の制御の問題はＩ２Ｌ回路の形
状または直列抵抗の集積によって解決されて来た。
状または直列抵抗の集積によって解決されて来た。
この発明の目的は一つのチップ上に作られたＩ２Ｌ論理
回路に対して単一の外部電圧から大きさの異る電流を供
給することができる給電装置を提供することである。
回路に対して単一の外部電圧から大きさの異る電流を供
給することができる給電装置を提供することである。
この目的はこの発明により第一の注入路を外部給電電源
に接続し、この第一注入路に第−Ｉ２Ｌ回路群のインジ
ェクタと一つのＣＨＩＬデバイスの注入エミッタを結合
し、このＣＨＩＬデバイスの第一入力端に第二の注入路
を結合し、この第二注入路に第二のＩ２Ｌ回路群のイン
ジェクタを結合することによって達成される。
に接続し、この第一注入路に第−Ｉ２Ｌ回路群のインジ
ェクタと一つのＣＨＩＬデバイスの注入エミッタを結合
し、このＣＨＩＬデバイスの第一入力端に第二の注入路
を結合し、この第二注入路に第二のＩ２Ｌ回路群のイン
ジェクタを結合することによって達成される。
この発明の主要な長所はこの発明による給電装置を使用
することにより異る電流を流す論理回路を異る形態のも
のとする必要がなく、また直列抵抗を集積する必要もな
いことである。
することにより異る電流を流す論理回路を異る形態のも
のとする必要がなく、また直列抵抗を集積する必要もな
いことである。
この発明は次の考察に基くものである。
ＣＨＩＬ（Ｃｕｒｒｅｕｔ Ｈｏｇｇｉｎｇ Ｉｎｊ
ｅｃｔｉｏｎ Ｌｏｊｉｃ）と呼ばれている論理回路を
中間結合素子として使用することにより回路の各部に異
った大きさの電流が供給される。
ｅｃｔｉｏｎ Ｌｏｊｉｃ）と呼ばれている論理回路を
中間結合素子として使用することにより回路の各部に異
った大きさの電流が供給される。
その場合流れる電流が小さい回路部分にある■２Ｌ回路
はそのインジェクタが一つの注入路を介して−っのＣＨ
ＩＬデバイスの入力端に接続される。
はそのインジェクタが一つの注入路を介して−っのＣＨ
ＩＬデバイスの入力端に接続される。
ＣＨＩＬ入力素子を含む電流増幅段により電流の大きい
回路部分へ信号の送り込みが可能となる。
回路部分へ信号の送り込みが可能となる。
ＣＨＩＬデバイスとその機能については雑誌”ＩＥＥＥ
Ｊｏｕｒｎａｌ ｏｆＳａｌｉｄ−８ｔａｔｅ Ｃ
１ｒｃｕｉｔｓ” ５Ｃ−１０。
Ｊｏｕｒｎａｌ ｏｆＳａｌｉｄ−８ｔａｔｅ Ｃ
１ｒｃｕｉｔｓ” ５Ｃ−１０。
５（１９７５年１０月）３４８〜３５２ページに発表さ
れている。
れている。
次に図面に示した実施例についてこの発明を更に詳細に
説明する。
説明する。
第１図にＩ２Ｌ回路群を含む装置の接続図に示す。
各Ｉ２Ｌ素子は番号１．２．４および５で示され、これ
らの素子の入力端は１１．２１．４１および５１として
それぞれ三つづつの出力端は１２乃至１４，２２乃至２
４，４２乃至４４および５２乃至５４として、インジェ
クタは１５゜２５．４５および５５として示されている
。
らの素子の入力端は１１．２１．４１および５１として
それぞれ三つづつの出力端は１２乃至１４，２２乃至２
４，４２乃至４４および５２乃至５４として、インジェ
クタは１５゜２５．４５および５５として示されている
。
それ自体としては公知のＩ２Ｌ素子は一例として横方向
ｐｎｐ トランジスタ１６，２６，４６゜５６と垂直ｎ
ｐｎトランジスタ１７，２７，４７゜５７から成る。
ｐｎｐ トランジスタ１６，２６，４６゜５６と垂直ｎ
ｐｎトランジスタ１７，２７，４７゜５７から成る。
垂直トランジスタはそれぞれ多重コレクタを備える。
第１図においてＩ２Ｌ素子１と２のインジェクタ１５と
２５は注入路６１を通して結合され、Ｉ２Ｌ素子４と５
のインジェクタは注入路６２を通して結合されている。
２５は注入路６１を通して結合され、Ｉ２Ｌ素子４と５
のインジェクタは注入路６２を通して結合されている。
外部電圧Ｖｓに接続された注入路６１に直接結合されて
いるＩ２Ｌ素子１と２に対しては素子１個当りの電流は
Ｉνであり素子の巾（第２図に１９で示す）は単位長で
あるとする。
いるＩ２Ｌ素子１と２に対しては素子１個当りの電流は
Ｉνであり素子の巾（第２図に１９で示す）は単位長で
あるとする。
注入路６１にＣＨＩＬ回路３の注入エミッタ３５が接続
される。
される。
ＣＨＩＬ回路３は注入エミッタ３５の外部くとも二つの
入力端３１，３６および出力端３２乃至３４を備える。
入力端３１，３６および出力端３２乃至３４を備える。
第３図にＣＨＩＬデバイスの断面を示す。
このＣＨＩＬデバイスの各部分は第１図の対応部分と同
じ番号がつけられている。
じ番号がつけられている。
横方向ｐｎｐ トランジスタ３７と垂直ｎｐｎ トラン
ジスタ３９から成るＣＨＩＬデバイス３の機能を簡単に
説明する。
ジスタ３９から成るＣＨＩＬデバイス３の機能を簡単に
説明する。
注入エミッタ３５に注入路６１を通して電流が供給され
るとエミッタから少数キャリヤがエピタキシャル層１０
１に注入される。
るとエミッタから少数キャリヤがエピタキシャル層１０
１に注入される。
この少数キャリヤの拡散長がインジェクタ拡散領域３５
と入力拡散領域３６との間の間隔よりも相当大きいと注
入された少数キャリヤの大部分は入力拡散領域３６に達
し注入路６２を通してこの領域に電流が供給される。
と入力拡散領域３６との間の間隔よりも相当大きいと注
入された少数キャリヤの大部分は入力拡散領域３６に達
し注入路６２を通してこの領域に電流が供給される。
入力拡散領域３６とそれに結合された注入路６２が充電
されるとそこから少数キャリヤがベース拡散領域３８ま
たは中間に設けられた入力拡散領域に流れ込む。
されるとそこから少数キャリヤがベース拡散領域３８ま
たは中間に設けられた入力拡散領域に流れ込む。
拡散領域３８内には出力拡散領域３２乃至３４が設けら
れ、これらの領域は垂直トランジスタ３９の多重コレク
タを構成する。
れ、これらの領域は垂直トランジスタ３９の多重コレク
タを構成する。
１０は垂直トランジスタ３９のエミッタであると同時に
横方向トランジスタ３７のベース接続となっている。
横方向トランジスタ３７のベース接続となっている。
ＣＨＩＬデバイス３の入力端３６は注入路６２に結合さ
れ、この注入路には■２Ｌ素子４と５のインジェクタ４
５と５５が接続されている。
れ、この注入路には■２Ｌ素子４と５のインジェクタ４
５と５５が接続されている。
入力端３６は注入路６２に電流供給するが注入路６２に
ｎ型素子が接続されているときこの電流の太きである。
ｎ型素子が接続されているときこの電流の太きである。
ここでＡは結合係数でありＣＨＩＬ素子３の横方向ｐｎ
ｐ ）ランジスタの電流増幅度にほぼ対応する。
ｐ ）ランジスタの電流増幅度にほぼ対応する。
ただし飽和効果は無視する。横方向ｐｎｐ ）ランジス
タ３７はベース接続となっている。
タ３７はベース接続となっている。
■νは注入路６１を流れる素子１個当りの電流である。
素子３の巾と接続素子数ｎを変えることにより電流■ν
′を変化させることができる。
′を変化させることができる。
上記の結合を直列に配置することにより電流を数桁に亘
って調整することができる。
って調整することができる。
第２図は第１図の装置の平面図である。
第２図の各部分は第１図第３図の対応部分と同じ番号で
示されている。
示されている。
この発明の装置はｎ＋トド−ングのシリコン層とその上
に設けられたｎエピタキシャル層内に作るのが有利であ
る。
に設けられたｎエピタキシャル層内に作るのが有利であ
る。
第１図はこの発明の実施例の接続図、第２図はその平面
図、第３図は実施例中のＣＨＩＬデバイスの断面図であ
る。 図において１と２および４と５は■２Ｌ素子、３はＣＨ
ＩＬ素子、６１と６２．は注入路である。
図、第３図は実施例中のＣＨＩＬデバイスの断面図であ
る。 図において１と２および４と５は■２Ｌ素子、３はＣＨ
ＩＬ素子、６１と６２．は注入路である。
Claims (1)
- 【特許請求の範囲】 １ 第一の注入路６１が外部給電電源Ｖｓに結合され、
この第一注入路に第−Ｉ２Ｌ回路群１，２のインジェク
タ１５ 、２５が結合されていること、第一注入路が一
つのＣＨＩＬデバイス３の注入エミッタ３５に結合され
、このＣＨＩＬデバイスの第一の入力端に第二の注入路
６２が結合されていること、この第二注入路に第二のＩ
２Ｌ回路群４゜５のインジェクタ４５．５５が結合され
ていることを特徴とする異る電流のＩ２Ｌ回路群の給電
装置。 ２ 第二注入路６２に第一注入路と同様に別のＣＨＩＬ
デバイスと注入路が結合されていることを特徴とする特
許請求の範囲第１項記載の給電装置。 ３ ＣＨＩＬデバイスが横方向ｐｎｐ トランジスタ
と垂直ｎｐｎ ）ランジスタで構成されていることを特
徴とする特許請求の範囲第１項または第２項記載の給電
装置。 ４ Ｉ２Ｌ回路が横力向ｐｎｐトランジスタと垂直ｎ
ｐｎ ）ランジスタで構成されていることを特徴とする
特許請求の範囲第１項乃至第３項の一つに記載の給電装
置。 ５ ｎ＋（またはｐ＋）ドーピングのシリコン層とその
上に設けられたｎ（またはｐ）エピタキシャル層１０１
内に作られていることを特徴とする特許請求の範囲第１
項乃至第４項の一つに記載の給電装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19762624584 DE2624584A1 (de) | 1976-06-01 | 1976-06-01 | Anordnung zur versorgung von i hoch 2 l-schaltungen mit verschiedenen stroemen |
| DE000P26245841 | 1976-06-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52149044A JPS52149044A (en) | 1977-12-10 |
| JPS5945258B2 true JPS5945258B2 (ja) | 1984-11-05 |
Family
ID=5979537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52064599A Expired JPS5945258B2 (ja) | 1976-06-01 | 1977-06-01 | Ｉ↑２ｌ回路群の給電装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4143284A (ja) |
| JP (1) | JPS5945258B2 (ja) |
| BE (1) | BE855222A (ja) |
| DE (1) | DE2624584A1 (ja) |
| FR (1) | FR2353959A1 (ja) |
| GB (1) | GB1577191A (ja) |
| IT (1) | IT1079232B (ja) |
| NL (1) | NL7705962A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1097752A (en) * | 1978-02-03 | 1981-03-17 | Tohru Nakamura | Current mirror circuit |
| US4199776A (en) * | 1978-08-24 | 1980-04-22 | Rca Corporation | Integrated injection logic with floating reinjectors |
| DE2837519A1 (de) * | 1978-08-28 | 1980-03-20 | Philips Patentverwaltung | Monolithische integrierte halbleiter- schaltungsanordnung |
| JPS5852870A (ja) * | 1981-09-25 | 1983-03-29 | Hitachi Ltd | 半導体集積回路装置 |
| DE3637158A1 (de) * | 1986-10-31 | 1988-08-11 | Telefunken Electronic Gmbh | Kettenfoermige logikschaltung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2244262B1 (ja) * | 1973-09-13 | 1978-09-29 | Radiotechnique Compelec | |
| US4013901A (en) * | 1974-02-19 | 1977-03-22 | Texas Instruments Incorporated | Stacked logic design for I2 L watch |
| US4065680A (en) * | 1974-07-11 | 1977-12-27 | Signetics Corporation | Collector-up logic transmission gates |
| US3982266A (en) * | 1974-12-09 | 1976-09-21 | Texas Instruments Incorporated | Integrated injection logic having high inverse current gain |
| DE2509530C2 (de) * | 1975-03-05 | 1985-05-23 | Ibm Deutschland Gmbh, 7000 Stuttgart | Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren |
-
1976
- 1976-06-01 DE DE19762624584 patent/DE2624584A1/de not_active Withdrawn
-
1977
- 1977-05-25 FR FR7715912A patent/FR2353959A1/fr active Granted
- 1977-05-26 US US05/800,633 patent/US4143284A/en not_active Expired - Lifetime
- 1977-05-27 IT IT24083/77A patent/IT1079232B/it active
- 1977-05-30 GB GB22711/77A patent/GB1577191A/en not_active Expired
- 1977-05-31 BE BE178057A patent/BE855222A/xx unknown
- 1977-05-31 NL NL7705962A patent/NL7705962A/xx not_active Application Discontinuation
- 1977-06-01 JP JP52064599A patent/JPS5945258B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52149044A (en) | 1977-12-10 |
| US4143284A (en) | 1979-03-06 |
| FR2353959A1 (fr) | 1977-12-30 |
| GB1577191A (en) | 1980-10-22 |
| FR2353959B1 (ja) | 1981-07-03 |
| IT1079232B (it) | 1985-05-08 |
| NL7705962A (nl) | 1977-12-05 |
| DE2624584A1 (de) | 1977-12-15 |
| BE855222A (fr) | 1977-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6019669B2 (ja) | 集積回路 | |
| US4028564A (en) | Compensated monolithic integrated current source | |
| JPS5945258B2 (ja) | Ｉ↑２ｌ回路群の給電装置 | |
| JPS586416B2 (ja) | ヒステリシス特性を有する限界回路 | |
| JPS5818786B2 (ja) | 横方向トランジスタ | |
| EP0037818B1 (en) | Current source having saturation protection | |
| US4246500A (en) | Current mirror circuit | |
| US5585752A (en) | Fully integrated, ramp generator with relatively long time constant | |
| US4243896A (en) | I2 L Circuit with auxiliary transistor | |
| US4140922A (en) | Amplifier stage for the current supply of I2 L circuits | |
| US4158146A (en) | Device for coupling transistors operated in I2 L to a transistor operated at a higher bias-current | |
| EP0346978B1 (en) | Integrated current-mirror arrangement comprising vertical transistors | |
| US4080577A (en) | Semiconductor integrated circuit | |
| JP3008952B2 (ja) | Ｎｐｎ逆ベータ感度を減少させたフィードホワードダーリントン回路 | |
| JP2000323935A (ja) | 高耐圧出力回路 | |
| JPH0244759A (ja) | 半導体集積回路装置 | |
| JPS60806B2 (ja) | 集積された負帰還増幅器 | |
| JPH0124377B2 (ja) | ||
| JPS5910819Y2 (ja) | 発振回路 | |
| US4740720A (en) | Integrated injection logic output circuit | |
| KR810001439B1 (ko) | 반도체장치 | |
| JPH0614496Y2 (ja) | 電流ミラ−回路 | |
| US4199776A (en) | Integrated injection logic with floating reinjectors | |
| Hart et al. | Bipolar LSI takes a new direction with integrated injection logic | |
| JP2537235B2 (ja) | 定電流回路 |