JPS5944775A - 電気回路の相互接続方法及びそのためのジヤンパケ−ブル - Google Patents

電気回路の相互接続方法及びそのためのジヤンパケ−ブル

Info

Publication number
JPS5944775A
JPS5944775A JP58137429A JP13742983A JPS5944775A JP S5944775 A JPS5944775 A JP S5944775A JP 58137429 A JP58137429 A JP 58137429A JP 13742983 A JP13742983 A JP 13742983A JP S5944775 A JPS5944775 A JP S5944775A
Authority
JP
Japan
Prior art keywords
substrate
interconnects
interconnect
cable
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58137429A
Other languages
English (en)
Inventor
ギヤ−リ−・アレン・ニ−ゼル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPS5944775A publication Critical patent/JPS5944775A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09418Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10681Tape Carrier Package [TCP]; Flexible sheet connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一般に高密度の′tl(気的相互接続に関し、
更に詳細には、相隣る基板上に配(2)(された電気回
路の至近間隔をおくIJ−P#i!を電気的に相互接続
するための方法及び装置に関する。
電子装置内の一つの点を他の点に接続するためには、こ
れら点間にある導電路捷たはリード線、及びこのリード
線を上記2つの点に接合する方法が必要である。一般に
用いられている型のリード線としては、個別的ワイヤ、
−76リント配線、及び半1)]パンゾがある。成る特
定の用途に対してどの型のリード線を選択す゛るかは、
2点間の距離、リード線の密度、及びリード線交差の有
無鄭f:考慮して決定される。刀・かるリード線は、機
械的に(汐11えげ、ピンとソケットとの接続器、弾性
接続器、半田かしの巻付け、機城的締付け、及び超音波
溶接により)、または熱的に(例えば、半田及び熱圧着
溶接により)、または化学的に(例えば、電気めっき及
び導電性接着剤により)接合される。
どの手IQt=選択するかは、リード線、リード細密度
、経済性、環境(1h、気的、研械的、熱的及び雰囲気
的の)、及び断路可能性に対する(カ械的及び材料的適
合性等を考慮[7て決定さtzる。集積回路及び他の電
子装置が益々複雑化するにつJtで、益益高密度化した
相互接続用導電体パターンを提供することが心壁となっ
てきている。しかし、かかる高密度を提供することは、
例えば点間配線、プリント配線盤、厚膜及び薄膜混成回
路、及び弾性導電体のような従来からある相互接続技術
の能力を越えるかまたはこれに無理を与えるものである
真に高い解像IWfたは微細線の配列を提供しようとす
ると、また、相互接続済み装置の増付は及び実@につい
ての付随的問題が生ずる。
これらの相互接続及び実装の問題は、「イメージバー」
として総称的に知ら)1.ているマーキング技術の分野
において特に大きな問題である。本明卸)書において用
いる1イメージパー」なるNf’tは、データセットを
、一般には紙である「ハードコピー」上の対応のマーク
のセットに変換するための装置を意味する。この飴はま
た、4込み電子(トランスジユーザ)のアレイがフルペ
ージ山付の画累を叶込むよりになっている全ての形式の
プリントパーを包含する。マーキングされる媒体は、連
列、上記パーを通って移動し、これにより、トランスジ
ューサがデータの入力データ流の指示の下で選択的にイ
ネーブルされるにつれて全ページが書込すれる。このよ
うなデータ流は、例えば、コンピュータ、ワードプロセ
ッサ、ラスク入力スキャナ、またはリードパーによって
発生させられる。
「リードパー」とは、可視像を捕獲して、これを表現す
る電子的データセットに変換することのできる装置であ
ると考えるべきものである。印刷物″f:電子的に読取
るCODスキャナアレイはリードパーの典型的な形式で
ある。システム的に考えると、こitら装置はイメージ
パーに対する相補的なものである。しか(7、相互触接
の観点からは、本明細譬において説明する考察、特に本
発明の方法は、なおリードパーに適用されるものである
イメージパーを用いると、マーキング処理は。
電荷をAiL−理済み@縁受容体(例えば紙)上に与え
るという方式のガス放電式111.子It: dにおけ
るように直接的に行かわれるか、または、画像を中IH
1受容体上に形成し、次いでこの画1ff現1俊して紙
に転写するという方式によって間接的に行なわれる。
直接的マーキング手法としてid、−1:だ、部分約1
たは全rlJのインキジェットアレイがある。間慶的マ
ーキング手法としては、発電ダイオードプレイ、液晶光
弁アレイ、薄膜磁気ヘッドのアレイ、及び種々の電界発
生アレイがある。
所韓のトランスジューサの密度tよ、いうまでもなく、
行なうべきプリントの型(例えばフメント、図式1等)
及び所望の解像度によって定まる。高品質の解像度を満
足させるために砿t、全てのイメージパー技術に共通の
要件として、噸形成紫子を線に沿って25.4調(1イ
ンチ)当シ200ないし600の空間的頻度で配置する
ことが必要である。25.4咽当り400という中央値
をとると、254g(10インチ)のパーに対しては全
数約4,000のトランスジユーザが必すとなる。
各トランスジューサをドライバ寸たはスイッチによって
制御し、これにより、入力データ流によって指示される
適切な値の′電流またf′i電圧を与えてマーキングを
行なうことが必要である。大規模集4%(LSI)技術
を用いて一群のドライバ並びに付属のアドレス指定及び
メモリ回路を、これが駆動するトランスジユーザとし−
〔同一基板(例えばシリコン)上に作ることができるな
らば、トランスジューサ及びドライバを相互接続するた
めのリード線の/4’ターンを、上記トランスジューサ
’を作るのに用いたと同じ高M1域度方法(例えば薄膜
沈着及び線描写)を用いて作ることができる。この手法
を用いると、最も簡単なイメージパーtj:、全てのト
ランスジユーザ及びは十■学装置、が単一に一ジ巾基4
反上に作られているというモノリシックパーである。し
かし、多くの場合において、トランスジユーザ及び付属
の′醒子工学装置を同一基板上に巣檀するという手法は
、LSI装置で得られる電流及び重圧の範囲に対する現
在のiI?+J限があるので、実用的でない。かかる装
置を大形の(−!−ジ11〕の)基板上に作ること1l
−tまた、現在は商業的に実施可能とは考えられない。
これに対して、イメージパーの諸部分を別々の基板上に
作るという混成手法に従うのか経済」=よシ効果的であ
る場合が1叶々ある。例えば、単一の基板ま充はいくつ
かのモジュラ基板上に作ったマーキングトランスジュー
サを、他の基板上に作ったドライバ電子工学装置に接合
する。次いで、上記別々の基板を相互接続し、そして実
装して一体的イメーノバーを作る。
イメージパー形成に対して混成手法を用いても、密に間
隔配置αしfc’)−ド線を、井込み時に各トランスジ
ユーザに指令するドライバ4f、子工学装置と相互接続
するという問題がある。かなり多政のトランスジューサ
があるので(ベーノIIJバーに対して4.ODD程I
W)、断髪のドライバの1同者文を減らずためにトラン
スジユーザを7トリツクスアドレス指定することが望寸
しい(常に可能とQま限らナイが)。典型的なnXmマ
トリックスアドレス指定手法においては、トランスジユ
ーザ1、n十1.2n+1・・・・・・・・・(m−1
)n−+−1を部紗し合わせ(行1に対応する)、そし
てトランスジュー1す】、2.3.4・・・・・・mを
接続し合わす(列1に対応する)。n行及びm列が在る
と、多数のトランスジューサリード線相互接続部が必要
となるばかりでなく、更に上記接続し合わされたトラン
スジユーザに対する多数のリード#i!交差部が必要と
々る。全てのマーキングトランスジューサ並びに全ての
行及び列の相互接続部を同一の基板上に作ることが望ま
しい。このような構成にすると、外部接続部の個数が対
応的に減少する。即ち、このマトリックスアドレス指定
手法において用いるドライバの個数まで減少する。
複雑なマーキングトランスジユーザ構造に対しては、ペ
ージ巾基板は、歩留りが低いという主な理由によυ、実
用的でない。かかる構造に対しては、いくつかの短尺の
トランスジューサモジュールを並列させて突き合わせる
ことによってページ巾バーを構成することができる。こ
の構成にすると、モジュール対モジュールの相互接続部
及びモジュール対ドライバ電子工学装口の相互接続部が
あることになる。このことは、マーギンブトランスジュ
ーサ基板の外部で接続しなければならないリード線密度
が、例えば25.4*ui(1インチ)当り10から典
型的にij、 25 、4 mm嶺シ50ないし100
へ増加することを意味する。また、多くノIJ−ド線交
差部をモジュールの外部に作ら々ければならない。モジ
ュールがトランスジューサを一つの縁に沿って有してい
る場合には(例えCj薄膜磁気ヘッド)、全ての外部接
続部は、一般に、反対の縁に作られることになり、突合
せがなされている辺上には作られない。モジュールがト
ランスジューサを面の中央部に(例えは、成る苔千のイ
メージバー内に)有している場合には、リード線を、突
合せがなされてない両縁トで接続することができ、従っ
てリード・腺間l涌を2倍にするこ表ができる。
これらのマトリックスアドレス1旨定式モノニライメー
ジバーに対してtよ、外部相Ii接続部を最少限化する
ために、可及的多くの相互接続1’51+を、トランス
ジューサ担持のモジュール上に作るべきである。モジュ
ール対モジュール相互接続部(即ち、単一のドライバに
対する別々のモジュール上のトランスジューサの群の相
互接続部)は、ドライバ電子工学装置を保持している同
じ基板上にリード線のパターンを形成することによって
作ることができる。かかる接続部に対する線間隔は比較
的大きく、従って、従来の技術を比較的容易に用いるこ
とができる。勿論、最も望甘しくは、リード線の・臂タ
ーンをモジュール上の線間隔に整合させて基板上に形成
し、接続すべき全てのリード線をイメージバー内で互い
に対向整列はせることができるようにする。マーキング
トランスジューサ基板材料の熱膨張係え文はリード線・
9ターンを形成した基板の熱膨張係数と常に整合すると
は限らないから、基板及びモジュールm1の相り接続部
における歪逃しのための融通性を与えることが望ましい
適切に整合させることのできるリード線のパターンを提
供することが可能である場合には、従来の弾性接続器を
用いて一括接続を行なうことができる。同様に、従来の
可撓プリント回路盤を用いてモジュール及び基板間の接
続を行なうことができ、る。弾性接続器も、またはプリ
ント町撓配腺も・全てのイメージバーの基板対基板接続
手法に対して適当するとは限らな眞。これら手段による
接続には適さないトランスジユーザ及びリード線の配置
または・臂ターン及び間隔の変化がある。かかる場合に
は、相隣る基板上の至近間隔をおく、または配置を異に
するリード線またはゼンデイング・平ツド相互間の可撓
接続を可能ならしめる相互接続手段を用いることが極め
て望ましい。
チップの段1昔において最も広く用いられている相り接
続技術はワイヤゲンデイングである。しかし、ワイヤデ
ンデングは一度Vこlツイヤ1本の割で行なわれるもの
であり、従って比較的時間がかかる。また、ワイヤゲン
デイングは装置腎の周辺に限定すれる。ワイヤポンデイ
ングシこ代る手段であるフリツゾチップ及びビームリー
ドか、↓、特に大形のチップに対しては、混成回路相互
、jg続部を作るため望まれる融通性を提供しない。ま
た、フリップチップ及ビームリード手法にt、J、細別
的な処叩上郊がちり、そのために歩留りが低下し及び費
用が増大する。近時、いわゆるテープ昶ンプ1イング技
術が、個別集積回路のビンディングを自動化及び量産化
する経済的手段として開発されている。当初の方法はテ
ープ自!$I7I’Mンディング(TAB)と呼ばれて
おり、この方法においては、隆起した接点ノfツドまた
はバンプを具備するICCチップラノ平ターン蝕刻した
テープ形式のリードフレーム(一般的には銅の箔)に自
動的にデンディングする。
これを変形したものであってバンプ形テープ自動ゼンデ
イング(BTAB)として知られている手法が、ICC
チップ上隆起バンプ接点を形成することに付随する製作
上の問題を回避する手段として開発された。BTABに
おいては、各リード線の端部にバンプを設け、このよう
にして普通のICチップに対する一括ゼンディングを可
能ならしめる。この量産的・ビンディング手法(TAB
の例における)は、特に車−チップIC装置の実装にお
いて、商業的に採用可能であることが認められている。
しかし、この技術を混成類小形回路に適用することは更
に困難な問題であることが認められている。即ち、上述
から解るように、かかる混成回路(例えば、イメージバ
ーに対するトランスジユーザまたはドライバモジュール
)においては、装動の型、大きさ、厚さ並びに相Ii、
接枕用金属化の・ぐターン及び配置が種々に異なってい
る。
最近、ボラック(Po1lack )、ケラ−マン(に
ellerman )及びネーゼル(にneezel 
)にかかる「高密度箱、気回路及びこれに対する相互接
続部の形成方法J (Methocl of Form
lnq a HlqhDensity Electrl
cal C1rcult and Interconn
ectsThereto )なる発明の名称の係属中の
米国特許出願において新型のバンプ形可撓プリント配線
が提案されており、その内容を、58 曲として本明細
nにおいて説明する。この米国特許出願においては、隆
起マツシュルーム形バンプの二次元アレイが、至近間隔
配置したリード線に対する接点を提供する(絶縁1−を
介して)。上記バンプ形のリード覗は次のようにして作
られる。即ち、先ず、線描写のホトレゾストノやターン
を用いて、γft、気めっきまたは電鋳によってリード
線の・ぐターンを作る。次圧、この導電体の上に薄い絶
縁性の感光性膜を被覆する。その後、リード線巾バイア
スの二次元アレイを上記感光性膜内に形成し、該バイア
スを、その下に横たわっている導電体を露出させるよう
に整合させる。上記バイアスは、相隣るバイアス間の間
隔がその下に(黄たわっている回路内の相隣る導電体間
の間隔よりも大きくなるように、所定のマトリックスア
レイとして互いに間隔配置される。次に、導電性材料を
上記バイアスを通して上記感光性膜上に′m気めっきし
、比較的大形のマツシュルーム形接点バンプを形成する
。強度を強めるためには1.kn己バンプをエポキシの
f−で被(麓し、碩化後、この層を研削して平坦なビン
ディングパッドの二次元アレイを露出させる。
本発明は、上述したボラック等の相互接続手法を(に拡
張し、riJ婦回路の両端部に隆起接点のマツシュルー
ム領域を有する高密度バンプ形ジャン・fケーブルを提
供、することを目的とするものであり、この本発明のケ
ーブルは、相隣る基板上の回路間の相互接続を行なうだ
めの一括ボンディングを可能ならしめるものである。
本発明はまた、相隣る基板上の′醒気回路を相互接続す
る方法を提供するものである。この本発明の方法におい
ては、先ず、接げすべき各基板の面に所定]やターンの
ビンディング・そラドを形成する。
その鏝、各端部にバンプ相互接続+xl(のフィールド
・卆ターンを有する可撓ジャン・9ケーブルを形DKf
る。上記バンプ相互接続部のフィールド・ぐターンは丘
記基板上のポンプイングツやラドの−やターンに対応し
ている。+、!IIち、上記ジャン・2ケーブル上のマ
ツシュルームフィールドパターン&J:、 、S続t 
べき基板上のビンディング・母ツド(「センディング足
跡」)のパターンの鏡像である。仄いで、上記のそれぞ
れ対応するパターンのバンプ相柘従続81(をE記基板
上のゼンデイングノヤツドに学舎させて一1舌デンディ
ングする。好ましくは、このビンディング段階は、再流
れ半田付け、;% !E t、1・ぜンディング、また
は裏当て板によって加えられる締付は圧力(リード線及
びこれと相溶性のバンプ相斤接続部の冶金学的接合を生
じきせる)による。本発明方法の他のD11打でにおい
ては、ゼンフ”インクの段階を、半田啄−ストまたは・
A ’+[性工rキシのような導電性接合剤の使用によ
って行なう。
以斗、本発明を図面を参照して詳細に説明する。
相隣る基板上の′−程気気回路相互接続するための本発
明にかかる方法を第1図に示す。個別の導電体またはリ
ード線12が、可撓ジャン・母ケーブル10上の1逢起
バンプ形相互接続部14の対の間に延びている。バンプ
形相互接続部14は上記ジャンパケーブルの下面から外
方へ延びており、相隣る基板]6及び17上の一?ンデ
イング、?ツド18及び19のパターンにそれぞれ対応
する二次元面積プレイまたはフィールド・やターンを形
成している。ジャンパケーブル10のための回部支持体
は、基板16及び17の相互間の歪みを逃す作用のある
もの(例えば、熱1彫張の差を考慮に入れたもの)であ
ることが望ましい。しかし、要すれは、上記ケーブルの
端部を、例えば、そのテープのバンプなし側に堅い材料
をデンディングするというような方法により、堅くして
もよい。イ1,1ン1から解るように、上記ケーブルの
長さは、ピンディング部位a II 間の距離、即ち、
アビンディング・母ツドの・平ターン22及び32の相
互間の小rJ#によって決められる。相反接続部J4の
フィールドパターンの形状も同様に、結合すべき基板上
の+I?ンデイング部位の形状に応じて定寸る。
前述したように、本明細書において説明する接続方法は
、超小形電子工学的相互接続の分野の多数の方面に対す
る広い用途を有す。即ち、鏝で詳述するように、本発明
に従うポンディングに適当する基板としては、マツシュ
ルームバンプ形基1反、厚膜混成回路、薄膜混成回路、
及び個別ICチップがある。基板に共通する装作として
、ジャン・9ケーブル上に隆起しているマツシュルーム
バンプ形相互接続部のフィールド・やターンeこ反映さ
れるi4ツドのビンディング足跡のあることが必要であ
る。、上記ジャン・平ケーブル上の相互接続部は隆起し
たバンプであるから、基板16及び17上にはバンプ捷
たは1雀起頃域のある必惨はない。各+1?ンデイング
パツド18及び工9は、ケーブル上の対応のマツシュル
ーム形相互接続部とほぼ同じ大きさであるべきである。
特に、小形の)げンディングノ臂ツドに対して、相反接
続部14の一つによって短絡される可能性のある#1ど
に接近した裸かの導電体があってはいけない。かかる導
電体を近づけなければ々らない、鴨合には、勿論のこと
として、該導電体を絶@層で被覆することが必要である
また、基板J6及び17上の回路の・やターン解像度は
、ゼンディンダノ9ツド18及び19.IQびにパッド
自体に対するリード・線のパターン形成を可能ならしめ
るのに充分なものであることが囁ましい。
第2図は、本発明にかかる央1!11例ジャンノやケー
ブルの端部を詳細に示すものである。図示の構造は、好
ましくは、前掲のボラック等の米国tp+許出願に開示
されている方法で作られる。この方法を用いて、導゛屯
リード1腺22のパターンを、例えば電気めつきまだは
電鋳により、1丁撓支持体20上に形成する@次いで、
導電リード!22を、例えばポリイミドのような絶縁物
の薄嘆層26で被覆する。上述した工程によシ、個別・
、4重り一ト°線を担持する可撓基板が作られる。第2
図に示すリード線の本数及び形状(J1第11)1の可
撓ジャン・!ケルゾル10の・端部並びにこれに付属す
るリード%jfi】2及び相互接続部J4を詳・1川に
示す部合計、1111単化しである。第1図についで説
明したように、この可撓ジャン・ぐケーブルの形状は、
吠る特定の相互接続法についての必要性に応じて7A、
: c r7r能である。レジストパターン電気めっき
または電鋳を用いてジャンパケーブルを作れQ」:、使
用し得る形状における広い寛容度が可能となる。
再び第2図について説明すると、緩数の油路28を絶縁
物層26を]通して形成し、4市リード@22を選択的
に罐出はせる。この」=1vは、絶縁物/1iN26が
、好ましくはそうであるように、感光性材料から成って
いる場合にe」、′q真蝕刻によって極めて迅速に行な
われる。この形成芒れたバイア ス(7) /等ターン
は、最後にノヤンバヶーフ/l/ ト一括がンディング
ネれるべきJ、j二4反、Hの・やラドのデンディング
足跡に対応する。例えは、ff” 11−21に卦いて
、この対応はゼンデイングノぞラド18または】9との
対応である。しかし、通路28は、相隣る通路間の間隔
がその下に横たわるリード線22の間隔よりも大きくな
るように、二次元マトリックスアレイにおいて乱いに間
隔をおく。
次いで、このパターン形成済み基板をめっき浴に浸漬す
る。そこで、各通路を通して絶縁物層26上に行なわれ
る電気めっきによυ、隆起したマツシュルーム形バンプ
相互接続部23が形成される。以上から解るように、こ
のようにして形fj’2されたバンプ相互接続部は、接
触面積及び相互間隔の両方について導゛市リード線22
よりも大きい相互接続点を提供する。隆起バンプ相互接
続部23相互間の電気的旧縁を保持し、及びこの構造体
に全体的々機械的一体性を与えるために、絶縁物の閉じ
込め層25を被着する。前掲のボラック等の米国特許出
願において説明されているように、この絶縁物層は、好
ましくは、例えば液体二d?キシのような高分子材料か
ら成っており、これは、厚い順応性被覆として被着させ
ることができ、且つその場で硬化させることができる。
第2図に示すように、相互梯続バンプが突出するように
彰バンプを、): Nt、’被覆で部分的に被覆するの
が府に有利である。この工程の後、プラズマエラチング
ラ行なって余分のエフ]?キシを除去する。′^発すれ
は、追加の導電性材料、例えば金を一ヒ記んに出したバ
ンプ相互接続部23に被着する。この段階で、ジャンパ
ケーブルが完成し、別々の基板上の1「!j路の相Li
J妾続に用することのできる吠帽となる。
前述したように、マツシュルームバンプ型ジャン・ぞケ
ーブルの特に有利な使用は、イメージバーの構成におけ
るドライバ及び1倫耶先子工学長1ηに対するトランス
ジューサの高密度相q接続においてである。マトリック
スアドレス指定によって相互接続密度を減少させること
ので@ない型のイメージバーに対しては、トランスジユ
ーザリード線を、25.4朋(1インチ)当り300な
いし500の密度で、付属の市子工学湊tlf VCC
晴晴なければならない。電子王学湊鮪を1・<Yりの基
板上に取付け、そして、例えId 8 ?1格子のマッ
ンユルームを具備するジャン・母ケーブルを用いて接点
密度を25.4w当、9400から25.4rRm当り
5゜へ減少させることにより、相反接続を遂行し巨っト
ランスジューサ基板中を約5.0a冒m(約0.2イン
チ)増大させることができる。
前述したように、マトリックスアドレス指定可能の混成
イメージバーに対しては、複数群のトランスジューサを
接続し合わさなければならない。
相互絶縁のやり易さの点から考えると、トランスジュー
サ及びリード線を作るのに用いるのと同じ高解像度方法
を用いてこれと同数の相互接続を行なうのが好ましい。
この手法に従えば、25.4圏当り約50ないし1oo
の基板対基板の接続を行なうだけで済む。このような手
法を第3a図及び第5b図に線図的に示す。第3a図に
おいて、トランスジューサモジュール3oけ、千鳥形列
のビンディングパッド34に相互接続されたトランスジ
ューサ32を有す。個別モジュール3oは堅く固定し合
わされてイメージバーを形成する。1配モジュールをマ
トリックスアドレス指定すルタめの、及び付属の電子工
学装偵i1 YJe−ド(図示せず)に接続するための
相互接続を行なうために、第5b図に示すよりなノ4タ
ーンの隆起バンプ相互接続部を具備するジャンパクープ
ルを備備する。この図は、バンプ相互接続部のフィール
ド・ぞターンを上から見た図、即ちジャン・ぐケーブル
構造体を通して見下ろした図である。第3aMのモグイ
クン昆す父イメージバーに一括rfンデ”インクすると
、各モジュール30上の第1の(即ち最左の)トランス
ジューサ32は他のモジュールの各々上の第1のトラン
スジューサと直列接続きれる。このようにして、第3b
図におけるノ9ツド31 a又、31b、31c及び3
 ] d並びにこれらの間の伺九のリードI腺から成る
回路によってトランスジユーザ32a532b、32c
及び32dのそれぞれの1ビンデイングパツドを一括ゼ
ンディングし台ゎずと、これらトランスジューサは重列
接続さノする。次いで、この回路を、ドライバ電子工学
装置1″1゛ツ?−ドへの接続のために大形のボンディ
ング・?ラド33に接続する。このマトリックスアドレ
ス指定手法を完成するために、第3a図における残りの
トランスジューサを第3b図に示すノ9ターンのノ9ツ
ドによって同様にMMNし合わす。即ち、このようにし
てマツシュルーム型フィールドジャンノ母ケーブルヲ用
いることにより、トランスジューサ基板上の電極(叩チ
センデイング・ぐラド34)を一括?ンデイングするた
めの手段、及び、隣υの’rli子工′−1!装置デー
トに接続するだめの遥かに低密度のゼンデイングバン7
°33を提供するための手段が提隼される。
イメージバーに対する適用のほかに、本明細書に記載す
る接続方法はまた、超小形電、子工学業界の他の高密度
相互接続の要求に対しても同様に好適する。−例をあげ
ると、相隣る2つのICチップを接続することが必要で
ある混成回路において、マツシュルーム型フィールドジ
ャンi4 ケ−7’ルを用いて、第4a図及び144b
図に示すような2つのチップの周辺ボンディングを行な
うことができる。即ち、第4a図は相隣るチップ40及
び42を示すものであり、その各々は周辺ボンディング
、fラド41及び43をそれぞれ有しでいる。第4b[
aはチップ40及び42を接続するだめのノヤンパケー
ブルを示すものである。)くンプ相互接続部440ノl
ターンはチップの・Pラド41及び43に対する接点を
提供する。
付属の装置へ入るリード線及びこれから出るリード線、
並びに共通電源及び接電入力端子の装備は第2の・母タ
ーンのバンプ相互接続部46を介してなされる。−例を
あげると、シフトレジスタ及びラッチチップを、第4 
a D化及びg4b図に示す手法を用いて便利に接続す
ることができる。このような手法は、一括・!ンデイン
グ、及び、例えは従来のワイヤボンディングと比へして
場所の節約を有利に提供するもので娶る。
また、本発明の方法は第4a図及び第4b図に示す周辺
ポンディング手法に限定されるものではなく、1Cチツ
プの格子アレイ接続にも同様に適用可能である。集積度
が高くなるにつれてより小さな面積により多くのリード
線が必要となるから、格子アレイ形の接点配置を用いる
ことが必要となる0このような構成はまた、リード線を
、大部分の従来のICチップにおけるように周辺だけに
配置するということをせずに、リード線を必要とする場
所に近づけて配置することができるので、高速回路に対
しても有用である。周知のフリップチップ相互接続法は
、現在用いられている格子アレイ接続手法の一つの形式
である。しかし、このフリップチップ手法の一つの欠点
は、チップを突合わすのに必要である追加の処理工程の
ために装置の歩留りが低下する可能性があるということ
である。IC上に格子アレイのゼンデイングノクツドの
・卆ターンを形成し、及び鏡像のマツシュルームアレイ
のノ’?ターンを本発明のバンプ形テープ上に形成する
ことにより、上記格子アレイ形1Gチップをそのパッケ
ージのリード線に、寸たけ混成回路に接続することがで
きる。後者の場合においては、チップに接続するために
高密度格子アレイを用い、そして混成回路に接続するた
めにより低い密度のアレイを用いるという場合に、上記
ジャン・母ケーブルを1密度変換器」として用いること
がまた有用である。このi―様を第5図に線図的に示す
。図において、例えばバンプなしのLSIまたはVLS
Iチップに接続されるバンプ相互接続部50のフィール
ドパターンの密度は、6・0えは混成回路に接続するた
めのバンプ相互接続部52のより低密度の・母ターンに
交換される。
当業者には解るように、以上においては本発明の方法及
び装置を、説明を明瞭ならしめるだめの例示的構成につ
いて説明した。当業者には明らかに解るように、多くの
代行、変形及び変更が可能である。例えば、成る肴定の
用途における相互接続の所安条件によっては、バンプ相
Ti接続部のフィールドパターンを、図に一般的に示し
たようにジャン・やケーブルの1司じイ1用に閂己71
貨するということをせずに、ジャンパケーブルの相異な
る面に配設することが望ましい。従って、本発明は、!
持11・:清求の範囲にlC;載の如き本発明の12#
神及び11・Iλ囲内にある全ての代替、変形及び変更
全包含するものである。
【図面の簡単な説明】
第1図は本発明のジャンパケーブル及びゼンデイング方
法を線図的に示す、f+視図、第2図は本発明のジャン
・やケーブルの細部を示す部分斜視図、第6a図はトラ
ンスジユーザのモジュールの例並びに付属のリード線及
びぜンデイング・ヤツドを線図的に示す平im図、H<
 3 b図はi%3a図のモジュールヲ相ff−接ト光
するためのノヤン・やケーブル」二の隆起バンプのフィ
ールド・やターンを線図的に示す平面図、第4aしlは
周囲ピンrイングツイツトを有する相隣る2つのICチ
ップを線図的に示す平面図、第4b図は第4a図のチッ
プを互いに及び付属の装置と相反接線するだめのマツシ
ュルームバンプ型ジャンノぞケーブルを線図的に示す平
面図、第5図は接点密度変換を行なうだめのマツシュル
ームバンク0型ケーブル手法を線図的に示す平面図であ
る。 12・・・導電リード線、14・・・隆起バンプ相互接
続部、】6.17.20・・・基板、25・・・絶縁物
閉じ込め層

Claims (1)

  1. 【特許請求の範囲】 (1)相隣る基板上の笥1気回路を相互接続する方法に
    おいて、 (a)  各基板の面上に所定パターンのビンディング
    パッドを形成する段階と、 (b)  i部にバング相互接続部のフィールドパター
    ンを有するノヤンパケープルを形成する段階とを有し、
    上記フィールドパターンは上記基板上のポンプイングツ
    マッドのノ+ターンに対応しておυ、更に。 (c)  上記ジャンパケーブルの各端部上のバンプ相
    互接続部を上記基板上のそれぞれ対応するyjrンデイ
    ングパツドに一括ボンデイングする段階を有する相互接
    続方法。 (2)  バング相互接続部を形成する段階が、上記相
    互接続部を低融点合金で形成することを含んでおり、 上記相互接続部をボンデイングノゼツドにビンディング
    する段階が、再流れ半田付けから々つでいる特許請求の
    範囲第1項記載の相互接続方法。 (3)  バング相互接続部を形成する段階が、上記相
    互接続部に金の外部被覆を形成することを含んでおり、 上記相互接続部をピンrイングツ!ツドにビンディング
    する段階が、熱圧着ボンディングからなっている特許請
    求の範囲第1項′記載の相互接続方法。 (4)  ノヤンパケーブルを形成する段階が、バンプ
    相互接続部に電気接点金属外部破榎を形成することを含
    んでおり、 上記相互接続部をビンディング・!ラドにボンディング
    する段階が、上記ジャンパケーブルを基板に圧力締付け
    することからなっている特許請求の範囲第1項記載の相
    互接続方法。 (5)ビンディングの段階が、相互接続部をビンディン
    グ・!ラドに導電5性接合剤をもって接続することから
    なっている特許請求の範囲第1項記載の相互接続方法。 (6)  導電性接着剤が、4醜性エポキシからなって
    いる特許請求の範囲第5項記載の相互接続方法(7) 
    (a)  互いに反対の端部を有し、且つ上記端部相互
    間に延びる複数の導電リード線を含む可撓基板と。 (b)  上記基板の端部に隣接する該基板の面部分上
    にある複数の隆起パンツ相互接続部とを備えて成り、上
    記相互接続部は上記導電リード線に対する選択的な電気
    的接続を提供することf特徴とする電気回路を相互接続
    するためのジャンノゼケーブル。 (8)  パンダ相互接続部が、二次元面積アレイを形
    成している特許請求の範囲第7項記載のソヤンノ9ケー
    ブル。 (9)基体の一端部におけるパンダ相互接続部の面積ア
    レイが、反対端部における相互接続部の面積アレイと異
    っている特許請求の範囲第8項記載のジ、ヤンパケーブ
    ルウ 00  更に、可撓基板の各端部において、・9ング相
    互接続部の面積アレイを堅く支持するだめの手段を含ん
    でいる特#’H青求のf19.間第9頂記f+Niのソ
    ヤンノ9ケーブル。 旧) 隆起パンダ相互接続部が、基板の同一面の諸部分
    上に配置されている特許請求の範囲第7項、第8項、第
    9項またはfff10項記載のジャン/’ケーブル。 (121隆起パンダ相互接続部が、基板の相異る面の部
    分十に配gtされている特許請求の範囲第7項、第8項
    、第9項または第10項記載のジャン/4’ケーブル。
JP58137429A 1982-08-03 1983-07-27 電気回路の相互接続方法及びそのためのジヤンパケ−ブル Pending JPS5944775A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40466782A 1982-08-03 1982-08-03
US404667 1989-09-07

Publications (1)

Publication Number Publication Date
JPS5944775A true JPS5944775A (ja) 1984-03-13

Family

ID=23600546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58137429A Pending JPS5944775A (ja) 1982-08-03 1983-07-27 電気回路の相互接続方法及びそのためのジヤンパケ−ブル

Country Status (2)

Country Link
JP (1) JPS5944775A (ja)
FR (1) FR2531599A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016528933A (ja) * 2013-07-02 2016-09-23 ジャイラス・エーシーエムアイ・インコーポレーテッド ハイブリッド相互接続

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554033A (en) * 1984-10-04 1985-11-19 Amp Incorporated Method of forming an electrical interconnection means
DE3445742A1 (de) * 1984-12-14 1986-06-19 Siemens AG, 1000 Berlin und 8000 München Einrichtung zur elektrischen verbindung der gedruckten schaltungen zweier in einer ebene benachbart angeordenter leiterplatten

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271214A (en) * 1960-10-19 1966-09-06 Sanders Associates Inc Method of making flexible multiconductor wiring units
US3391451A (en) * 1965-03-22 1968-07-09 Sperry Rand Corp Method for preparing electronic circuit units
US3387365A (en) * 1965-09-28 1968-06-11 John P. Stelmak Method of making electrical connections to a miniature electronic component
FR2118221A5 (ja) * 1970-12-14 1972-07-28 Tokai Rika Co Ltd
DE2831984A1 (de) * 1977-07-21 1979-02-01 Sharp Kk Elektrische verbindung zwischen zwei auf getrennte traeger aufgebrachten elektrischen schaltkreisen
US4268956A (en) * 1977-10-13 1981-05-26 Bunker Ramo Corporation Method of fabricating an interconnection cable

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016528933A (ja) * 2013-07-02 2016-09-23 ジャイラス・エーシーエムアイ・インコーポレーテッド ハイブリッド相互接続

Also Published As

Publication number Publication date
FR2531599A1 (fr) 1984-02-10

Similar Documents

Publication Publication Date Title
US5933712A (en) Attachment method for stacked integrated circuit (IC) chips
US7221048B2 (en) Multilayer circuit carrier, panel, electronic device, and method for producing a multilayer circuit carrier
EP0680082B1 (en) Structure for mounting semiconductor device and liquid crystal display device
US7656041B2 (en) Semiconductor device and its manufacturing method
US6424030B2 (en) Semiconductor memory module having double-sided stacked memory chip layout
TW508766B (en) Semiconductor device
TW557521B (en) Integrated circuit package and its manufacturing process
JP4444681B2 (ja) 半導体ダイ間の容量性通信をサポートする集積回路アセンブリモジュール
JPS5914660A (ja) マルチレベル集積回路パツケ−ジング構造
JP3224978B2 (ja) 半導体装置
CN103384913A (zh) 具有中心触点与改进地或电源分布的增强堆叠微电子组件
JPH0766371A (ja) 垂直チップ・マウントのメモリ・パッケージ及びそれを製造する方法
JP2798027B2 (ja) 液晶表示装置およびその製造方法
JPS5944775A (ja) 電気回路の相互接続方法及びそのためのジヤンパケ−ブル
JP3004931B2 (ja) 半導体接続基板の製造方法、及びベアチップ搭載ボード
JPH0481332B2 (ja)
JP2507564B2 (ja) マルチチップ半導体装置とその製造方法
US5179396A (en) Light emitting diode print head
JP2708696B2 (ja) 半導体素子実装コネクタ
JP2004023084A (ja) 3次元モジュール、3次元モジュールの製造方法
TWI361476B (en) Semiconductor package and display apparatus
WO1999048140A1 (en) Attachment method for stacked integrated circuit (ic) chips
JP2500042Y2 (ja) 光プリントヘッドの実装構造
JP3987288B2 (ja) 半導体素子の実装構造及び液晶表示装置
JPH06278313A (ja) 画像装置