JPS5914660A - マルチレベル集積回路パツケ−ジング構造 - Google Patents

マルチレベル集積回路パツケ−ジング構造

Info

Publication number
JPS5914660A
JPS5914660A JP58085186A JP8518683A JPS5914660A JP S5914660 A JPS5914660 A JP S5914660A JP 58085186 A JP58085186 A JP 58085186A JP 8518683 A JP8518683 A JP 8518683A JP S5914660 A JPS5914660 A JP S5914660A
Authority
JP
Japan
Prior art keywords
chip
wiring
level
chip carrier
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58085186A
Other languages
English (en)
Other versions
JPH0512859B2 (ja
Inventor
マリオ・イ−・エツカ−
レオナ−ド・テイ・オルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5914660A publication Critical patent/JPS5914660A/ja
Publication of JPH0512859B2 publication Critical patent/JPH0512859B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4081—Compliant clamping elements not primarily serving heat-conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は集積回路半導体チップに関するものであり、更
に具体的に言えば欠陥のある相互接続線、半導体チップ
及び／又は準組立体の修理、及びパッケージング装置の
設計の技術改良に関するものである。特にマルチレベル
集積パッケージング構造のための修理可能なマルチレベ
ル・オーバレイ配線システムに関する。
〔従来技術〕
基体上に集積回路チップを搭載するためのパッケージン
グ構造は種々知られている。その１例は膜又は印刷回路
を支持した基本上への集積回路チップの搭載を利用して
いる。成る状況、下では集積回路チップは、印刷回路の
接続コンタクト領域のアレイへフェイス上向きの状態で
、且つコンタクト領域と基体上のジャンパー・ランドと
の間の接続が、チップの端へ延びた薄いジャンパー・ワ
イヤで完成されるように接続コンタクト領域を一番上に
して搭載される。この従来技術は米国特許第３０８２１
２７号に開示されている。又反対に、チップがフェイス
下向き（フェイス・ダウン）に搭載さｎてそのコンタク
ト領域を基体上の導体ランドへボンド着する方法も用い
られている。この従来技術は米国特許第５２９２２４０
号に開示さｎている。
半導体チップを搭載するためにマルチレベル・オーバレ
イ配線システムも用いられる。そのシステムは電力供給
用の複数の層と、チップ間接続のための複数の層と、チ
ップ内接続のための複数の層とを用いる。多数の個別的
な配線層を含む混成パッケージは一般に多層セラミック
（ＭＬＣ）として知られている。どれかの層中の導体の
欠陥は一般に半導体パッケージの技術変更と呼ばれる手
段によ°つて修理さ扛る。この技術変更（ＥＣとも　　
−呼ばれる）は過去に於ては接続するために種々のセラ
ミック表面上の技術変更パッドから問題の導体へ至る個
別的な線の使用を含む複雑な方法を用いていた。そのよ
うな技術変更はフライ（ｆｌｙ’）ワイヤを用いてなさ
れたが、それは実際問題として寸法的な制約があるとき
採用が困難であろう極端な制約状態では欠陥を迂回し得
ないのでＭＬＣは修理不能となる。
実装密度の増加に伴ってＶＬＳ　Ｉ回路の寸法が減少す
るにつれて、フライ・ワイヤの端部から絶縁物を取除く
ことは、製造人件費及びＭＬＣを破損し又は・使用不能
にするような作業ミスの増加傾向の点で非能率的になっ
て来た。そればかりかその方法は技術変更が行なわれる
とき点から点への個別的な半田付けを必要とし労働集約
的である。
従ってフライ・ワイヤの使用は不経済である。
回路規模が増大するときの他の問題は、チップのコンタ
クト領域を夫々の導体ランド、又は多層回路を形成する
印刷ワイヤへ連結する５方法である。
チップそれ自身が半導体材料のモノリシック体に形成さ
れた複数個の別体又は一体構造の抵抗器、ダイオード抵
抗器、キャパシタを有する固体回路を含んでおり、それ
らは接続処理中保護されなければならない。集積回路は
チップへの入出力路を形成するための結合用の導体から
簡単に縁切りすることが出来ない。従来技術に於ては、
この集積回路に対して必要な冷却、熱的及び機械的ショ
ック抵抗性を与えると同時に導体結合に十分な信頼性を
与えるために種々のパッケージング構造が考えられてき
た。
そのような集積回路パッケージング構造に関するもので
あって本発明によって解決された問題を含む従来技術の
代表例を以下に示す。
米国特許第４０７２９８２号は誘電体キャリヤ上に支持
された複数個の板状半導体の島を有する半導体回路を開
示する。島の上にドーピング層が設けられ、薄いフィル
ムが誘電体キャリヤの選ばれた領域に付着され選ばれた
島を相互接続するのに使われる。
米国特許第４２５１８５２号は本件発明者の発明に係る
ＩＢＭ特許であって、複数の回路チップが多数の羊皮紙
状絶縁部材上に搭載された集積回路に対するパッケージ
ング構造に関する。各羊皮紙状部材は、チップ間のマル
チレベル配線及び相互接続と２次配線構造を与える。絶
縁羊皮紙はポリイミド又はパリレン（ｐａｒｙｌｅｎｅ
）のような材料であって、フォトレジスト及び食刻処理
により羊皮紙の゛多数の孔が特定チップの活性領域上に
設けられ、後続のヤスク工程及び金属付着工程により金
属性ランドが設けられて、チップ上の開孔間の電気的経
路及び２次構造コンタクト・グリッドのための開孔を形
成させる。次に羊皮紙材料の第２の薄層が第１の層の金
属化層上に設けられ、そして第２のチップのために２次
グリッド構造に同じ開孔組を与えるように同じように処
理さ扛る。
従って相互に絶縁された金属ランドのレベルにあるコン
タクト開孔の共通組へ２つのメモリ・チップを接続する
と、両方のレベルにあるコンタクト開孔が予定のフォー
マットに従うようになる。
米国特許第４２５４４４５号はＶＬＳＩ装置の技術変更
（ＥＣ）修理に関する。チップの列が、各チップ領域の
まわりの大きい周辺領域がＥＣパッド用及びテスト用に
規定されるように基体上に装着されろ。可変長の予しめ
作られた薄膜相互接続変更線が各チップを囲む周辺領域
間に縦横に予じめ形成される。これらの印刷回路ワイヤ
配線変更線及びパッドは異った長さを持つように設計さ
れ、且つ異ったチップのための変更パッドが設計者の自
由義量で相互接続できるように配置されている。この米
国特許は並列の短い線、直列の水平線、及びフライ−ワ
イヤ相互接続の多重タイヤの長い垂直線を有する変更線
の一般的階層構造を教えている。この階層構造はフライ
・ワイヤ接続が極めて短くなるような大体直交構造を用
いている。
従来技術は種々のレベルの技術変更を達成するための種
々の方法を開示しているとは言え、多層セラミック（Ｍ
ＬＣ）構造用に適したものは見当らない。そのような複
合半導体装置に関しては、技術変更の必要性は異った階
層レベルで存在しうる。例えば１チツプ・キャリヤに関
する変更、゛又はチップの列に対する第１階層のキャリ
ヤに関する第２レベルの変更が必要とされるかも知れな
い。
第３レベルの技術変更はマルチチップ・キャリヤ（そこ
では各階層はマルチチップ列の１つのブロックを形成す
る）に関して必要とされるかも知ｎ。
ない。従って、例えばカプセルに包まれたチップ、テー
プ自動化ボンド・チップ・キャリヤ、ハードレス・チッ
プ・キャリヤ及び面ポンド着されたチップなどの上で終
端する任意の電気信号経路に対してマルチレベル技術変
更をなしうるシステムに対する必要性が存在する。
〔本発明〕
従来技術の欠陥と鑑みて、本発明の目的は内部に種々の
形式のチップ・キャリヤを収容した半導体チップ（又は
ダイ）に対する修理可能なマルチレベル・オーバレイ・
システムを提供することである。
本発明の他の目的は各レベルが技術変更能力を夫々有す
る連続的集積ワイヤリング・レベル上に集積回路チップ
を搭載するためのパッケージング・システムを提供する
ことである。
本発明の他の目的は技術変更（配線変更）能力を有する
複数レベルの相次ぐ連結がマルチレベル鳥ト ワイヤリング媒体の種々のレベル間で行いうるように、
集積回路チップをパッケージすることである。
本発明の他の目的はマルチチップ・キャリヤ上に複数の
集積回路配置の混在を可能にするパッケージング・シス
テムを提供することである。
本発明の諸口的は複数の集積回路チップを支持し且つ電
気的に相互接続する平坦なマルチレベル集積パッケージ
ング構造に於て達成される。具体的に言うと、パッケー
ジング構造は幾何学的関係で配置された支持領域のアレ
イを有する第１の平坦な支持フレームを使用する。第１
の平坦な支持フレーム上の複数の領域間の余白（スペー
ス）に接続コンタクト、技術変更（ＥＣ）チャネル及び
コンタクトを配置するように、ワイヤリング・パターン
が第１の平坦な支持フレーム上に形成される。第１の平
坦な支持フレーム上のアレイを限定している領域の数と
同数の第２の平坦な支持フレームが夫々各領域内に位置
づけらｎる。第２の平坦な支持フレームの各形状は第１
の平坦な支持フレーム上の列を形成している各領域の形
状よりも僅かに小さい。第２領域が第２の平坦な支持フ
レームの各々に形成される。第１嶺域の数よりも多数の
第２領域のアレイが第２の平坦な支持フレームの各々に
幾何学的パターンとして形成される。第２の平坦な支持
フレームの各々は、その各領域間の空地ニ接続コンタク
トと配線変更ワイヤリング・チャネル及びコンタクトと
を配置するようなワイヤリング・パターンを含む。
第２領域の各々に平坦な１チツプ・キャリヤが配置され
、各チップ・キャリヤは少くとも１つの集積回路チップ
をその上に含んで、第２領域へ接続される。チップ・キ
ャリヤは夫々第２領域の各々の中に配置され且つ露出さ
れた接続コンタクトのアレイを有する。平坦な１チツプ
・キャリヤは夫々、その上に支持した集積回路チ・ツブ
を関連した１チツプ・キャリヤ上の露出された接続マン
タクトのアレイに対して電気的に相互接続するためのワ
イヤリングを含んでいる。
複数の相互接続導体を用いて、１チツプ・キャリヤの各
々を複数の第２の平坦な支持フレームのうちの１つの予
定の接続コンタクトへ先づ接続する。次に第２コネクタ
を使用して各第２の平坦な支持フレームの特定の予定コ
ンタクトを第１の平坦な支持フレーム上の予定接続コン
タクトへ接続する。従ってこの多重マルチレベル・ワイ
ヤリング技術により修理、及び技術変更による配線変更
を伴う個々のチップ・キャリヤの交換が非常に容易にな
る。
本発明に従う各１チツプ・キャリヤはワイヤリング・パ
ターンを含んだ薄い可撓性羊皮紙状絶縁部材及び電気的
コンタクトのアレイを有する集積回路チップを含む。羊
皮紙状絶縁部材の各々のワイヤリング・パターンは羊皮
紙状部材の電気的コンタクトのアレイと、その上に位置
づけられた集積回路チップの電気的コンタクトのアレイ
を相互接続する。
〔実施例〕
本発明は半導体チップのための修理可能なマルチレベル
・オーバレイ配線システムに関する。本発明によって提
供される可能性の例として熱伝導モジュール（ＴＣＭ）
が挙げられる。このマルチレベル半導体装置は非常に複
雑なので、これに関して本発明を説明すれば当業者なら
それより複雑でない他の形態を容易に想到することがで
きよう。
第１図及び第２図を参照して本発明の基本的概念を説明
する。
第１Ａ図を見ると、半導体アレイ（列）が印刷回路板Ｐ
Ｂ上に示されている。アレイは１チツプ・キャリヤ１１
の３×３マトリツクスを有する中間９チツプ・キャリヤ
Ｈを用いる。次に９チツプキヤリヤＨは３６チツプ・キ
ャリヤ１２上に２×２構成でアレイ配列される。マルチ
レベル・ワイヤリング修理能力は、第１Ａ図に示される
ように９チツプ・キャリヤＮ上の修理ワイヤ・システム
、６６チツプ・キャリヤＮ上の第２の修理ワイヤ・シス
テム、及び印刷回路板ＰＢ上の第３の修理ワイヤ・シス
テムを利用することによって発揮される。
本発明は９チツプ・キャリヤＨによって保持される特定
形式の装置に限るものではない。第１Ａ図に示されたよ
うな本発明の構成はリードレス・キヤ、リヤ１３、テー
プ自動化ボンド・キャリヤ、又はそれらの組合わせに適
用できる。これらの特定形式のキャリヤは周知のもので
ある。図示されていないがフリップ・チップも又９チツ
プ・キャリヤで利用可能である。そのような装置はＩＢ
Ｍジャーナル・オプ・リサーチ・アンド・デベロープメ
ント、第１３巻第６号、（１９６９年５月発行）第２５
１頁以下に掲載されたり、Ｓ、ゴールドマン氏の論文’
Ｇｅｏｍｅｔｒｉｃ　Ｏｐｔｉｍｉｚａｔｉｏｎｏｆ　
　Ｃｏｎｔｒｏｌｌｅｄ　　Ｃｏ１１ａｐｓｅＩｎｔｅ
ｒｃｏｎｎｅｃｔｉｏｎｓ”　　に示されている＠・第
１Ａ図はこれらのキャリヤ型式を混在図示し、キャリヤ
の混合又はマトリックス、又は単一形式のキャリヤの何
れの採用も本発明の範囲に属する。
第２図に示されたように半導体チップ１４はマルチレベ
ル・ワイヤリング・フィルム１５１と一４的金属キャッ
プ１６の中にカプセル封入されている。第２図は第１図
に示された特定のカプセル封入された１チツプ・キャリ
ヤの断面図である。第２図に示す通り１対のコンタクト
孔（ｂ）、（ｃ）がワイヤリング・フィルム１５の外周
に配置されている。
コンタクト孔（ｂｌ、（ｃ）は一定距離Ｌ１だけ離して
配置される。半導体チップ１４からの各信号回路は一定
距離Ｌ１だけ離されたコンタクト孔（ｂｌ及び（ｃ）が
直列的に配置されるように構成される。第２図は一連の
個別的レベル、即ちポリイミド・レベルｐｉ−ｐｓ及び
金属レベルＭ１−Ｍ２を持ったチップ・キャリヤ１１を
示す。第２図の回路経路はチップからランド（ａ）へ配
線され、金属化層、Ｍｌを介してコンタクト孔（ｃ）か
らコンタクト孔（ｃ）へ達している。層Ｍｌ中の切除ラ
ンド（ｄ）なる金属化部分がコンタクト孔（ｂｌからコ
ンタクト孔（ｃ）への経路を限定する。半導体チップは
多数の信号８．入出力（工１０）経路を持つので、コン
タクト孔はカプセル封入さ扛たチップ構造体のワイヤリ
ング・フィルム部分の外縁沿いに等間隔で分散配置され
ることに注意されたい。第１Ｂ図はカプセル封入された
チップの周辺をとりまくコンタクト孔を限定するために
使われる一連の中継点を示す。中継点はカプセル封入さ
れたチップの全周をめぐって存在することに注意された
い。
第２図に示すように円筒型の冷却柱（Ｆ）が一体的金属
キャップ１６上に嵌合取付けさｎる。キャップへの冷却
柱（Ｆ）の取付けは半田づけ、エポキシ・ボンデング又
はキャップの表面に熱伝導グリースを付けての圧着の何
れによってもよい。ここで明らかな通り、適した冷却柱
支持兼位置づけ構造は、採用される取付は方法によって
決まる。
第２図はマルチレベル・ワイヤリング経路をも示す。具
体的に言うと、半円形突起（Ｇ）の形をした相補型取付
突起例９チップ・キャリヤＨのワイヤリング界面（６）
上に配置されている。突起（Ｇ）はコンタクト孔（ｂ）
、（ｃ）の中心距離と同じ距離（Ｌｌ）だけ離隔さｎて
い、る。半円形突起（Ｇｌは予定寸法のパッド上で適当
な合金の妥当な量をスクリーン印刷処理により形成さｎ
てもよい・。その合金は例えばＰｂ／Ｓｎ合金でもよい
。パッド寸法及び半田量が突起の高さと形状を決定する
。
第２図に示すように、コンタクト孔（ｃｌはポリイミド
・レベル（Ｐ６）で用いられた食刻処理によって決まる
直径Ｄ２を有する。ポリイミド・レベル（Ｐ３）の表面
と９チツプ・キャリヤＨのワイヤリング界面（）Ｉ）と
の間の間隔を制御するためには、コンタクト孔の直径Ｄ
２は半円形突起の直径Ｄ１よりも小くなければならない
。換言すれば、Ｄｌ）Ｄ２及びＤ２／Ｄ１（１なる比が
特定の物理的保合関係を生じて、直径Ｄ２で突起（Ｇ）
上にコンタクト孔（ｃ）が休止すると層Ｐ３とワイヤリ
ング界面（Ｈ）の間に間隔を与える。その間隔は突起（
Ｇ）ヘリフロ半田づけされたコンタクト孔（ｃ）が半田
フラックスの除去を可能にする垂直距離を持てば十分で
ある。第２図に示されたようにポンド膜（Ｊｌが用意さ
れて、カプセル封入されたチップ構造５盆機械的に支持
するために使われる。ボンド膜（Ｊｌの厚さ、はＰろの
下面とワイヤリング界面（６）の間の間隔に等しく、こ
れによりフラックス洗浄及び乾燥のための処理後の湿気
の封入が制限される。リフロ半田づけされたコンタクト
孔は、突起を作るために使われたＰ　ｂ　／　Ｓ　ｎ合
金の熔融温度よりも低い熔融温度を有する半田マイクロ
クリーム（ｂ’）で充填さｎる。従って、半田マイクロ
クリームのりフロ半田づけは半円形突起を融かすことな
く良好な半田付けを与える。その手順は逆にしてもよい
。更Ｋ、リフロ半田づけさｎたコンタクト孔と半円形突
起はホトリソグラフィ処理によるので、正確な位置決め
及び位置制御が可能である。
本発明に従う方法の修理能力はマルチレベル・デザイン
の採用から生じる。例えば第２図に示された切除ランド
（ｄ）の領域は、カプセル封入されたチップ構造に於て
レーザ切断されてもよい。同様に技術変更ワイヤ・ボン
ド・コンタクト孔パッド（ｂ）及び回路経路セグメント
はキャリヤのワイヤリング界面（６）上に付着されても
よい。そうするとこの方法は、技術変更布線群を乱すこ
となく故障カプセル封入チップ構造体の除去を可能にす
る。
第１Ｂ図の分解部分は９チツプ・キャリヤＨ上のワイヤ
リング界面（Ｈ）の部分を含み、１個の１チツプ・キャ
リヤの用地が示される。各チップ用地は第２図に示され
た突起に相当する１組の半円形突起ＴＧ）を含む。これ
らの突起は各チップ用地に於て規則正しいパターンで配
置されていることがわかる。技術変更パッドの組が個々
の配線変更突起のあたりに配置されている。図示された
ように、回路孔（Ｌ）及び（ロ）がワイヤリング界面（
Ｈ）の各面上に規則正しいパターンで形成されている。
各相補的な配線網突起（Ｇ）が導電性経路へ接続さ扛、
それは１つ又はそれ以上の配線網突起（Ｇ）、又は回路
孔対（Ｌ＋及び（財）へ接続する。従って突起（Ｇ）か
ら突起（Ｇ）へ至る配線網はチップからチップへの接続
を表わす。
このチップ内配線は１対の直交ワイヤリング・プレーン
によって達成される。そのようなワイヤリング・プレー
ンは絶縁材料としてポリイミドを用いホトリソグラフィ
を利用するような、周知技術で作られてもよい。従って
この技術で伝送線特性を有し且つ１−当り１３０本程鹿
の線密度を有する細線が得られる。
マルチレベル間の配線網が突起（Ｇｌから回路孔（Ｌ）
及び帖）へと形成される。この接続はマルチレベル・ワ
イヤリング界面用から次のマルチレベル・ワイヤリング
界面（図示せず）へ転送する配線網を表わす。回路孔（
Ｌ）及び（財）は１チツプ・キャリヤ１１上に設けられ
たものと同じである。即ち間隔が増していることを除け
ばコンタクト孔（ｂ）及び（ｃ）と同じである。
コンタクト孔（ｂ）及び（ｃ）とパッド（Ｋ）　を介し
て達成される配線変更は、ワイヤリング界面（２）によ
って支持さｎる９個のチップのうちの任意のチップに対
するチップ間の配線変更を意味する。２つの界面用と隣
接の界面（Ｎｌの間の配線は回路孔（Ｌ＋と（財）の間
のレーザ切除によって切断できる。
第１Ａ図に示すように′５６チツプ・キャリヤＮのワイ
ヤリング界面（Ｎｌは４つに分割されている。
各１／４部分がマルチレベル・ワイヤリング界面（６）
及びその上の９個のカプセル封入されたチップ構造体を
支持する。従って３６個のチップ・キャリヤが単一のマ
ルチレベル界面的）によって支持される。第１図には示
されていないが界面（Ｎ）上の周辺パターンは基本的に
界面眞）に示されたパターンと同じである。即ち縁部ボ
ンド、配線変更パッド及び切除領域は殆んど同じである
。若干の違いはあり、例えば界面（Ｈｌには半円形突起
の複数の列、技術変更パッド、及び１系列の食刻された
開孔が存在する。界面的）の場合には複数列の突起を将
来設ける可能性が縁沿いに残されている。僅かに高いＩ
１０能力が存在する。界面レベルＮはこの装置では交換
可能レベルにするようには考えられていない。その結果
、直下にある印刷回路板レベルに存在する技術変更パッ
ドへのアクセスを可能にするレベルまで開孔が食刻され
てよい。
従って第１図及び第２図に示されたように、第２図に示
されたチップからの電気的経路は接続点（ｃ）へ配線さ
れ、切除ランド（ｄ）を介して接続点（ａ）へ配線され
ろ。接続点（ｂ）及び（ｃ）は次に、突起（Ｇ）を介し
て次のキャリヤ・レベルに電気的に接続さ、扛る。
外方の接続点（ｂ）　−（ｃ）は次に高いキャリヤ・レ
ベルの修理チャネルに位置するパッドへ接続される。
相互接続点（ｃ）　−（Ｇ）は低いキャリヤ・レベルの
Ｘ−Ｙ配線プレーンへ進む。
従って配線の変更を行なうには、切除ランド（ｄｌを利
用し、例えばレーザの使用によって実施される。接続点
（ｃ）　−（Ｇｌの配線はその後無視される。接続点（
ｂ）　−（Ｇ）のパッドは次のキャリヤ・レベル上の修
理チャネルＲＣに位置づけられている。レーザ切除作業
に続いて、新たな電気的経路を作る・ために修理チャネ
ルＲＣの本当なパッドへワイヤが熱圧力ボンド着されて
もよい。修理ワイヤ（Ｑ＋、（Ｑ“）、帆）、（Ｔ）、
（Ｔりが第１図に示さ扛ている。　　−第１Ａ図は本発
萌の修理可能例を幾つか示す。
９チツプ・キャリヤＮ上のチップ所在地はマトリックス
１．２．３、ＸＡＸ　Ｂ、Ｃ％によって指定され、６６
チツプ・キャリヤＮ上のチップは１．２、Ｄ、ＥＫよっ
て指定される。
２つのチップ所在地（例えば９チツプ・キャリヤＮ上の
Ａ１及びＢ２）間の印刷回路経路の変更を行なうには、
夫々の１チツプ・キャリヤ１１上の切除ランド（ｄ）が
使われる。そのような切断を行なうためレーザを使うこ
とは周知であり、夫々の回路孔で２つのチップ・キャリ
ヤを接続する印刷導電性経路を切除するのに採用される
。チップ・キャリヤ信号は今や外側の技術変更孔（Ｃ）
（第２図）及び半田突起り）を介して夫々の技術変更パ
ッド（Ｋ）（第１図）へ接続されるだけとなる。第」図
に示さｎたように修理ワイヤ（Ｑ）が夫々のパッド（Ｋ
ｌへ熱圧カボンド着されて２つのチップ間を走るように
さ扛る。どの９チツプ・キャリヤＨ間の変更も（Ｑ’）
のような修理ワイヤによって同様に実施できる。
チップ・キャリヤ所在地２Ｂと９チツプ・キャリヤＨの
縁沿いに配置されたパッド（Ｋ）との間で第２の修理が
行なわれてもよい。レーザ切除処理がチップ所在地２Ｂ
の切除ランド（ｄ）に於て行なわれる。然る後、修理ワ
イヤ（Ｔ）が第１図に示すように配線され適正なパッド
（Ｋ）へ熱圧カボンド着される。
９チツプ・キャリヤＨ上で修理ワイヤ（Ｔつを用いて同
様な処理がなされてもよい。３６チツプ・キャリヤＮ間
の変更を行なうために修理ワイヤ（田が使用されてよい
。
この層別修理システムが第６図にも示される。
第３図は本発明に従って使用されるマルチレベル界面に
含まれる種々の構成要素を分解して示す。
第１のフィルム・レベルに於ては、カプセル封入された
チップがチップのＩ１０ファンアウト及び電力供給を行
なうために２レベルの細線金属パターンを用いる。コン
タクト孔（ｂ）及び（ｃ）間の切除ランド（ｄ）が１チ
ツプ・キャリヤ１１上に示されている。
第２のフィルム・レベルに於て、２レベルの細線金属パ
ターンを用い、それは電力供給及び９チツプ群の内部接
続のために利用される。突起り）と切除ランド（ｄ）と
の関係が明示されている。。
第３のフィルム・レベルに於て、４個の９チツプ群の組
の内部接続のために２レベルの細線金属パターンが用い
られる。技術変更用パッド１７及び技術変更用開孔１８
がこの３６チツプ界面吋）上に示される。９チツプ界面
眞）上の突起と結合する電力供給　片１９も示されてい
る。同等な印刷板構造が３６チツプの群間の配線を与え
る。従って、６つの金属層を有する３フイルム・レベル
がこのＭＬＣ構造で用いられる。６６チツプ構造に対す
る配線は２つのプレーン対を介して行なわれ、且つ３レ
ベルのレーザ切除及び信号網修理中継用熱圧力ボンド着
微小ワイヤで与えら扛る。
この実施例に従うと、１チツプ・キャリヤ１１上の唯一
つのチップ又は９チツプ群の全部を交換のため指定する
ことが可能である。交換は例えば適当な加熱素子を有す
る真空ヘッドを用いることにより実施できる。マルチレ
ベル配線膜は埋設された光学的位置合わせマークが十分
見える薄さのモノテアッて、交換が指示されたモジュー
ルに相対する真空ヘッドの正しい位置づけを可能にする
。
本発明のマルチレベル修理６工能システムと既知のＴＣ
Ｍとの比較が第４Ａ図及び第４Ｂ図で示される。既知の
ＴＣＭは分解して第４Ａ、［４に示される。本発明の概
念を採用した均等物の実施例が第４Ｂ図に示される。第
４Ｂ図は本発明の第１の変形をも示す。第４Ｂ図に示す
層別マルチレベル配線膜構成を用いると、カプセル封入
されたチップ群が印刷回路板２００両面に搭載できる。
下面には組立てられた層別マルチレベル構成を示し、上
面には個々の構成要素を見せるため分解して各層を示す
。熱抵抗を少くするため冷却柱（巧が直接取付けられて
、空気流通路に直接置か扛る。図から明らかな通り修理
は両面から行ないうる。レーザ切除領域及び配線変更ワ
イヤ・ボンド領域が組立て済みの構成（下面）と対面し
て明瞭に示されている。これは印刷回路板２０の片面に
搭載された既知のＴＣＭと著しい対比をなす。
チップ間の誘電率は凡そ３．５又はそれ以下であること
がわかった。５６群対６６群の誘電率は回路板全体を通
じて凡そ４．６である。
マルチパッド中継孔を回路板全体に用いることにより、
ドリル穿孔の数が減少する。そればかりか、これらのド
リル穿孔された穴の間の大きな距離が減少することによ
ってＩＲ電圧降下が減少し、伝送線許容誤差を緩オロす
る。
本発明は突起金属化パッドへのＣｒ／Ｃｕ／Ｃｒの直接
蒸着を採用できるので、著しい膨張差の補償を与える。
こｎは羊皮紙状構造に沿って半田づけ可能な接続点まで
延びるが、シリコン・チップの縁を越えて延びてもよい
。
これとは対照的に、第４Ａ図に示すＴＣＭはヒート・シ
ンク２１、ピストン保持板２２、スプリング２３、ピス
トン２４で放熱されるチップ１４０足型を配線フォーマ
ットに変換するため５レベルのＭＬＣ２５を用いている
。本発明のマルチレベル界面はたった２層のポリイミド
しか必要としない。ポリイミドの誘電率は、ＭＬＣ２５
に於はルセラミックの９４に対して３．５でしかない。
このように、キャパシタンスの値及び信号低層遅延の改
善が本発明のマルチレベル界面なる概念によって計られ
る。
ＴＣＭは配線支持用に６つのプレーン対を用いる。本発
明によれば同等の配線容量が、２つのホトリノグラフィ
処理プレーン対、即ち９チツプ・・キャリヤＨ及び３６
チツプ・キャリヤＮを用いることにより達成される。
ＴＣＭはバーｊｙ（Ｈａｒｃｏｎ）コネクタ２６を必要
とし、そのコネクタは更に回路板の反対側で切除及び配
線変更を実現するため信号コンタクト素子当り２個のバ
イヤ孔２７を必要とする。本発明のマルチレベル界面は
一体構成の多レベル修理能力を用い、それが印刷回路板
２ｏの両面にパッケージされた電子部品を搭載すること
を容易化している。
両面に、即ち印刷回路板と向き合う関係で、マルチレベ
ル構造を搭載する概念は本発明の第１の変形を構成する
。これは第４Ｂ図に示さ扛ろ。その図は第３図に示され
た薄膜構造の２面型実施例を示す。９チツプ・キャリヤ
Ｈの界面Ｉの１チツプ・キャリヤ及び３６チツプ・キャ
リヤＮの界面斡）より成る膜部材の組立体が印刷回路板
２００両面に配設されている。保持板（Ｐ）が冷却柱（
Ｆ′）の列を覆い且つ固定子（Ｓ）にアンカー止めされ
たねじにより定位置に位置づけされる。固定子（Ｓ）は
３６チツプ群のはソ周辺に配置される。従って２つの別
個の３６チツプ群が印刷回路板２０の両側に配置される
。
保持板（Ｐ）は第４Ｂ図に示す通り、冷却柱（Ｆ）が空
気流中へ突出するのを許すための一連の孔を有する。保
持板（Ｐ）の外周に耳片が設けられて、搭載の目的で隣
接の保持板が同じ固定子（Ｓ）を共用するのを可能にし
ている。冷却柱（巧のための孔が６６チツプ・キャリヤ
上の冷却柱（Ｆ５の位置に相当する６×６７レイの形で
設けられる。
保持板ヤ）は自分を組立体に押しつける目的の弾性裏打
ち材（Ｒ）を有する。代案として、冷却柱（Ｆ）の頂上
と係合するスプリング・クリップを有する支え板を用い
て必要な押圧力を与えるようにしてもよい。
冷却柱（Ｆ′）はカプセル封入されたチップの金属キャ
ップと連結するためにリフロ半田づけを使わないでアン
カー止めされてもよい。そのような変形に於ては冷却柱
（Ｆ）はスナップ環を受入れるように溝がつけられる。
そこでスナップ環が冷却柱（Ｆ）を保持板（Ｐ）へアン
カー止めする。金属キャップへ結合するのにリフロ半田
づけが用いられていないので、冷却柱（Ｆ′）の接触面
に熱伝導グリースが付着される。この方法の利点は、冷
却柱（Ｆ）７５ｆカプセル封入チツプから分離可能であ
ることと、保持板（Ｐ）の一体的部分として作りうろこ
とである。保持板（Ｐ）の下側の弾性材料は冷却柱卸と
カプセル封入されたチップの頂上との強制的係合を実現
させるような押圧力を与える。
第５Ａ図及び５Ｂ図は機械的支持を可能にするための薄
いセラミック支持部材及び付加的印刷回路配線能力を持
たせるための、本発明の他の変形を示す。第５Ａ図に於
て薄膜配線構造２９が薄いセラミック支持素子３００表
面上に設けられる。
然る後薄いセラミック支持素子６００周辺又はその縁沿
いにレーザで切込み３１がつけられて、後続の折取り処
理が出来るようにする。第５Ａ図に示すようにレーザ切
込み３１よりも内側の領域は薄膜配線構造を持ったＣ　
ｒ　／Ｃｕ　／　Ｃｒ界面３２を有する。レーザ切込み
６１よりも、外方の領域は薄膜構造を持ったＣ　ｒ　／
Ａ　ｌ界面３３を有する。若しも希望されるなら、薄い
セラミック支持素子３０の裏面に反結合キャパシタ又は
終端抵抗器などの受動素子を含む電力供給パターン層６
４が周知の薄膜技術を用いて設けらｎてもよい。バイヤ
孔（Ｌ）及びＭ）がＣｒ　／Ａ　ｌ界面６３に設けられ
る。その後アルミニウムがセラミック及び薄膜配線構造
の界面に於て溶かさ扛て、レーザ切込みされた領域の外
側のセラミック・セグメント３５が折取ら扛て捨去られ
る。これは第５Ｂ図に示さ扛る。薄膜部材は然る後火の
パッケージ・レベルに対するボンド着のため反らさｎて
もよい（破線参照）。
従ってこの変形を採用すると、次のパッケージ・レベル
へのボンド着のための補充線が装置中に予じめ作られる
ことになる。これは、必要な機械的支持、及び厚膜を用
いた装置を構築するのに必要な安定性を与えると同時に
達成される。結果の金属膜は厚膜によって支持されてい
るので、使用前に折れ曲ったり又はしわになったりする
ことはない。この方法の他の利点は、層間の物理的寸法
の相異に対して容易に補償しうる補充線を与えることで
ある。次に続くセラミック支持素子３０へ直接単にボン
ド着することにより歪を生じることなくａ膜部材を次レ
ベルのパッケージングヘボンド着することが可能である
こと勿論である。
従って本発明の結果として半導体チップ用の修理可能な
マルチレベル・オーバレイ配線方式が与えられる。ここ
に述べられたようなレベルの相次ぐ連結と一緒に、配線
経路、レベル間の開孔、及び技術変更パッドを用いるこ
とにより、稀に見る融通性を有する独特なパッケージン
グ構造が与えられる。
【図面の簡単な説明】
第１Ａ図はマルチレベル配線修理力ｉ丁能な本発明の装
置の分解斜視図、第１Ｂ図は９チツプ・キャリヤの１部
を示す分解斜視図、第２図は第１図に示すモジュールの
１部を形成する１チツプ・キャリヤの支所面図、第３図
は本発明のマルチレベル界面配線階層を示す分解斜視図
、第４Ａ図は従来のＴＣＭの分解断面図、第４Ｂ図は１
本発明の変形を示す図、第５Ａ図及び５Ｂ図は追加的な
機械的支持体及び追加的な印刷配線能力を与えるため薄
いセラミック支持体を用いた他の変形を示す断面図であ
る。 第２図に於て、１４・・・・半導体チップ、（ｂ）、（
ｃ）・・・・コンタクト、（ｄ）・・・・切除ランド、
Ｍｌ・・・・金属化層（接続配線）、第６図に於て、１
１・・・・１チツプ・キャリヤ。（Ｇ）・・・・接続突
起、（Ｆ（）・・・・９チツプ・ワイヤリング界面、ｋ
）・・・・パッド、（Ｌ）、ｆＭ）・・・・回路孔、（
Ｎ）・・・・６６チツプ・ワイヤリング界面。 ＦｉＧ４Ａ ＦＩＧ、４Ｂ −２８：

Claims (1)

  1. 【特許請求の範囲】 第１支持フレームと、上記第１支持フレームに搭載され
    た複数個の第２支持フレームと、上記複数個の第２支持
    フレームの各々に搭載、■れた複数個の１チツプ・キャ
    リヤとを有するマルチレベル集積回路パッケージング構
    造であって、上記第１支持フレームは、複数個の第２支
    持フレームを搭載するための互に離隔した複数個の第１
    領域と、上記複数個の第１領域間の余白に接続コンタク
    ト、技術変更用配線チャネル及びコンタクトを備えた配
    線パターンとを有し、 上記第２支持フレームは上記複数個の第１領域内に夫々
    １個宛配置され、各第２支持フレームは複数個の１チツ
    プ・キャリヤを搭載するため互に離隔した複数個の第２
    領域と、上記複数個の第２領域間の余白に接続コンタク
    ト、技術変更用配線チャネル及びコンタクトを備えた配
    線パターンとを有し、 上記１チツプ・キャリヤは複数個の接続コンタクトを有
    する少くとも１つの集積回路チップと、該集積回路チッ
    プを同じ１チツプ・キャリヤ上の複数個の接続コンタク
    トへ電気的に相互接続するための手段とを有し、 上記第２支持フレームの予定の接続コンタクトを上記第
    １支持フレームの予定の接続コンタクトへ接続すること
    により上記１チツプ・キャリヤの修理、交換、又は技術
    変更をなしうろことを特徴とするマルチレベル集積回路
    パッケージング構造。
JP58085186A 1982-07-08 1983-05-17 マルチレベル集積回路パツケ−ジング構造 Granted JPS5914660A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US396204 1982-07-08
US06/396,204 US4549200A (en) 1982-07-08 1982-07-08 Repairable multi-level overlay system for semiconductor device

Publications (2)

Publication Number Publication Date
JPS5914660A true JPS5914660A (ja) 1984-01-25
JPH0512859B2 JPH0512859B2 (ja) 1993-02-19

Family

ID=23566285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58085186A Granted JPS5914660A (ja) 1982-07-08 1983-05-17 マルチレベル集積回路パツケ−ジング構造

Country Status (4)

Country Link
US (1) US4549200A (ja)
EP (1) EP0098932B1 (ja)
JP (1) JPS5914660A (ja)
DE (1) DE3381129D1 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727410A (en) * 1983-11-23 1988-02-23 Cabot Technical Ceramics, Inc. High density integrated circuit package
US4672421A (en) * 1984-04-02 1987-06-09 Motorola, Inc. Semiconductor packaging and method
FR2567709B1 (fr) * 1984-07-11 1990-11-09 Nec Corp Ensemble a paillette comprenant un substrat de cablage multi-couche
JPS61296800A (ja) * 1985-06-25 1986-12-27 日本電気株式会社 設計変更用電極
US4689103A (en) * 1985-11-18 1987-08-25 E. I. Du Pont De Nemours And Company Method of manufacturing injection molded printed circuit boards in a common planar array
US4681654A (en) * 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
JPH0766253B2 (ja) * 1986-06-20 1995-07-19 松下電器産業株式会社 マトリクス型画像表示装置
DE3621930A1 (de) * 1986-06-30 1988-01-07 Bosch Gmbh Robert Mehrplatten-hybdridgeraet mit integrierter waermeableitung
US4746815A (en) * 1986-07-03 1988-05-24 International Business Machines Corporation Electronic EC for minimizing EC pads
US4945399A (en) * 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
US4744008A (en) * 1986-11-18 1988-05-10 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
US4766670A (en) * 1987-02-02 1988-08-30 International Business Machines Corporation Full panel electronic packaging structure and method of making same
US4855867A (en) * 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US5159535A (en) * 1987-03-11 1992-10-27 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US5170931A (en) * 1987-03-11 1992-12-15 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US4788767A (en) * 1987-03-11 1988-12-06 International Business Machines Corporation Method for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US4918335A (en) * 1987-11-06 1990-04-17 Ford Aerospace Corporation Interconnection system for integrated circuit chips
US4858072A (en) * 1987-11-06 1989-08-15 Ford Aerospace & Communications Corporation Interconnection system for integrated circuit chips
US4899208A (en) * 1987-12-17 1990-02-06 International Business Machines Corporation Power distribution for full wafer package
US4814283A (en) * 1988-04-08 1989-03-21 General Electric Company Simple automated discretionary bonding of multiple parallel elements
US5122475A (en) * 1988-09-30 1992-06-16 Harris Corporation Method of making a high speed, high density semiconductor memory package with chip level repairability
US5014114A (en) * 1988-09-30 1991-05-07 Harris Corporation High speed, high density semiconductor memory package with chip level repairability
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
US5060116A (en) * 1990-04-20 1991-10-22 Grobman Warren D Electronics system with direct write engineering change capability
US5224022A (en) * 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
US5124677A (en) * 1990-08-22 1992-06-23 Harris Corporation Waffleline-configured surface-mount package for high frequency signal coupling applications
US5155577A (en) * 1991-01-07 1992-10-13 International Business Machines Corporation Integrated circuit carriers and a method for making engineering changes in said carriers
EP0518701A3 (en) * 1991-06-14 1993-04-21 Aptix Corporation Field programmable circuit module
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US5243140A (en) * 1991-10-04 1993-09-07 International Business Machines Corporation Direct distribution repair and engineering change system
US5208729A (en) * 1992-02-14 1993-05-04 International Business Machines Corporation Multi-chip module
US5343366A (en) * 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes
US5354955A (en) * 1992-12-02 1994-10-11 International Business Machines Corporation Direct jump engineering change system
US5294754A (en) * 1992-12-24 1994-03-15 Iternational Business Machines Corporation Direct write EC single metal layer
US5796164A (en) * 1993-05-11 1998-08-18 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JP3110922B2 (ja) * 1993-08-12 2000-11-20 富士通株式会社 マルチチップ・モジュール
US5412539A (en) * 1993-10-18 1995-05-02 Hughes Aircraft Company Multichip module with a mandrel-produced interconnecting decal
DE19605966A1 (de) * 1996-02-17 1997-08-21 Bosch Gmbh Robert Vorrichtung, insbesondere zur Verwendung in einem elektronischen Steuergerät
KR100474002B1 (ko) 1998-04-28 2005-07-18 엘지.필립스 엘시디 주식회사 액정표시장치의불량패드수리방법및그구조
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
JP4484430B2 (ja) * 2001-03-14 2010-06-16 レガシー エレクトロニクス， インコーポレイテッド 半導体チップの３次元表面実装アレイを有する回路基板を製造する方法
US6954984B2 (en) * 2002-07-25 2005-10-18 International Business Machines Corporation Land grid array structure
JP4177814B2 (ja) 2002-09-03 2008-11-05 ピーシービー プラス インコーポレーテッド Ｐｃｂパネルの不良ｐｃｂ単品の交換装置
FR2874412B1 (fr) * 2004-08-19 2007-12-21 Robert Bosch Gmbh Gmbh Frein a disque muni d'une chappe de taille reduite
WO2006076381A2 (en) * 2005-01-12 2006-07-20 Legacy Electronics, Inc. Radial circuit board, system, and methods
US7534966B2 (en) * 2007-06-12 2009-05-19 Clear Electronics, Inc. Edge connection structure for printed circuit boards
US7741151B2 (en) * 2008-11-06 2010-06-22 Freescale Semiconductor, Inc. Integrated circuit package formation
TWM362572U (en) * 2009-04-13 2009-08-01 Phytrex Technology Corp Signal convertor
US11042211B2 (en) 2009-08-07 2021-06-22 Advanced Processor Architectures, Llc Serially connected computing nodes in a distributed computing system
US9429983B1 (en) 2013-09-12 2016-08-30 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US9645603B1 (en) 2013-09-12 2017-05-09 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
WO2011017676A1 (en) 2009-08-07 2011-02-10 Advanced Processor Architectures, Llc Distributed computing
TWI461127B (zh) * 2012-12-25 2014-11-11 Univ Nat Taipei Technology 電子裝置及其製法
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
CN107770956A (zh) * 2016-08-16 2018-03-06 光宝电子(广州)有限公司 电路板结构
CN108615772B (zh) * 2018-05-17 2020-05-12 中国科学院微电子研究所 传感器的封装结构与其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777221A (en) * 1972-12-18 1973-12-04 Ibm Multi-layer circuit package
US4069498A (en) * 1976-11-03 1978-01-17 International Business Machines Corporation Studded heat exchanger for integrated circuit package
US4225900A (en) * 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
US4254445A (en) * 1979-05-07 1981-03-03 International Business Machines Corporation Discretionary fly wire chip interconnection
US4288841A (en) * 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
JPS5687395A (en) * 1979-12-18 1981-07-15 Fujitsu Ltd Semiconductor device
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4472762A (en) * 1980-09-25 1984-09-18 Texas Instruments Incorporated Electronic circuit interconnection system
US4423468A (en) * 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly

Also Published As

Publication number Publication date
DE3381129D1 (de) 1990-02-22
JPH0512859B2 (ja) 1993-02-19
US4549200A (en) 1985-10-22
EP0098932A2 (en) 1984-01-25
EP0098932B1 (en) 1990-01-17
EP0098932A3 (en) 1986-09-17

Similar Documents

Publication Publication Date Title
JPS5914660A (ja) マルチレベル集積回路パツケ−ジング構造
US4991000A (en) Vertically interconnected integrated circuit chip system
US4245273A (en) Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
US5386341A (en) Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
KR100311356B1 (ko) 집적회로패키지
JP2587907B2 (ja) 垂直チップ・マウントのメモリ・パッケージ及びそれを製造する方法
JP3239909B2 (ja) 積層可能な三次元マルチチップ半導体デバイスとその製法
CN100355064C (zh) 低成本微电子电路封装
JP2909704B2 (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
US6121676A (en) Stacked microelectronic assembly and method therefor
US4692839A (en) Multiple chip interconnection system and package
US6297141B1 (en) Mounting assembly of integrated circuit device and method for production thereof
US5182632A (en) High density multichip package with interconnect structure and heatsink
US5477933A (en) Electronic device interconnection techniques
US5477082A (en) Bi-planar multi-chip module
US4893172A (en) Connecting structure for electronic part and method of manufacturing the same
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
US6014313A (en) Packaging structure for integrated circuits
US6205654B1 (en) Method of manufacturing a surface mount package
US5640760A (en) Method for the 3D interconnection of packages of electronic components using printed circuit boards
US7592689B2 (en) Semiconductor module comprising semiconductor chips and method for producing the same
US20130207249A1 (en) Assembly having stacked die mounted on substrate
US5418687A (en) Wafer scale multi-chip module
US4922377A (en) Module and a substrate for the module
CN102446779A (zh) 半导体器件的制造方法