JPH0512859B2 - - Google Patents
Info
- Publication number
- JPH0512859B2 JPH0512859B2 JP58085186A JP8518683A JPH0512859B2 JP H0512859 B2 JPH0512859 B2 JP H0512859B2 JP 58085186 A JP58085186 A JP 58085186A JP 8518683 A JP8518683 A JP 8518683A JP H0512859 B2 JPH0512859 B2 JP H0512859B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring
- support frame
- level
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008859 change Effects 0.000 claims abstract description 26
- 238000004806 packaging method and process Methods 0.000 claims abstract description 16
- 239000000969 carrier Substances 0.000 claims abstract description 14
- 230000008439 repair process Effects 0.000 claims description 29
- 238000005516 engineering process Methods 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 17
- 238000001816 cooling Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 16
- 239000000919 ceramic Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 238000005476 soldering Methods 0.000 description 6
- 238000002679 ablation Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000000608 laser ablation Methods 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000004519 grease Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002271 resection Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
- H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
- H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
- H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
- H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
- H01L2023/4075—Mechanical elements
- H01L2023/4081—Compliant clamping elements not primarily serving heat-conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は集積回路半導体チツプに関するもので
あり、更に具体的に言えば欠陥のある相互接続
線、半導体チツプ及び／又は準組立体の修理、及
びパツケージング装置の設計の技術改良に関する
ものである。特にマルチレベル集積パツケージン
グ構造のための修理可能なマルチレベル・オーバ
レイ配線システムに関する。
あり、更に具体的に言えば欠陥のある相互接続
線、半導体チツプ及び／又は準組立体の修理、及
びパツケージング装置の設計の技術改良に関する
ものである。特にマルチレベル集積パツケージン
グ構造のための修理可能なマルチレベル・オーバ
レイ配線システムに関する。
基本上に集積回路チツプを搭載するためのパツ
ケージング構造は種々知られている。その１例は
膜又は印刷回路を支持した基体上への集積回路チ
ツプの搭載を利用している。或る状況下では集積
回路チツプは、印刷回路の接続コンタクト領域の
アレイヘフエイス上向きの状態で、且つコンタク
ト領域と基体上のジヤンパー・ランドとの間の接
続が、チツプの端へ延びた薄いジヤンパー・ワイ
ヤで完成されるように接続コンタクト領域を一番
上にして搭載される。この従来技術は米国特許第
3082327号に開示されている。又反対に、チツプ
がフエイス下向き（フエイス・ダウン）に搭載さ
れてそのコンタクト領域を基体上の導体ランドへ
ボンド着する方法も用いられている。この従来技
術は米国特許第3292240号に開示されている。
ケージング構造は種々知られている。その１例は
膜又は印刷回路を支持した基体上への集積回路チ
ツプの搭載を利用している。或る状況下では集積
回路チツプは、印刷回路の接続コンタクト領域の
アレイヘフエイス上向きの状態で、且つコンタク
ト領域と基体上のジヤンパー・ランドとの間の接
続が、チツプの端へ延びた薄いジヤンパー・ワイ
ヤで完成されるように接続コンタクト領域を一番
上にして搭載される。この従来技術は米国特許第
3082327号に開示されている。又反対に、チツプ
がフエイス下向き（フエイス・ダウン）に搭載さ
れてそのコンタクト領域を基体上の導体ランドへ
ボンド着する方法も用いられている。この従来技
術は米国特許第3292240号に開示されている。
半導体チツプを搭載するためにマルチレベル・
オーバレイ配線システムも用いられる。そのシス
テムは電力供給用の複数の層と、チツプ間接続の
ための複数の層と、チツプ内接続のための複数の
層とを用いる。多数の個別的な配線層を含む混成
パツケージは一般に多層セラミツク（MLC）と
して知られている、どれかの層中の導体の欠陥は
一般に半導体パツケージの技術変更と呼ばれる手
段によつて修理される。この技術変更（ECとも
呼ばれる）は過去に於ては接続するために種々の
セラミツク表面上の技術変更パツドから問題の導
体へ至る個別的な線の使用を含む複雑な方法を用
いていた。そのような技術変更はフライ（fly）
ワイヤを用いてなされたが、それは実際問題とし
て寸法的な制約があるとき採用が困難である。極
端な制約状態では欠陥を迂回し得ないのでMLC
は修理不能となる。
オーバレイ配線システムも用いられる。そのシス
テムは電力供給用の複数の層と、チツプ間接続の
ための複数の層と、チツプ内接続のための複数の
層とを用いる。多数の個別的な配線層を含む混成
パツケージは一般に多層セラミツク（MLC）と
して知られている、どれかの層中の導体の欠陥は
一般に半導体パツケージの技術変更と呼ばれる手
段によつて修理される。この技術変更（ECとも
呼ばれる）は過去に於ては接続するために種々の
セラミツク表面上の技術変更パツドから問題の導
体へ至る個別的な線の使用を含む複雑な方法を用
いていた。そのような技術変更はフライ（fly）
ワイヤを用いてなされたが、それは実際問題とし
て寸法的な制約があるとき採用が困難である。極
端な制約状態では欠陥を迂回し得ないのでMLC
は修理不能となる。
実装密度の増加に伴つてVLSI回路の寸法が減
少するにつれて、フライ・ワイヤの端部から絶縁
物を取除くことは、製造人件費及びMLCを破損
し又は使用不能にするような作業ミスの増加傾向
の点で非能率的になつて来た。そればかりかその
方法は技術変更が行なわれるとき点から点への個
別的な半田付けを必要とし労働集約的である。従
つてフライ・ワイヤの使用は不経済である。
少するにつれて、フライ・ワイヤの端部から絶縁
物を取除くことは、製造人件費及びMLCを破損
し又は使用不能にするような作業ミスの増加傾向
の点で非能率的になつて来た。そればかりかその
方法は技術変更が行なわれるとき点から点への個
別的な半田付けを必要とし労働集約的である。従
つてフライ・ワイヤの使用は不経済である。
回路規模が増大するときの他の問題は、チツプ
のコンタクト領域を夫々の導体ランド、又は多層
回路を形成する印刷ワイヤへ連結する方法であ
る。チツプそれ自身が半導体材料のモノリシツク
体に形成された複数個の別体又は一体構造の抵抗
器、ダイオード抵抗器、キヤパシタを有する固体
回路を含んでおり、それらは接続修理中保護され
なければならない。集積回路はチツプへの入出力
路を形成するための結合用の導体から簡単に縁切
りすることが出来ない。従来技術に於ては、この
集積回路に対して必要な冷却、熱的及び機械的シ
ヨツク抵抗性を与えると同時に導体結合に十分な
信頼性を与えるために種々のパツケージング構造
が考えられてきた。
のコンタクト領域を夫々の導体ランド、又は多層
回路を形成する印刷ワイヤへ連結する方法であ
る。チツプそれ自身が半導体材料のモノリシツク
体に形成された複数個の別体又は一体構造の抵抗
器、ダイオード抵抗器、キヤパシタを有する固体
回路を含んでおり、それらは接続修理中保護され
なければならない。集積回路はチツプへの入出力
路を形成するための結合用の導体から簡単に縁切
りすることが出来ない。従来技術に於ては、この
集積回路に対して必要な冷却、熱的及び機械的シ
ヨツク抵抗性を与えると同時に導体結合に十分な
信頼性を与えるために種々のパツケージング構造
が考えられてきた。
そのような集積回路パツケージング構造に関す
るものであつて本発明によつて解決された問題を
含む従来技術の代表例を以下に示す。
るものであつて本発明によつて解決された問題を
含む従来技術の代表例を以下に示す。
本国特許第4072982号は誘導体キヤリヤ上に支
持された複数個の板状半導体の島を有する半導体
回路を開示する。島の上にドーピング層が設けら
れ、薄いフイルムが誘電体キヤリヤの選ばれた領
域に付着され選ばれた島を相互接続するのに使わ
れる。
持された複数個の板状半導体の島を有する半導体
回路を開示する。島の上にドーピング層が設けら
れ、薄いフイルムが誘電体キヤリヤの選ばれた領
域に付着され選ばれた島を相互接続するのに使わ
れる。
米国特許第4251852号は本件発明者の発明に係
るIBM特許であつて、複数の回路チツプが多数
の羊皮紙状絶縁部材上に搭載された集積回路に対
するパツケージング構造に関する。各羊皮紙状部
材は、チツプ間のマルチレベル配線及び相互接続
と２次配線構造を与える。絶縁羊皮紙はポリイミ
ド又はパリレン（parylene）のような材料であつ
て、フオトレジスト及び食刻処理により羊皮紙の
多数の孔が特定チツプの活性領域上に設けられ、
後続のマスク工程及び金属付着工程により金属性
ランドが設けられて、チツプ上の開孔間の電気的
経路及び２次構造コンタクト・グリツドのための
開孔を形成させる。次に羊皮紙材料の第２の薄層
が第１の層の金属化層上に設けられ、そして第２
のチツプのために２次グリツド構造に同じ開孔組
を与えるように同じように処理される。従つて相
互に絶縁された金属ランドのレベルにあるコンタ
クト開孔の共通組へ２つのメモリ・チツプを接続
すると、両方のレベルにあるコンタクト開孔が予
定のフオーマツトに従うようになる。
るIBM特許であつて、複数の回路チツプが多数
の羊皮紙状絶縁部材上に搭載された集積回路に対
するパツケージング構造に関する。各羊皮紙状部
材は、チツプ間のマルチレベル配線及び相互接続
と２次配線構造を与える。絶縁羊皮紙はポリイミ
ド又はパリレン（parylene）のような材料であつ
て、フオトレジスト及び食刻処理により羊皮紙の
多数の孔が特定チツプの活性領域上に設けられ、
後続のマスク工程及び金属付着工程により金属性
ランドが設けられて、チツプ上の開孔間の電気的
経路及び２次構造コンタクト・グリツドのための
開孔を形成させる。次に羊皮紙材料の第２の薄層
が第１の層の金属化層上に設けられ、そして第２
のチツプのために２次グリツド構造に同じ開孔組
を与えるように同じように処理される。従つて相
互に絶縁された金属ランドのレベルにあるコンタ
クト開孔の共通組へ２つのメモリ・チツプを接続
すると、両方のレベルにあるコンタクト開孔が予
定のフオーマツトに従うようになる。
米国特許第4254445号はVLSI装置の技術変更
（EC）修理に関する。チツプの列が、各チツプ領
域のまわりの大きい周辺領域がECパツド用及び
テスト用に規定されるように基体上に装着され
る。可変長の予じめ作られた薄膜相互接続変更線
が各チツプを囲む周辺領域間に縦横に予じめ形成
される。これらの印刷回路ワイヤ配線変更線及び
パツドは異つた長さを持つように設計され、且つ
異つたチツプのための変更パツドが設計者の自由
裁量で相互接続できるように配置されている。こ
の米国特許は並列の短い線、直列の水平線、及び
フライ・ワイヤ相互接続の多重ワイヤの長い垂直
線を有する変更線の一般的階層構造を教えてい
る。この階層構造はフライ・ワイヤ接続が極めて
短くなるような大体直交構造を用いている。
（EC）修理に関する。チツプの列が、各チツプ領
域のまわりの大きい周辺領域がECパツド用及び
テスト用に規定されるように基体上に装着され
る。可変長の予じめ作られた薄膜相互接続変更線
が各チツプを囲む周辺領域間に縦横に予じめ形成
される。これらの印刷回路ワイヤ配線変更線及び
パツドは異つた長さを持つように設計され、且つ
異つたチツプのための変更パツドが設計者の自由
裁量で相互接続できるように配置されている。こ
の米国特許は並列の短い線、直列の水平線、及び
フライ・ワイヤ相互接続の多重ワイヤの長い垂直
線を有する変更線の一般的階層構造を教えてい
る。この階層構造はフライ・ワイヤ接続が極めて
短くなるような大体直交構造を用いている。
従来技術は種々のレベルの技術変更を達成する
ための種々の方法を開示しているとは言え、多層
セラミツク（MLC）構造用に適したものは見当
らない。そのような複合半導体装置に関しては、
技術変更の必要性は異つた階層レベルで存在しう
る。例えば１チツプ・キヤリヤに関する変更、又
はチツプの列に対する第１階層のキヤリヤに関す
る第２レベルの変更が必要とされるかも知れな
い。第３レベルの技術変更はマルチチツプ・キヤ
リヤ（そこでは各階層はマルチチツプ列の１つの
ブロツクを形成する）に関して必要とされるかも
知れない。従つて、例えばカプセルに包まれたチ
ツプ、テープ自動化ボンド・チツプ・キヤリヤ、
ハードレス・チツプ・キヤリヤ及び面ボンド着さ
れたチツプなどの上で終端する任意の電気信号経
路に対してマルチレベル技術変更をなしうるシス
テムに対する必要性が存在する。
ための種々の方法を開示しているとは言え、多層
セラミツク（MLC）構造用に適したものは見当
らない。そのような複合半導体装置に関しては、
技術変更の必要性は異つた階層レベルで存在しう
る。例えば１チツプ・キヤリヤに関する変更、又
はチツプの列に対する第１階層のキヤリヤに関す
る第２レベルの変更が必要とされるかも知れな
い。第３レベルの技術変更はマルチチツプ・キヤ
リヤ（そこでは各階層はマルチチツプ列の１つの
ブロツクを形成する）に関して必要とされるかも
知れない。従つて、例えばカプセルに包まれたチ
ツプ、テープ自動化ボンド・チツプ・キヤリヤ、
ハードレス・チツプ・キヤリヤ及び面ボンド着さ
れたチツプなどの上で終端する任意の電気信号経
路に対してマルチレベル技術変更をなしうるシス
テムに対する必要性が存在する。
従来技術の欠陥を鑑みて、本発明の目的は内部
に種々の形式のチツプ・キヤリアを収容した半導
体チツプ（又はダイ）に対する修理可能なマルチ
レベル・オーバレイ・システムを提供することで
ある。
に種々の形式のチツプ・キヤリアを収容した半導
体チツプ（又はダイ）に対する修理可能なマルチ
レベル・オーバレイ・システムを提供することで
ある。
本発明の他の目的は各レベルが技術変更能力を
夫々有する連続的集積ワイヤリング・レベル上に
集積回路チツプを搭載するためのパツケージン
グ・システムを提供することである。
夫々有する連続的集積ワイヤリング・レベル上に
集積回路チツプを搭載するためのパツケージン
グ・システムを提供することである。
本発明の他の目的は技術変更（配線変更）能力
を有する複数レベルの相次ぐ連結がマルチレベ
ル・ワイヤリング媒体の種々のレベル間で行いう
るように、集積回路チツプをパツケージすること
である。
を有する複数レベルの相次ぐ連結がマルチレベ
ル・ワイヤリング媒体の種々のレベル間で行いう
るように、集積回路チツプをパツケージすること
である。
本発明の他の目的はマルチチツプ・キヤリヤ上
に複数の集積回路配置の混在を可能にするパツケ
ージング・システムを提供することである。
に複数の集積回路配置の混在を可能にするパツケ
ージング・システムを提供することである。
本発明の諸目的は複数の集積回路チツプを支持
し且つ電気的に相互接続する平坦なマルチレベル
集積パツケージング構造に於て達成される。具体
的に言うと、パツケージング構造は幾何学的関係
で配置された支持領域のアレイを有する第１の平
坦な支持フレームを使用する。第１の平坦な支持
フレーム上の複数の領域間相互に接続した接続コ
ンタクト孔、技術変更（EC）用配線パツド及び
コンタクト突起が第１の平坦な支持フレーム上に
形成される。第１の平坦な支持フレーム上のアレ
イを限定している領域の数と同数の第２の平坦な
支持フレームが夫々各領域内に位置づけられる。
第２の平坦な支持フレームの各形状は第１の平坦
な支持フレーム上の列を形成している各領域の形
状よりも僅かに小さい。第２領域が第２の平坦な
支持フレームの各々に形成される。第１領域の数
よりも多数の第２領域のアレイが第２の平坦な支
持フレームの各々に幾何学的パターンとして形成
される。第２の平坦な支持フレームの各々は、そ
の各領域間に相互に接続された接続コンタクト孔
と技術変更用配線パツド及びコンタクト突起を含
む。
し且つ電気的に相互接続する平坦なマルチレベル
集積パツケージング構造に於て達成される。具体
的に言うと、パツケージング構造は幾何学的関係
で配置された支持領域のアレイを有する第１の平
坦な支持フレームを使用する。第１の平坦な支持
フレーム上の複数の領域間相互に接続した接続コ
ンタクト孔、技術変更（EC）用配線パツド及び
コンタクト突起が第１の平坦な支持フレーム上に
形成される。第１の平坦な支持フレーム上のアレ
イを限定している領域の数と同数の第２の平坦な
支持フレームが夫々各領域内に位置づけられる。
第２の平坦な支持フレームの各形状は第１の平坦
な支持フレーム上の列を形成している各領域の形
状よりも僅かに小さい。第２領域が第２の平坦な
支持フレームの各々に形成される。第１領域の数
よりも多数の第２領域のアレイが第２の平坦な支
持フレームの各々に幾何学的パターンとして形成
される。第２の平坦な支持フレームの各々は、そ
の各領域間に相互に接続された接続コンタクト孔
と技術変更用配線パツド及びコンタクト突起を含
む。
第２領域の各々に、平坦な１チツプ・キヤリヤ
が配置され、各チツプ・キヤリヤは少なくとも１
つの集積回路チツプをその上に含んで、接続コン
タクト孔を介して、第２領域へ接続される。チツ
プ・キヤリヤは夫々第２領域の各々の中に配置さ
れ、接続コンタクト孔のアレイを有する。平坦な
１チツプ・キヤリヤは夫々、その上に支持した集
積回路チツプを関連した１チツプ・キヤリヤじよ
うの接続コンタクト孔のアレイに対して電気的に
相互接続するための配線を含んでいる。
が配置され、各チツプ・キヤリヤは少なくとも１
つの集積回路チツプをその上に含んで、接続コン
タクト孔を介して、第２領域へ接続される。チツ
プ・キヤリヤは夫々第２領域の各々の中に配置さ
れ、接続コンタクト孔のアレイを有する。平坦な
１チツプ・キヤリヤは夫々、その上に支持した集
積回路チツプを関連した１チツプ・キヤリヤじよ
うの接続コンタクト孔のアレイに対して電気的に
相互接続するための配線を含んでいる。
複数の相互接続導体を用いて、１チツプ・キヤ
リヤの各々を複数の第２の平坦な支持フレームの
うちの１つの予定のコンタクト突起へ先づ接続す
る。次に第２コネクタを使用して各第２の平坦な
支持フレームの特定の予定接続コンタクト孔を第
１の平坦な支持フレーム上の予定コンタクト突起
へ接続する。従つてこの多重マルチレベル・ワイ
ヤリング技術により修理、及び技術変更による配
線変更を伴う個々のチツプ・キヤリヤの交換が非
常に容易になる。
リヤの各々を複数の第２の平坦な支持フレームの
うちの１つの予定のコンタクト突起へ先づ接続す
る。次に第２コネクタを使用して各第２の平坦な
支持フレームの特定の予定接続コンタクト孔を第
１の平坦な支持フレーム上の予定コンタクト突起
へ接続する。従つてこの多重マルチレベル・ワイ
ヤリング技術により修理、及び技術変更による配
線変更を伴う個々のチツプ・キヤリヤの交換が非
常に容易になる。
本発明に従う各１チツプ・キヤリヤはワイヤリ
ング・パターンを含んだ薄い可撓性羊皮紙状絶縁
部材及び電気的コンタクトのアレイを有する集積
回路チツプを含む。羊皮紙状絶縁部材の各々のワ
イヤリング・パターンは羊皮紙状部材の電気的コ
ンタクトのアレイと、その上に位置づけられた集
積回路チツプの電気的コンタクトのアレイを相互
接続する。
ング・パターンを含んだ薄い可撓性羊皮紙状絶縁
部材及び電気的コンタクトのアレイを有する集積
回路チツプを含む。羊皮紙状絶縁部材の各々のワ
イヤリング・パターンは羊皮紙状部材の電気的コ
ンタクトのアレイと、その上に位置づけられた集
積回路チツプの電気的コンタクトのアレイを相互
接続する。
本発明は半導体チツプのための修理可能なマル
チレベル・オーバレイ配線システムに関する。本
発明によつて提供される可能性の例として熱伝導
モジユール（TCM）が挙げられる。このマルチ
レベル半導体装置は非常に複雑なので、これに関
して本発明を説明すれば当業者ならそれより複雑
でない他の形態を容易に想到することができよ
う。第１図及び第２図を参照して本発明の基本的
概念を説明する。
チレベル・オーバレイ配線システムに関する。本
発明によつて提供される可能性の例として熱伝導
モジユール（TCM）が挙げられる。このマルチ
レベル半導体装置は非常に複雑なので、これに関
して本発明を説明すれば当業者ならそれより複雑
でない他の形態を容易に想到することができよ
う。第１図及び第２図を参照して本発明の基本的
概念を説明する。
第１Ａ図を見ると、半導体アレイ（列）が印刷
回路板PB上に示されている。アレイは１チツ
プ・キヤリヤ１１の３×３マトリツクスを有する
中間９チツプ・キヤリヤＨを用いる。次に９チツ
プキヤリヤＨは36チツプ・キヤリヤ１２上に２×
２構成でアレイ配列される。マルチレベル・ワイ
ヤリング修理能力は、第１Ａ図に示されるように
９チツプ・キヤリヤＨ上の修理ワイヤ・システ
ム、36チツプ・キヤリヤＮ上の第２の修理ワイ
ヤ・システム、及び印刷回路板PB上の第３の修
理ワイヤ・システムを利用することによつて発揮
される。
回路板PB上に示されている。アレイは１チツ
プ・キヤリヤ１１の３×３マトリツクスを有する
中間９チツプ・キヤリヤＨを用いる。次に９チツ
プキヤリヤＨは36チツプ・キヤリヤ１２上に２×
２構成でアレイ配列される。マルチレベル・ワイ
ヤリング修理能力は、第１Ａ図に示されるように
９チツプ・キヤリヤＨ上の修理ワイヤ・システ
ム、36チツプ・キヤリヤＮ上の第２の修理ワイ
ヤ・システム、及び印刷回路板PB上の第３の修
理ワイヤ・システムを利用することによつて発揮
される。
本発明は９チツプ・キヤリヤＨによつて保持さ
れる特定形式の装置に限るものではない。第１Ａ
図に示されたような本発明の構成はリードレス・
キヤリヤ１３、テープ自動化ポンド・キヤリヤ、
又はそれらの組合わせに適用できる。これらの特
定形式のキヤリヤは周知のものである。図示され
ないがフリツプ・チツプも又９チツプ・キヤリヤ
で利用可能である。そのような装置はIBMジヤ
ーナル・オブ・リサーチ・アンド・デベロープメ
ント、第13巻第３号、（1969年５月発行）第251頁
以下に掲載されたL.S.ゴールドマン氏の論文
“Geometric Optimization of Controlled
Collapse Interconnections”に示されている。
第１Ａ図はこれらのキヤリヤ型式を混在図示し、
キヤリヤの混合又はマトリツクス、又は単一形式
のキヤリヤの何れの採用も本発明の範囲に属す
る。
れる特定形式の装置に限るものではない。第１Ａ
図に示されたような本発明の構成はリードレス・
キヤリヤ１３、テープ自動化ポンド・キヤリヤ、
又はそれらの組合わせに適用できる。これらの特
定形式のキヤリヤは周知のものである。図示され
ないがフリツプ・チツプも又９チツプ・キヤリヤ
で利用可能である。そのような装置はIBMジヤ
ーナル・オブ・リサーチ・アンド・デベロープメ
ント、第13巻第３号、（1969年５月発行）第251頁
以下に掲載されたL.S.ゴールドマン氏の論文
“Geometric Optimization of Controlled
Collapse Interconnections”に示されている。
第１Ａ図はこれらのキヤリヤ型式を混在図示し、
キヤリヤの混合又はマトリツクス、又は単一形式
のキヤリヤの何れの採用も本発明の範囲に属す
る。
第２図に示されたように半導体チツプ１４はマ
ルチレベル・ワイヤリング・フイルム１５と一体
的金属キヤツプ１６の中にカプセル封入されてい
る。第２図は第１図に示された特定のカプセル封
入された１チツプ・キヤリヤの断面図である。第
２図に示す通り１対のコンタクト孔ｂ，ｃがワイ
ヤリング・フイルム１５の外周に配置されてい
る。コンタクト孔ｂ，ｃは一定距離Ｌ１だけ離し
て配置される。半導体チツプ１４からの各信号回
路は一定距離Ｌ１だけ離されたコンタクト孔ｂ及
びｃが直列的に配置されるように構成される。第
２図は一連の個別的レベル、即ちポリイミド・レ
ベルＰ１−Ｐ３及び金属レベルＭ１−Ｍ２を持つ
たチツプ・キヤリヤ１１を示す。第２図の回路経
路はチツプからランドａへ配線され、金属化層Ｍ
１を介してコンタクト孔ｃからコンタクト孔ｂへ
達している。層M1中の切除ランドｄなる金属化
部分がコンタクト孔ｂからコンタクト孔ｃへの経
路を限定する。半導体チツプは多数の信号、入出
力（Ｉ／Ｏ）経路を持つので、コンタクト孔はカ
プセル封入されたチツプ構造体のワイヤリング・
フイルム部分の外縁沿いに等間隔で分散配置され
ることに注意されたい。第１Ｂ図はカプセル封入
されたチツプの周辺をとりまくコンタクト孔を限
定するために変われる一連の中継点を示す。中継
点はカプセル封入されたチツプの全周をめぐつて
存在することに注意されたい。
ルチレベル・ワイヤリング・フイルム１５と一体
的金属キヤツプ１６の中にカプセル封入されてい
る。第２図は第１図に示された特定のカプセル封
入された１チツプ・キヤリヤの断面図である。第
２図に示す通り１対のコンタクト孔ｂ，ｃがワイ
ヤリング・フイルム１５の外周に配置されてい
る。コンタクト孔ｂ，ｃは一定距離Ｌ１だけ離し
て配置される。半導体チツプ１４からの各信号回
路は一定距離Ｌ１だけ離されたコンタクト孔ｂ及
びｃが直列的に配置されるように構成される。第
２図は一連の個別的レベル、即ちポリイミド・レ
ベルＰ１−Ｐ３及び金属レベルＭ１−Ｍ２を持つ
たチツプ・キヤリヤ１１を示す。第２図の回路経
路はチツプからランドａへ配線され、金属化層Ｍ
１を介してコンタクト孔ｃからコンタクト孔ｂへ
達している。層M1中の切除ランドｄなる金属化
部分がコンタクト孔ｂからコンタクト孔ｃへの経
路を限定する。半導体チツプは多数の信号、入出
力（Ｉ／Ｏ）経路を持つので、コンタクト孔はカ
プセル封入されたチツプ構造体のワイヤリング・
フイルム部分の外縁沿いに等間隔で分散配置され
ることに注意されたい。第１Ｂ図はカプセル封入
されたチツプの周辺をとりまくコンタクト孔を限
定するために変われる一連の中継点を示す。中継
点はカプセル封入されたチツプの全周をめぐつて
存在することに注意されたい。
第２図に示すように円筒型の冷却柱Ｆが一体的
金属キヤツプ１６上に嵌合取付けされる。キヤツ
プへの冷却柱Ｆの取付けは半田づけ、エポキシ・
ボンデング又はキヤツプの表面に熱伝導グリース
を付けての圧着の何れによつてもよい。ここで明
らかな通り、適した冷却柱支持兼位置づけ構造
は、採用される取付け方法によつて決まる。
金属キヤツプ１６上に嵌合取付けされる。キヤツ
プへの冷却柱Ｆの取付けは半田づけ、エポキシ・
ボンデング又はキヤツプの表面に熱伝導グリース
を付けての圧着の何れによつてもよい。ここで明
らかな通り、適した冷却柱支持兼位置づけ構造
は、採用される取付け方法によつて決まる。
第２図はマルチレベル・ワイヤリング経路をも
示す。具体的に言うと、半円形突起Ｇの形をした
相補型取付突起が９チツプ・キヤリヤＨのワイヤ
リング界面Ｈ上に配置されている。突起Ｇはコン
タクト孔ｂ，ｃの中心距離と同じ距離Ｌ１だけ離
隔されてい。半円形突起Ｇは予定寸法のパツド上
で適当な合金の妥当な量をスクリーン印刷処理に
より形成されてもよい。その合金は例えばPb／
Sn合金でもよい。パツド寸法及び半田量が突起
の高さと形状を決定する。
示す。具体的に言うと、半円形突起Ｇの形をした
相補型取付突起が９チツプ・キヤリヤＨのワイヤ
リング界面Ｈ上に配置されている。突起Ｇはコン
タクト孔ｂ，ｃの中心距離と同じ距離Ｌ１だけ離
隔されてい。半円形突起Ｇは予定寸法のパツド上
で適当な合金の妥当な量をスクリーン印刷処理に
より形成されてもよい。その合金は例えばPb／
Sn合金でもよい。パツド寸法及び半田量が突起
の高さと形状を決定する。
第２図に示すように、コンタクト孔ｃはポリイ
ミド・レベルＰ３で用いられた食刻処理によつて
決まる直径Ｄ２を有する。ポリイミド・レベルＰ
３の表面と９チツプ・キヤリヤＨのワイヤリング
界面Ｈとの間の間隔を制御するためには、コンタ
クト孔の直径Ｄ２は半円形突起の直径Ｄ１よりも
小さくなければならない。換言すれば、Ｄ１＞Ｄ
２及びＤ２／Ｄ１＜１なる比が特定の物理的係合
関係を生じて、直径Ｄ２で突起Ｇ上にコンタクト
孔ｃが休止すると層Ｐ３とワイヤリング界面Ｈの
間に間隔を与える。その間隔は突起Ｇへリフロ半
田づけされたコンタクト孔ｃが半田フラツクスの
除去を可能にする垂直距離を持てば十分である。
第２図に示されたようにボンド膜Ｊが用意され
て、カプセル封入されたチツプ構造を機械的に支
持するために使われる。ボンド膜Ｊの厚さはＰ３
の下面とワイヤリング界面Ｈの間の間隔に等し
く、これによりフラツクス洗浄及び乾燥のための
処理後の湿気の封入が制限される。リフロ半田づ
けされたコンタクト孔は、突起を作るために使わ
れたPb／Sn合金の熔融温度よりも低い熔融温度
を有する半田マイクロクリームb′で充填される。
従つて、半田マイクロクリームのリフロ半田づけ
は半円形突起を融かすことなく良好な半田付けを
与える。その手順は逆にしてもよい。更に、リフ
ロ半田づけされたコンタクト孔と半円形突起はホ
トリソグラフイ処理によるので、正確な位置決め
及び位置制御が可能である。
ミド・レベルＰ３で用いられた食刻処理によつて
決まる直径Ｄ２を有する。ポリイミド・レベルＰ
３の表面と９チツプ・キヤリヤＨのワイヤリング
界面Ｈとの間の間隔を制御するためには、コンタ
クト孔の直径Ｄ２は半円形突起の直径Ｄ１よりも
小さくなければならない。換言すれば、Ｄ１＞Ｄ
２及びＤ２／Ｄ１＜１なる比が特定の物理的係合
関係を生じて、直径Ｄ２で突起Ｇ上にコンタクト
孔ｃが休止すると層Ｐ３とワイヤリング界面Ｈの
間に間隔を与える。その間隔は突起Ｇへリフロ半
田づけされたコンタクト孔ｃが半田フラツクスの
除去を可能にする垂直距離を持てば十分である。
第２図に示されたようにボンド膜Ｊが用意され
て、カプセル封入されたチツプ構造を機械的に支
持するために使われる。ボンド膜Ｊの厚さはＰ３
の下面とワイヤリング界面Ｈの間の間隔に等し
く、これによりフラツクス洗浄及び乾燥のための
処理後の湿気の封入が制限される。リフロ半田づ
けされたコンタクト孔は、突起を作るために使わ
れたPb／Sn合金の熔融温度よりも低い熔融温度
を有する半田マイクロクリームb′で充填される。
従つて、半田マイクロクリームのリフロ半田づけ
は半円形突起を融かすことなく良好な半田付けを
与える。その手順は逆にしてもよい。更に、リフ
ロ半田づけされたコンタクト孔と半円形突起はホ
トリソグラフイ処理によるので、正確な位置決め
及び位置制御が可能である。
本発明に従う方法の修理能力はマルチレベル・
デザインの採用から生じる。例えば第２図に示さ
れた切除ランドｄの領域は、カプセル封入された
チツプ構造に於てレーザ切断されてもよい。同様
に技術変更ワイヤ・ボンド・コンタクト孔パツド
ｂ及び回路経路セグメントはキヤリヤのワイヤリ
ング界面Ｈ上に付着されてもよい。そうするとこ
の方法は、技術変更布線群を乱すことなく故障カ
プセル封入チツプ構造体の除去を可能にする。
デザインの採用から生じる。例えば第２図に示さ
れた切除ランドｄの領域は、カプセル封入された
チツプ構造に於てレーザ切断されてもよい。同様
に技術変更ワイヤ・ボンド・コンタクト孔パツド
ｂ及び回路経路セグメントはキヤリヤのワイヤリ
ング界面Ｈ上に付着されてもよい。そうするとこ
の方法は、技術変更布線群を乱すことなく故障カ
プセル封入チツプ構造体の除去を可能にする。
第１Ｂ図の分解部分は９チツプ・キヤリヤＨ上
のワイヤリング界面Ｈの部分を含み、１個の１チ
ツプ・キヤリヤの用地が示される。各チツプ用地
は第２図に示された突起に相当する１組の半円形
突起Ｇを含む。これらの突起は各チツプ用地に於
て規則正しいパターンで配置されていることがわ
かる。技術変更パツドの組が個々の配線変更突起
のあたりで配置されている。図示されたように、
回路孔Ｌ及びＭがワイヤリング界面Ｈの各面上に
規則正しいパターンで形成されている。各相補的
な配線網突起Ｇは、１つ又はそれ以上の配線網突
起Ｇ又は回路孔対Ｌ及びＭへ接続する導電性経路
に接続される。へ接続する。従つて突起Ｇから突
起Ｇへ至る配線網はチツプからチツプへの接続を
表わす。このチツプ内配線は１対の直交ワイヤリ
ング・プレーンによつて達成される。そのような
ワイヤリング・プレーンは絶縁材料としてポリイ
ミドを用いホトリソグラフイを利用するような周
知技術で作られてもよい。従つてこの技術で伝送
線特性を有し且つ１cm当り130本程度の線密度を
有する細線が得られる。
のワイヤリング界面Ｈの部分を含み、１個の１チ
ツプ・キヤリヤの用地が示される。各チツプ用地
は第２図に示された突起に相当する１組の半円形
突起Ｇを含む。これらの突起は各チツプ用地に於
て規則正しいパターンで配置されていることがわ
かる。技術変更パツドの組が個々の配線変更突起
のあたりで配置されている。図示されたように、
回路孔Ｌ及びＭがワイヤリング界面Ｈの各面上に
規則正しいパターンで形成されている。各相補的
な配線網突起Ｇは、１つ又はそれ以上の配線網突
起Ｇ又は回路孔対Ｌ及びＭへ接続する導電性経路
に接続される。へ接続する。従つて突起Ｇから突
起Ｇへ至る配線網はチツプからチツプへの接続を
表わす。このチツプ内配線は１対の直交ワイヤリ
ング・プレーンによつて達成される。そのような
ワイヤリング・プレーンは絶縁材料としてポリイ
ミドを用いホトリソグラフイを利用するような周
知技術で作られてもよい。従つてこの技術で伝送
線特性を有し且つ１cm当り130本程度の線密度を
有する細線が得られる。
マルチレベル間の配線網が突起Ｇから回路孔Ｌ
及びＭへと形成される。この接続はマルチレベ
ル・ワイヤリング界面Ｈから次のマルチレベル・
ワイヤリング界面（図示せず）へ転送する配線網
を表わす。回路孔Ｌ及びＭは１チツプ・キヤリヤ
１１上に設けられたものと同じである。即ち間隔
が増していることを除けばコンタクト孔ｂ及びｃ
と同じである。
及びＭへと形成される。この接続はマルチレベ
ル・ワイヤリング界面Ｈから次のマルチレベル・
ワイヤリング界面（図示せず）へ転送する配線網
を表わす。回路孔Ｌ及びＭは１チツプ・キヤリヤ
１１上に設けられたものと同じである。即ち間隔
が増していることを除けばコンタクト孔ｂ及びｃ
と同じである。
コンタクト孔ｂ及びｃとパツドＫを介して達成
される配線変更は、ワイヤリング界面Ｈによつて
支持される９個のチツプのうちの任意のチツプに
対するチツプ間の配線変更を意味する。２つの界
面Ｈと隣接の界面Ｎの間の配線は回路孔ＬとＭの
間のレーザ切除によつて切断できる。
される配線変更は、ワイヤリング界面Ｈによつて
支持される９個のチツプのうちの任意のチツプに
対するチツプ間の配線変更を意味する。２つの界
面Ｈと隣接の界面Ｎの間の配線は回路孔ＬとＭの
間のレーザ切除によつて切断できる。
第１Ａ図に示すように36チツプ・キヤリヤＮの
ワイヤリング界面Ｎは４つに分割されている。各
１／４部分がマルチレベル・ワイヤリング界面Ｈ及
びその上の９個のカプセル封入されたチツプ構造
体を支持する。従つて36個のチツプ・キヤリヤが
単一のマルチレベル界面Ｎによつて支持される。
第１図には示されていないが界面Ｎ上の周辺パタ
ーンは基本的に界面Ｈに示されたパターンと同じ
である。即ち縁部ボンド、配線変更パツド及び切
除領域は殆んど同じである。若干の違いはあり、
例えば界面Ｈには半円形突起の複数の列、技術変
更パツド、及び１系列の食刻された開孔が存在す
る。界面Ｎの場合には複数列の突起を将来設ける
可能性が縁沿いに残されている。僅かに高いＩ／
Ｏ能力が存在する。界面レベルＮはこの装置では
交換可能レベルにするようには考えられていな
い。その結果、直下にある印刷回路板レベルに存
在する技術変更パツドへのアクセスを可能にする
レベルまで開孔が食刻されてよい。
ワイヤリング界面Ｎは４つに分割されている。各
１／４部分がマルチレベル・ワイヤリング界面Ｈ及
びその上の９個のカプセル封入されたチツプ構造
体を支持する。従つて36個のチツプ・キヤリヤが
単一のマルチレベル界面Ｎによつて支持される。
第１図には示されていないが界面Ｎ上の周辺パタ
ーンは基本的に界面Ｈに示されたパターンと同じ
である。即ち縁部ボンド、配線変更パツド及び切
除領域は殆んど同じである。若干の違いはあり、
例えば界面Ｈには半円形突起の複数の列、技術変
更パツド、及び１系列の食刻された開孔が存在す
る。界面Ｎの場合には複数列の突起を将来設ける
可能性が縁沿いに残されている。僅かに高いＩ／
Ｏ能力が存在する。界面レベルＮはこの装置では
交換可能レベルにするようには考えられていな
い。その結果、直下にある印刷回路板レベルに存
在する技術変更パツドへのアクセスを可能にする
レベルまで開孔が食刻されてよい。
従つて第１図及び第２図に示されたように、第
２図に示されたチツプからの電気的経路は接続点
ｃへ配線され、切除ランドｄを介して接続点ｂへ
配線される。接続点ｂ及びｃは次に、突起Ｇを介
して次のキヤリヤ・レベルに電気的に接続され
る。外方の接続点ｂ−Ｇは次に高いキヤリヤ・レ
ベルの修理チヤネルに位置するパツドへ接続され
る。相互接続点ｃ−Ｇは低いキヤリヤ・レベルの
Ｘ−Ｙ配線プレーンへ進む。
２図に示されたチツプからの電気的経路は接続点
ｃへ配線され、切除ランドｄを介して接続点ｂへ
配線される。接続点ｂ及びｃは次に、突起Ｇを介
して次のキヤリヤ・レベルに電気的に接続され
る。外方の接続点ｂ−Ｇは次に高いキヤリヤ・レ
ベルの修理チヤネルに位置するパツドへ接続され
る。相互接続点ｃ−Ｇは低いキヤリヤ・レベルの
Ｘ−Ｙ配線プレーンへ進む。
従つて配線の変更を行なうには、切除ランドｄ
を利用し、例えばレーザの使用によつて実施され
る。接続点ｃ−Ｇの配線はその後無視される。接
続点ｂ−Ｇのパツドは次のキヤリヤ・レベル上の
修理チヤネルRCに位置づけられている。レーザ
切除作業に続いて、新たな電気的経路を作るため
に修理チヤネルRCの適正なパツドへワイヤが熱
圧力ボンド着されてもよい。修理ワイヤＱ，Q′，
Ｒ，Ｔ，T′が第１図に示されている。
を利用し、例えばレーザの使用によつて実施され
る。接続点ｃ−Ｇの配線はその後無視される。接
続点ｂ−Ｇのパツドは次のキヤリヤ・レベル上の
修理チヤネルRCに位置づけられている。レーザ
切除作業に続いて、新たな電気的経路を作るため
に修理チヤネルRCの適正なパツドへワイヤが熱
圧力ボンド着されてもよい。修理ワイヤＱ，Q′，
Ｒ，Ｔ，T′が第１図に示されている。
第１Ａ図は本発明の修理可能列を幾つか示す。
９チツプ・キヤリヤＨ上のチツプ所在地はマトリ
ツクス１，２，３、×Ａ，Ｂ，Ｃ、によつて指定
され、36チツプ・キヤリヤＮ上のチツプは１、
２、Ｄ、Ｅによつて指定される。
９チツプ・キヤリヤＨ上のチツプ所在地はマトリ
ツクス１，２，３、×Ａ，Ｂ，Ｃ、によつて指定
され、36チツプ・キヤリヤＮ上のチツプは１、
２、Ｄ、Ｅによつて指定される。
２つのチツプ所在地（例えば９チツプ・キヤリ
ヤＨ上のA1及びB2）間の印刷回路経路の変更を
行なうには、夫々の１チツプ・キヤリア１１上の
切除ランドｄが使われる。そのような切除を行な
うためレーザを使うことは周知であり、夫々の回
路孔で２つのチツプ・キヤリヤを接続する印刷導
電性経路を切除するのに採用される。チツプ・キ
ヤリヤ信号は今や外側の技術変更孔ｂ（第２図）
及び半田突起Ｇを介して夫々の技術変更パツドＫ
（第１図）へ接続されるだけとなる。第１図に示
されたように修理ワイヤＱが夫々のパツドＫへ熱
圧力ボンド着されて２つのチツプ間を走るように
される。どの９チツプ・キヤリヤＨ間の変更も
（Q′）のような修理ワイヤによつて同様に実施で
きる。
ヤＨ上のA1及びB2）間の印刷回路経路の変更を
行なうには、夫々の１チツプ・キヤリア１１上の
切除ランドｄが使われる。そのような切除を行な
うためレーザを使うことは周知であり、夫々の回
路孔で２つのチツプ・キヤリヤを接続する印刷導
電性経路を切除するのに採用される。チツプ・キ
ヤリヤ信号は今や外側の技術変更孔ｂ（第２図）
及び半田突起Ｇを介して夫々の技術変更パツドＫ
（第１図）へ接続されるだけとなる。第１図に示
されたように修理ワイヤＱが夫々のパツドＫへ熱
圧力ボンド着されて２つのチツプ間を走るように
される。どの９チツプ・キヤリヤＨ間の変更も
（Q′）のような修理ワイヤによつて同様に実施で
きる。
チツプ・キヤリヤ所在地２Ｂと９チツプ・キヤ
リヤＨの縁沿いに配置されたパツドＫとの間で第
２の修理が行なわれてもよい。レーザ切除修理が
チツプ所在地２Ｂの切除ランドｄに於て行なわれ
る。然る後、修理ワイヤＴが第１図に示すように
配線され適正なパツドＫへ熱圧力ボンド着され
る。９チツプ・キヤリヤＨ上で修理ワイヤT′を
用いて同様な修理がなされてもよい。36チツプ・
キヤリヤＮ間の変更を行なうために修理ワイヤＲ
が使用されてよい。
リヤＨの縁沿いに配置されたパツドＫとの間で第
２の修理が行なわれてもよい。レーザ切除修理が
チツプ所在地２Ｂの切除ランドｄに於て行なわれ
る。然る後、修理ワイヤＴが第１図に示すように
配線され適正なパツドＫへ熱圧力ボンド着され
る。９チツプ・キヤリヤＨ上で修理ワイヤT′を
用いて同様な修理がなされてもよい。36チツプ・
キヤリヤＮ間の変更を行なうために修理ワイヤＲ
が使用されてよい。
この層別修理システムが第３図にも示される。
第３図は本発明に従つて説明されるマルチレベル
界面に含まれる種々の構成要素を分解して示す。
第１のフイルム・レベルに於ては、カプセル封入
されたチツプがチツプのＩ／Ｏフアンアウト及び
電力供給を行なうために２レベルの細線金属パタ
ーンを用いる。コンタクト孔ｂ及びｃ間の切除ラ
ンドｄが１チツプ・キヤリヤ１１上に示されてい
る。
第３図は本発明に従つて説明されるマルチレベル
界面に含まれる種々の構成要素を分解して示す。
第１のフイルム・レベルに於ては、カプセル封入
されたチツプがチツプのＩ／Ｏフアンアウト及び
電力供給を行なうために２レベルの細線金属パタ
ーンを用いる。コンタクト孔ｂ及びｃ間の切除ラ
ンドｄが１チツプ・キヤリヤ１１上に示されてい
る。
第２のフイルム・レベルに於て、２レベルの細
線金属パターンを用い、それは電力供給及び９チ
ツプ群の内部接続のために利用される。突起Ｇと
切除ランドｄとの関係が明示されている。
線金属パターンを用い、それは電力供給及び９チ
ツプ群の内部接続のために利用される。突起Ｇと
切除ランドｄとの関係が明示されている。
第３のフイルム・レベルに於て、４個の９チツ
プ群の組の内部接続のために２レベルの細線金属
パターンが用いられる。技術変更用パツド１７及
び技術変更用開孔１８がこの36チツプ界面Ｎ上に
示される。９チツプ界面Ｈ上の突起と結合する電
力供給片１９も示されている。同等な印刷板構造
が36チツプの群間の配線を与える。従つて、６つ
の金属層を有する３フイルム・レベルがこの
MLC構造で用いられる。36チツプ構造に対する
配線は２つのプレーン対を介して行なわれ、且つ
３レベルのレーザ切除及び信号網修理中継用熱圧
力ボンド着微小ワイヤで与えられる。
プ群の組の内部接続のために２レベルの細線金属
パターンが用いられる。技術変更用パツド１７及
び技術変更用開孔１８がこの36チツプ界面Ｎ上に
示される。９チツプ界面Ｈ上の突起と結合する電
力供給片１９も示されている。同等な印刷板構造
が36チツプの群間の配線を与える。従つて、６つ
の金属層を有する３フイルム・レベルがこの
MLC構造で用いられる。36チツプ構造に対する
配線は２つのプレーン対を介して行なわれ、且つ
３レベルのレーザ切除及び信号網修理中継用熱圧
力ボンド着微小ワイヤで与えられる。
この実施例に従うと、１チツプ・キヤリヤ１１
上の唯一つのチツプ又は９チツプ群の全部を交換
のため指定することが可能である。交換は例えば
適当な加熱素子を有する真空ヘツドを用いること
により実施できる。マルチレベル配線膜は埋設さ
れた光学的位置合わせマークが十分見える薄さの
ものであつて、交換が指示されたモジユールに相
対する真空ヘツドの正しい位置づけを可能にす
る。
上の唯一つのチツプ又は９チツプ群の全部を交換
のため指定することが可能である。交換は例えば
適当な加熱素子を有する真空ヘツドを用いること
により実施できる。マルチレベル配線膜は埋設さ
れた光学的位置合わせマークが十分見える薄さの
ものであつて、交換が指示されたモジユールに相
対する真空ヘツドの正しい位置づけを可能にす
る。
本発明のマルチレベル修理可能システムと既知
のTCMとの比較が第４Ａ図及び第４Ｂ図で示さ
れる。既知のTCMは分解して第４Ａ図に示され
る。本発明の概念を採用した均等物の実施例が第
４Ｂ図に示される。第４Ｂ図は本発明の第１の変
形をも示す。第４Ｂ図に示す層別マルチレベル配
線膜構成を用いると、カプセル封入されたチツプ
群が印刷回路板２０の両面に搭載できる。下面に
は組立てられた層別マルチレベル構成を示し、上
面には個々の構成要素を見せるため分解して各層
を示す。熱抵抗を少くするため冷却柱Ｆが直接取
付けられて、空気流通路に直接置かれる。図から
明らかな通り修理は両面から行ないうる。レーザ
切除領域及び配線変更ワイヤ・ボンド領域が組立
て済みの構成（下面）と対面して明瞭に示されて
いる。これは印刷回路板２０の片面に搭載された
既知のTCMと著しい対比をなす。
のTCMとの比較が第４Ａ図及び第４Ｂ図で示さ
れる。既知のTCMは分解して第４Ａ図に示され
る。本発明の概念を採用した均等物の実施例が第
４Ｂ図に示される。第４Ｂ図は本発明の第１の変
形をも示す。第４Ｂ図に示す層別マルチレベル配
線膜構成を用いると、カプセル封入されたチツプ
群が印刷回路板２０の両面に搭載できる。下面に
は組立てられた層別マルチレベル構成を示し、上
面には個々の構成要素を見せるため分解して各層
を示す。熱抵抗を少くするため冷却柱Ｆが直接取
付けられて、空気流通路に直接置かれる。図から
明らかな通り修理は両面から行ないうる。レーザ
切除領域及び配線変更ワイヤ・ボンド領域が組立
て済みの構成（下面）と対面して明瞭に示されて
いる。これは印刷回路板２０の片面に搭載された
既知のTCMと著しい対比をなす。
チツプ間の誘電率は凡そ3.5又はそれ以下であ
ることがわかつた。36群対36群の誘電率は回路板
全体を通じて凡そ4.6である。
ることがわかつた。36群対36群の誘電率は回路板
全体を通じて凡そ4.6である。
マルチパツド中継孔を回路板全体に用いること
により、ドリル穿孔の数が減少する。そればかり
か、これらのドリル穿孔された穴の間の大きな距
離が減少することによつてIR電圧降下が減少し、
伝送線許容誤差を緩和する。
により、ドリル穿孔の数が減少する。そればかり
か、これらのドリル穿孔された穴の間の大きな距
離が減少することによつてIR電圧降下が減少し、
伝送線許容誤差を緩和する。
本発明は突起金属化パツドへのCr／Cu／Crの
直接蒸着を採用できるので、著しい膨脹差の補償
を与える。これは羊皮紙状構造に沿つて半田づけ
可能な接続点まで延びるが、シリコン・チツプの
縁を越えて延びてもよい。
直接蒸着を採用できるので、著しい膨脹差の補償
を与える。これは羊皮紙状構造に沿つて半田づけ
可能な接続点まで延びるが、シリコン・チツプの
縁を越えて延びてもよい。
これとは対照的に、第４Ａ図に示すTCMはヒ
ート・シンク２１、ピストン保持板２２、スプリ
ング２３、ピストン２４で放熱されるチツプ１４
の足型を配線フオーマツトに変換するため５レベ
ルのMLC２５を用いている。本発明のマルチレ
ベル界面はたつた２層のポリイミドしか必要とし
ない。ポリイミドの誘電率は、MLC２５に於け
るセラミツクの9.4に対して3.5でしかない。この
ように、キヤパシタンスの値及び信号伝播遅延の
改善が本発明のマルチレベル界面なる概念によつ
て計られる。
ート・シンク２１、ピストン保持板２２、スプリ
ング２３、ピストン２４で放熱されるチツプ１４
の足型を配線フオーマツトに変換するため５レベ
ルのMLC２５を用いている。本発明のマルチレ
ベル界面はたつた２層のポリイミドしか必要とし
ない。ポリイミドの誘電率は、MLC２５に於け
るセラミツクの9.4に対して3.5でしかない。この
ように、キヤパシタンスの値及び信号伝播遅延の
改善が本発明のマルチレベル界面なる概念によつ
て計られる。
TCMは配線支持用に６つのプレーン対を用い
る。本発明によれば同等の配線容量が２つのホト
リソグラフイ処理プレーン対、即ち９チツプ・キ
ヤリヤＨ及び36チツプ・キヤリヤＮを用いること
により達成される。
る。本発明によれば同等の配線容量が２つのホト
リソグラフイ処理プレーン対、即ち９チツプ・キ
ヤリヤＨ及び36チツプ・キヤリヤＮを用いること
により達成される。
TCMはハーコン（Harcon）コネクタ２６を必
要とし、そのコネクタは更に回路板の反対側で切
除及び配線変更を実現するため信号コンタクト素
子当り２個のバイヤ孔２７を必要とする。本発明
のマルチレベル界面は一体構成の多レベル修理能
力を用い、それが印刷回路板２０の両面にパツケ
ージされた電子部品を搭載することを容易化して
いる。
要とし、そのコネクタは更に回路板の反対側で切
除及び配線変更を実現するため信号コンタクト素
子当り２個のバイヤ孔２７を必要とする。本発明
のマルチレベル界面は一体構成の多レベル修理能
力を用い、それが印刷回路板２０の両面にパツケ
ージされた電子部品を搭載することを容易化して
いる。
両面に、即ち印刷回路板と向き合う関係で、マ
ルチレベル構造を搭載する概念は本発明の第１の
変形を構成する。これは第４Ｂ図に示される。そ
の図は第３図に示された薄膜構造の２面型実施例
を示す。９チツプ・キヤリヤＨの界面Ｈの１チツ
プ・キヤリヤ及び36チツプ・キヤリヤＮの界面Ｎ
より成る膜部材の組立体が印刷回路板２０の両面
に配設されている。保持板Ｐが冷却柱Ｆの列を覆
い且つ固定子Ｓにアンカー止めされたねじにより
定位置に位置づけされる。固定子Ｓは36チツプ群
のほゞ周辺に配置される。従つて２つの別個の36
チツプ群が印刷回路板２０の両側に配置される。
ルチレベル構造を搭載する概念は本発明の第１の
変形を構成する。これは第４Ｂ図に示される。そ
の図は第３図に示された薄膜構造の２面型実施例
を示す。９チツプ・キヤリヤＨの界面Ｈの１チツ
プ・キヤリヤ及び36チツプ・キヤリヤＮの界面Ｎ
より成る膜部材の組立体が印刷回路板２０の両面
に配設されている。保持板Ｐが冷却柱Ｆの列を覆
い且つ固定子Ｓにアンカー止めされたねじにより
定位置に位置づけされる。固定子Ｓは36チツプ群
のほゞ周辺に配置される。従つて２つの別個の36
チツプ群が印刷回路板２０の両側に配置される。
保持板Ｐは第４Ｂ図に示す通り、冷却柱Ｆが空
気流中へ突出するのを許すための一連の孔を有す
る。保持板Ｐの外周に耳片が設けられて、搭載の
目的で隣接の保持板が同じ固定子Ｓを共用するの
を可能にしている。冷却柱Ｆのための孔が36チツ
プ・キヤリヤ上の冷却柱Ｆの位置に相当する６×
６アレイの形で設けられる。
気流中へ突出するのを許すための一連の孔を有す
る。保持板Ｐの外周に耳片が設けられて、搭載の
目的で隣接の保持板が同じ固定子Ｓを共用するの
を可能にしている。冷却柱Ｆのための孔が36チツ
プ・キヤリヤ上の冷却柱Ｆの位置に相当する６×
６アレイの形で設けられる。
保持板Ｐは自分を組立体に押しつける目的の弾
性裏打ち材Ｒを有する。代案として、冷却柱Ｆの
頂上と係合するスプリング・クリツプを有する支
え板を用いて必要な押圧力を与えるようにしても
よい。
性裏打ち材Ｒを有する。代案として、冷却柱Ｆの
頂上と係合するスプリング・クリツプを有する支
え板を用いて必要な押圧力を与えるようにしても
よい。
冷却柱Ｆはカプセル封入されたチツプの金属キ
ヤツプと連結するためにリフロ半田づけを使わな
いでアンカー止めされてもよい。そのような変形
に於ては冷却柱Ｆはスナツプ環を受入れるように
溝がつけられる。そこでスナツプ環が冷却柱Ｆを
保持板Ｐへアンカー止めする。金属キヤツプへ結
合するのにリフロ半田付づけが用いられていない
ので、冷却柱Ｆの接触面に熱伝導グリースが付着
される。この方法の利点は、冷却柱Ｆがカプセル
封入チツプから分離可能であることと、保持板Ｐ
の一体的部分として作りうることである。保持板
Ｐの下側の弾性材料は冷却柱Ｆとカプセル封入さ
れたチツプの頂上との強制的係合を実現させるよ
うな押圧力を与える。
ヤツプと連結するためにリフロ半田づけを使わな
いでアンカー止めされてもよい。そのような変形
に於ては冷却柱Ｆはスナツプ環を受入れるように
溝がつけられる。そこでスナツプ環が冷却柱Ｆを
保持板Ｐへアンカー止めする。金属キヤツプへ結
合するのにリフロ半田付づけが用いられていない
ので、冷却柱Ｆの接触面に熱伝導グリースが付着
される。この方法の利点は、冷却柱Ｆがカプセル
封入チツプから分離可能であることと、保持板Ｐ
の一体的部分として作りうることである。保持板
Ｐの下側の弾性材料は冷却柱Ｆとカプセル封入さ
れたチツプの頂上との強制的係合を実現させるよ
うな押圧力を与える。
第５Ａ図及び５Ｂ図は機械的支持を可能にする
ための薄いセラミツク支持部材及び付加的印刷回
路配線能力を持たせるための、本発明の他の変形
を示す。第５Ａ図に於て薄膜配線構造２９が薄い
セラミツク支持素子３０の表面上に設けられる。
然る後薄いセラミツク支持素子３０の周辺又はそ
の縁沿いにレーザで切込み３１がつけられて、後
続の折取り処理が出来るようにする。第５Ａ図に
示すようにレーザ切込み３１よりも内側の領域は
薄膜配線構造を持つたCr／Cu／Cr界面３２を有
する。レーザ切込み３１よりも、外方の領域は薄
膜構造を持つたCr／Al界面３３を有する。若し
も希望されるなら、薄いセラミツク支持素子３０
の裏面に反結合キヤパシタ又は終端抵抗器などの
受動素子を含む電力供給パターン層３４が周知の
薄膜技術を用いて設けられてもよい。バイヤ孔Ｌ
及びＭがCr／Al界面３３に設けられる。その後
アルミニウムがセラミツク及び薄膜配線構造の界
面に於て溶かされて、レーザ切込みされた領域の
外側のセラミツク・セグメント３５が折取られて
捨去られる。これは第５Ｂ図に示される。薄膜部
材は然る後次のパツケージ・レベルに対するボン
ド着のため反らされてもよい（破線参照）。
ための薄いセラミツク支持部材及び付加的印刷回
路配線能力を持たせるための、本発明の他の変形
を示す。第５Ａ図に於て薄膜配線構造２９が薄い
セラミツク支持素子３０の表面上に設けられる。
然る後薄いセラミツク支持素子３０の周辺又はそ
の縁沿いにレーザで切込み３１がつけられて、後
続の折取り処理が出来るようにする。第５Ａ図に
示すようにレーザ切込み３１よりも内側の領域は
薄膜配線構造を持つたCr／Cu／Cr界面３２を有
する。レーザ切込み３１よりも、外方の領域は薄
膜構造を持つたCr／Al界面３３を有する。若し
も希望されるなら、薄いセラミツク支持素子３０
の裏面に反結合キヤパシタ又は終端抵抗器などの
受動素子を含む電力供給パターン層３４が周知の
薄膜技術を用いて設けられてもよい。バイヤ孔Ｌ
及びＭがCr／Al界面３３に設けられる。その後
アルミニウムがセラミツク及び薄膜配線構造の界
面に於て溶かされて、レーザ切込みされた領域の
外側のセラミツク・セグメント３５が折取られて
捨去られる。これは第５Ｂ図に示される。薄膜部
材は然る後次のパツケージ・レベルに対するボン
ド着のため反らされてもよい（破線参照）。
従つてこの変形を採用すると、次のパツケー
ジ・レベルへのボンド着のための補充線が装置中
に予じめ作られることになる。これは、必要な機
械的支持、及び厚膜を用いた装置を構築するのに
必要な安定性を与えると同時に達成される。結果
の金属膜は厚膜によつて支持されているので、使
用前に折れ曲つたり又はしわになつたりすること
はない。この方法の他の利点は、層間の物理的寸
法の相異に対して容易に補償しうる補充線を与え
ることである。次に続くセラミツク支持素子３０
へ直接単にボンド着することにより歪を生じるこ
となく薄膜部材を次レベルのパツケージングへボ
ンド着することが可能であること勿論である。
ジ・レベルへのボンド着のための補充線が装置中
に予じめ作られることになる。これは、必要な機
械的支持、及び厚膜を用いた装置を構築するのに
必要な安定性を与えると同時に達成される。結果
の金属膜は厚膜によつて支持されているので、使
用前に折れ曲つたり又はしわになつたりすること
はない。この方法の他の利点は、層間の物理的寸
法の相異に対して容易に補償しうる補充線を与え
ることである。次に続くセラミツク支持素子３０
へ直接単にボンド着することにより歪を生じるこ
となく薄膜部材を次レベルのパツケージングへボ
ンド着することが可能であること勿論である。
従つて本発明の結果として半導体チツプ用の修
理可能なマルチレベル・オーバレイ配線方式が与
えられる。ここに述べられたようなレベルの相次
ぐ連結と一緒に、配線経路、レベル間の開孔、及
び技術変更パツドを用いることにより、稀に見る
融通性を有する独特なパツケージング構造が与え
られる。
理可能なマルチレベル・オーバレイ配線方式が与
えられる。ここに述べられたようなレベルの相次
ぐ連結と一緒に、配線経路、レベル間の開孔、及
び技術変更パツドを用いることにより、稀に見る
融通性を有する独特なパツケージング構造が与え
られる。
第１Ａ図はマルチレベル配線修理が可能な本発
明の装置の分解斜視図、第１Ｂ図は９チツプ・キ
ヤリヤの１部を示す分解斜視図、第２図は第１図
に示すモジユールの１部を形成する１チツプ・キ
ヤリヤの立断面図、第３図は本発明のマルチレベ
ル界面配線階層を示す分解斜視図、第４Ａ図は従
来のTCMの分解断面図、第４Ｂ図は本発明の変
形を示す図、第５Ａ図及び５Ｂ図は追加的な機械
的支持体及び追加的な印刷配線能力を与えるため
薄いセラミツク支持体を用いた他の変形を示す断
面図である。 第２図に於て、１４……半導体チツプ、ｂ，ｃ
……コンタクト、ｄ……切除ランド、Ｍ１……金
属化相（接続配線）、第３図に於て、１１……１
チツプ・キヤリヤ。Ｇ……接続突起、Ｈ……９チ
ツプ・ワイヤリング界面、Ｋ……パツド、Ｌ，Ｍ
……回路孔、Ｎ……36チツプ・ワイヤリング界
面。
明の装置の分解斜視図、第１Ｂ図は９チツプ・キ
ヤリヤの１部を示す分解斜視図、第２図は第１図
に示すモジユールの１部を形成する１チツプ・キ
ヤリヤの立断面図、第３図は本発明のマルチレベ
ル界面配線階層を示す分解斜視図、第４Ａ図は従
来のTCMの分解断面図、第４Ｂ図は本発明の変
形を示す図、第５Ａ図及び５Ｂ図は追加的な機械
的支持体及び追加的な印刷配線能力を与えるため
薄いセラミツク支持体を用いた他の変形を示す断
面図である。 第２図に於て、１４……半導体チツプ、ｂ，ｃ
……コンタクト、ｄ……切除ランド、Ｍ１……金
属化相（接続配線）、第３図に於て、１１……１
チツプ・キヤリヤ。Ｇ……接続突起、Ｈ……９チ
ツプ・ワイヤリング界面、Ｋ……パツド、Ｌ，Ｍ
……回路孔、Ｎ……36チツプ・ワイヤリング界
面。
Claims (1)
- 【特許請求の範囲】 １ 第１支持フレームと、上記第１支持フレーム
に搭載された複数個の第２支持フレームと、上記
複数個の第２支持フレームの各々に搭載された複
数個の１チツプ・キヤリヤとを有するマルチレベ
ル集積回路パツケージング構造であつて、 上記第１支持フレームは、複数個の第２支持フ
レームを搭載するための互いに離隔した複数個の
第１領域と、上記複数個の第１領域間に、相互に
接続された接続コンタクト孔、技術変更用配線パ
ツド及びコンタクト突起を備えた配線パターンを
有し、 上記第２支持フレームは、上記複数個の第１領
域内に夫々１個宛配置され、各第２支持フレーム
は複数個の１チツプ・キヤリヤを搭載するため互
いに離隔した複数個の第２領域と、上記複数個の
第２領域間に、相互に接続された接続コンタクト
孔、技術変更用配線パツド及びコンタクト突起を
備えた配線パターンを有し、 上記１チツプ・キヤリヤは、少なくとも１つの
集積回路チツプが搭載され、複数個の接続コンタ
クト孔が配列され、上記集積回路チツプの接点を
上記接続コンタクト孔と電気的に相互接続するた
めの配線パターンを有し、 上記各配線パターンは、上記接続コンタクト孔
を絶縁するために切断可能なランド部を有し、 上記第２支持フレーム上の予定のコンタクト突
起を、上記各１チツプ・キヤリアの接続コンタク
ト孔に接続し、 上記第１支持フレーム上の予定のコンタクト突
起を、上記第２支持フレームの予定の接続コンタ
クト孔に接続し、上記ランド部を切断することに
よつて上記１チツプキヤリヤ又は各階層レベルの
修理、交換又は技術変更をなし得るようにしたマ
ルチ・レベル集積回路のパツケージング構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/396,204 US4549200A (en) | 1982-07-08 | 1982-07-08 | Repairable multi-level overlay system for semiconductor device |
| US396204 | 1982-07-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5914660A JPS5914660A (ja) | 1984-01-25 |
| JPH0512859B2 true JPH0512859B2 (ja) | 1993-02-19 |
Family
ID=23566285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58085186A Granted JPS5914660A (ja) | 1982-07-08 | 1983-05-17 | マルチレベル集積回路パツケ−ジング構造 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4549200A (ja) |
| EP (1) | EP0098932B1 (ja) |
| JP (1) | JPS5914660A (ja) |
| DE (1) | DE3381129D1 (ja) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727410A (en) * | 1983-11-23 | 1988-02-23 | Cabot Technical Ceramics, Inc. | High density integrated circuit package |
| US4672421A (en) * | 1984-04-02 | 1987-06-09 | Motorola, Inc. | Semiconductor packaging and method |
| FR2567709B1 (fr) * | 1984-07-11 | 1990-11-09 | Nec Corp | Ensemble a paillette comprenant un substrat de cablage multi-couche |
| JPS61296800A (ja) * | 1985-06-25 | 1986-12-27 | 日本電気株式会社 | 設計変更用電極 |
| US4689103A (en) * | 1985-11-18 | 1987-08-25 | E. I. Du Pont De Nemours And Company | Method of manufacturing injection molded printed circuit boards in a common planar array |
| US4681654A (en) * | 1986-05-21 | 1987-07-21 | International Business Machines Corporation | Flexible film semiconductor chip carrier |
| JPH0766253B2 (ja) * | 1986-06-20 | 1995-07-19 | 松下電器産業株式会社 | マトリクス型画像表示装置 |
| DE3621930A1 (de) * | 1986-06-30 | 1988-01-07 | Bosch Gmbh Robert | Mehrplatten-hybdridgeraet mit integrierter waermeableitung |
| US4746815A (en) * | 1986-07-03 | 1988-05-24 | International Business Machines Corporation | Electronic EC for minimizing EC pads |
| US4945399A (en) * | 1986-09-30 | 1990-07-31 | International Business Machines Corporation | Electronic package with integrated distributed decoupling capacitors |
| US4744008A (en) * | 1986-11-18 | 1988-05-10 | International Business Machines Corporation | Flexible film chip carrier with decoupling capacitors |
| US4766670A (en) * | 1987-02-02 | 1988-08-30 | International Business Machines Corporation | Full panel electronic packaging structure and method of making same |
| US4855867A (en) * | 1987-02-02 | 1989-08-08 | International Business Machines Corporation | Full panel electronic packaging structure |
| US5170931A (en) * | 1987-03-11 | 1992-12-15 | International Business Machines Corporation | Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate |
| US5159535A (en) * | 1987-03-11 | 1992-10-27 | International Business Machines Corporation | Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate |
| US4788767A (en) * | 1987-03-11 | 1988-12-06 | International Business Machines Corporation | Method for mounting a flexible film semiconductor chip carrier on a circuitized substrate |
| US4858072A (en) * | 1987-11-06 | 1989-08-15 | Ford Aerospace & Communications Corporation | Interconnection system for integrated circuit chips |
| US4918335A (en) * | 1987-11-06 | 1990-04-17 | Ford Aerospace Corporation | Interconnection system for integrated circuit chips |
| US4899208A (en) * | 1987-12-17 | 1990-02-06 | International Business Machines Corporation | Power distribution for full wafer package |
| US4814283A (en) * | 1988-04-08 | 1989-03-21 | General Electric Company | Simple automated discretionary bonding of multiple parallel elements |
| US5122475A (en) * | 1988-09-30 | 1992-06-16 | Harris Corporation | Method of making a high speed, high density semiconductor memory package with chip level repairability |
| US5014114A (en) * | 1988-09-30 | 1991-05-07 | Harris Corporation | High speed, high density semiconductor memory package with chip level repairability |
| JP2751450B2 (ja) * | 1989-08-28 | 1998-05-18 | セイコーエプソン株式会社 | テープキャリアの実装構造及びその実装方法 |
| US5060116A (en) * | 1990-04-20 | 1991-10-22 | Grobman Warren D | Electronics system with direct write engineering change capability |
| US5224022A (en) * | 1990-05-15 | 1993-06-29 | Microelectronics And Computer Technology Corporation | Reroute strategy for high density substrates |
| US5124677A (en) * | 1990-08-22 | 1992-06-23 | Harris Corporation | Waffleline-configured surface-mount package for high frequency signal coupling applications |
| US5155577A (en) * | 1991-01-07 | 1992-10-13 | International Business Machines Corporation | Integrated circuit carriers and a method for making engineering changes in said carriers |
| EP0518701A3 (en) * | 1991-06-14 | 1993-04-21 | Aptix Corporation | Field programmable circuit module |
| US5261155A (en) * | 1991-08-12 | 1993-11-16 | International Business Machines Corporation | Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders |
| US5243140A (en) * | 1991-10-04 | 1993-09-07 | International Business Machines Corporation | Direct distribution repair and engineering change system |
| US5208729A (en) * | 1992-02-14 | 1993-05-04 | International Business Machines Corporation | Multi-chip module |
| US5343366A (en) * | 1992-06-24 | 1994-08-30 | International Business Machines Corporation | Packages for stacked integrated circuit chip cubes |
| US5354955A (en) * | 1992-12-02 | 1994-10-11 | International Business Machines Corporation | Direct jump engineering change system |
| US5294754A (en) * | 1992-12-24 | 1994-03-15 | Iternational Business Machines Corporation | Direct write EC single metal layer |
| US5422514A (en) * | 1993-05-11 | 1995-06-06 | Micromodule Systems, Inc. | Packaging and interconnect system for integrated circuits |
| US5796164A (en) * | 1993-05-11 | 1998-08-18 | Micromodule Systems, Inc. | Packaging and interconnect system for integrated circuits |
| JP3110922B2 (ja) * | 1993-08-12 | 2000-11-20 | 富士通株式会社 | マルチチップ・モジュール |
| US5412539A (en) * | 1993-10-18 | 1995-05-02 | Hughes Aircraft Company | Multichip module with a mandrel-produced interconnecting decal |
| DE19605966A1 (de) * | 1996-02-17 | 1997-08-21 | Bosch Gmbh Robert | Vorrichtung, insbesondere zur Verwendung in einem elektronischen Steuergerät |
| KR100474002B1 (ko) | 1998-04-28 | 2005-07-18 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의불량패드수리방법및그구조 |
| US7102892B2 (en) * | 2000-03-13 | 2006-09-05 | Legacy Electronics, Inc. | Modular integrated circuit chip carrier |
| US6713854B1 (en) | 2000-10-16 | 2004-03-30 | Legacy Electronics, Inc | Electronic circuit module with a carrier having a mounting pad array |
| US7337522B2 (en) * | 2000-10-16 | 2008-03-04 | Legacy Electronics, Inc. | Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips |
| CN100369536C (zh) * | 2001-03-14 | 2008-02-13 | 莱格西电子股份有限公司 | 制造具有三维半导体芯片阵列安装面的电路板的方法和装置 |
| US6954984B2 (en) * | 2002-07-25 | 2005-10-18 | International Business Machines Corporation | Land grid array structure |
| AU2003261625A1 (en) | 2002-09-03 | 2004-03-29 | Pcb Plus, Inc. | Apparatus and method for replacing defective pcb of pcb panel |
| FR2874412B1 (fr) * | 2004-08-19 | 2007-12-21 | Robert Bosch Gmbh Gmbh | Frein a disque muni d'une chappe de taille reduite |
| WO2006076381A2 (en) * | 2005-01-12 | 2006-07-20 | Legacy Electronics, Inc. | Radial circuit board, system, and methods |
| US7534966B2 (en) * | 2007-06-12 | 2009-05-19 | Clear Electronics, Inc. | Edge connection structure for printed circuit boards |
| US7741151B2 (en) * | 2008-11-06 | 2010-06-22 | Freescale Semiconductor, Inc. | Integrated circuit package formation |
| TWM362572U (en) * | 2009-04-13 | 2009-08-01 | Phytrex Technology Corp | Signal convertor |
| US8554506B2 (en) | 2009-08-07 | 2013-10-08 | Advanced Processor Srchitectures, LLC | Distributed computing |
| US9645603B1 (en) | 2013-09-12 | 2017-05-09 | Advanced Processor Architectures, Llc | System clock distribution in a distributed computing environment |
| US9429983B1 (en) | 2013-09-12 | 2016-08-30 | Advanced Processor Architectures, Llc | System clock distribution in a distributed computing environment |
| US11042211B2 (en) | 2009-08-07 | 2021-06-22 | Advanced Processor Architectures, Llc | Serially connected computing nodes in a distributed computing system |
| TWI461127B (zh) * | 2012-12-25 | 2014-11-11 | Univ Nat Taipei Technology | 電子裝置及其製法 |
| US9888283B2 (en) | 2013-03-13 | 2018-02-06 | Nagrastar Llc | Systems and methods for performing transport I/O |
| USD729808S1 (en) | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
| USD758372S1 (en) | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
| US9647997B2 (en) | 2013-03-13 | 2017-05-09 | Nagrastar, Llc | USB interface for performing transport I/O |
| USD759022S1 (en) * | 2013-03-13 | 2016-06-14 | Nagrastar Llc | Smart card interface |
| USD780763S1 (en) | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
| USD864968S1 (en) | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
| CN107770956A (zh) * | 2016-08-16 | 2018-03-06 | 光宝电子(广州)有限公司 | 电路板结构 |
| CN108615772B (zh) * | 2018-05-17 | 2020-05-12 | 中国科学院微电子研究所 | 传感器的封装结构与其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3777221A (en) * | 1972-12-18 | 1973-12-04 | Ibm | Multi-layer circuit package |
| US4069498A (en) * | 1976-11-03 | 1978-01-17 | International Business Machines Corporation | Studded heat exchanger for integrated circuit package |
| US4225900A (en) * | 1978-10-25 | 1980-09-30 | Raytheon Company | Integrated circuit device package interconnect means |
| US4254445A (en) * | 1979-05-07 | 1981-03-03 | International Business Machines Corporation | Discretionary fly wire chip interconnection |
| US4288841A (en) * | 1979-09-20 | 1981-09-08 | Bell Telephone Laboratories, Incorporated | Double cavity semiconductor chip carrier |
| JPS5687395A (en) * | 1979-12-18 | 1981-07-15 | Fujitsu Ltd | Semiconductor device |
| US4322778A (en) * | 1980-01-25 | 1982-03-30 | International Business Machines Corp. | High performance semiconductor package assembly |
| US4472762A (en) * | 1980-09-25 | 1984-09-18 | Texas Instruments Incorporated | Electronic circuit interconnection system |
| US4423468A (en) * | 1980-10-01 | 1983-12-27 | Motorola, Inc. | Dual electronic component assembly |
-
1982
- 1982-07-08 US US06/396,204 patent/US4549200A/en not_active Expired - Lifetime
-
1983
- 1983-05-06 EP EP83104479A patent/EP0098932B1/en not_active Expired
- 1983-05-06 DE DE8383104479T patent/DE3381129D1/de not_active Expired - Fee Related
- 1983-05-17 JP JP58085186A patent/JPS5914660A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5914660A (ja) | 1984-01-25 |
| EP0098932A2 (en) | 1984-01-25 |
| EP0098932A3 (en) | 1986-09-17 |
| DE3381129D1 (de) | 1990-02-22 |
| EP0098932B1 (en) | 1990-01-17 |
| US4549200A (en) | 1985-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0512859B2 (ja) | ||
| US4991000A (en) | Vertically interconnected integrated circuit chip system | |
| US4692839A (en) | Multiple chip interconnection system and package | |
| US6297141B1 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| US5182632A (en) | High density multichip package with interconnect structure and heatsink | |
| US8357999B2 (en) | Assembly having stacked die mounted on substrate | |
| US6489687B1 (en) | Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment | |
| US5283107A (en) | Modular multilayer interwiring structure | |
| US5898223A (en) | Chip-on-chip IC packages | |
| US5477082A (en) | Bi-planar multi-chip module | |
| JP2909704B2 (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体 | |
| US7960842B2 (en) | Structure of high performance combo chip and processing method | |
| US7781880B2 (en) | Semiconductor package | |
| JPH08213519A (ja) | 電子素子パッケージ | |
| US5640760A (en) | Method for the 3D interconnection of packages of electronic components using printed circuit boards | |
| JPH0754845B2 (ja) | 段状電子装置パッケージ | |
| JPH0214598A (ja) | 電子素子取付用基板 | |
| US5892657A (en) | Electronic-circuit assembly and its manufacturing method | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| US5640308A (en) | Field programmable circuit module | |
| EP0521720A1 (en) | Heat-dissipating multi-layer circuit board | |
| JPH01258458A (ja) | ウェーハ集積型集積回路 | |
| JP2004015017A (ja) | マルチチップモジュールおよびその製造方法 | |
| WO1991007777A1 (en) | High density multichip package | |
| JPH05198627A (ja) | ハイブリッドモジュール及びその製造方法 |