CN108615772B - 传感器的封装结构与其制作方法 - Google Patents
传感器的封装结构与其制作方法 Download PDFInfo
- Publication number
- CN108615772B CN108615772B CN201810474017.9A CN201810474017A CN108615772B CN 108615772 B CN108615772 B CN 108615772B CN 201810474017 A CN201810474017 A CN 201810474017A CN 108615772 B CN108615772 B CN 108615772B
- Authority
- CN
- China
- Prior art keywords
- interconnection
- structures
- electrical contact
- contact structures
- electrical connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 66
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 31
- 238000012545 processing Methods 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 89
- 238000000034 method Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 239000012790 adhesive layer Substances 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims 2
- 238000005538 encapsulation Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 24
- 238000009434 installation Methods 0.000 abstract description 7
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010791 quenching Methods 0.000 description 4
- 230000000171 quenching effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- -1 region Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000003841 Raman measurement Methods 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001917 fluorescence detection Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000002600 positron emission tomography Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
- H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1876—Particular processes or apparatus for batch treatment of the devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
本申请提供了一种传感器的封装结构与其制作方法。该传感器的封装结构包括：底部载板、传感器阵列、互联转接板、顶部转接板和信号处理芯片，底部载板包括载板本体、多个第一电接触结构和多个第二电接触结构，第一电接触结构与第二电接触结构电连接；传感器阵列包括多个阵列排布的传感器；互联转接板包括互联转接板本体和互联结构；顶部转接板包括顶部转接板本体、第三电接触结构、第四电接触结构和顶部电连接结构；信号处理芯片包括多个信号接触结构，信号接触结构与底部载板中的部分第一电接触结构一一对应地电连接。该封装结构中，利用顶部转接板和互联转接板实现传感器的安装与正背面互连，减少了探测死区面积，提高了探测灵敏度。
Description
技术领域
本申请涉及半导体封装领域，具体而言，涉及一种传感器的封装结构与其制作方法。
背景技术
硅光电倍增器(SiPM)是一种新型的弱光探测器，是由几百到几万个尺寸为几微米到几十微米的雪崩光电二极管(Avalanche PhotoDiode：APD)单元即像素点集成在同一硅单晶上所形成的APD矩阵。其中，每一个APD单元均工作在盖革模式(Geiger mode)下，并串联一个阻值约为200KΩ到1MΩ的淬灭电阻，其中，淬灭电阻可以形成于SiPM表面(这种SiPM可称为表面淬灭电阻型SiPM)或者形成于SiPM的硅材料内部(这种SiPM可称为外延淬灭电阻型SiPM)。当有APD单元接收光子时，入射光子所激发出的载流子便会触发雪崩效应，其输出雪崩脉冲信号的增益可高达105～107，与光电倍增管(PMT：Photo Multiplier Tube)相比，不仅拥有单光子响应好，光探测效率高，响应速度快等传统光电倍增管的优点，而且还具有良好的单光子分辨能力以及较宽的动态范围。同时，SiPM工作偏压低，对磁场不敏感，体积小易于集成，成本低廉等优点。目前在天体物理、高能物理、生物医学等领域逐步开始取代PMT，特别在正电子发射型计算机断层显像(Positron Emission ComputedTomography,简称PET)应用中，在小动物检测中已用SiPM代替PMT做研究。除此之外SiPM还可应用于DNA检测、荧光检测和拉曼测量等应用中。
现有技术的SiPM封装工艺有多种，申请号为201610222157.8的专利文件中，将SiPM背面电极贴装至PCB上形成偏置电极，SiPM正面与侧面涂覆环氧树脂，正面焊盘开窗后利用银浆将正面焊盘连接至PCB的导电通孔，形成正背面互连。申请号为201610214582.2的专利文件中，在闪烁晶体除正面外的五个面制德高反膜，然后，通过硅脂与SiPM表面粘合，粘合后的模块用阵列形式装配在PCB上，PCB之间通过软板相连，形成较大的SiPM探测阵列。此外，AdvanSiD公司的ASD系列SiPM探测阵列由16-64片SiPM组成，其中，SiPM的正面装到底部的基板上，顶部由线焊引出；Sensl公司的SiPM探测阵列则利用TSV将芯片正面焊盘通过体硅材料引至芯片背面，并逐一贴装至底部PCB载板，形成大阵列的SiPM与PCB的互连。
目前存在的问题是：1.SiPM引入TSV(Trough Silicon Vias，硅通孔)的工艺成本高、TSV对SiPM电性能存在影响，并且，该技术仍是一种发展中的技术，不成熟(如Sensl公司)；2.SiPM使用传统的正装打线，导致填充率低、死区面积高(如AdvanSiD公司)；因此需要在不改变现有正装芯片的基础上，找到一种死区面积较小的封装结构与工艺，实现SiPM阵列的集成。
发明内容
本申请的主要目的在于提供一种传感器的封装结构与其制作方法，以解决现有技术中的传感器的封装结构的死区面积较大的问题。
为了实现上述目的，本申请提供了一种传感器的封装结构，该传感器的封装结构包括：底部载板，包括载板本体、多个第一电接触结构和多个第二电接触结构，上述载板本体具有相对设置的第一载板表面和第二载板表面，上述第一电接触结构和上述第二电接触结构沿第一方向间隔设置在上述载板本体中，上述第一方向为上述底部载板的厚度方向，且上述第一电接触结构的部分表面为上述第一载板表面的一部分，上述第二电接触结构的部分表面为上述第二载板表面的一部分，上述第一电接触结构与上述第二电接触结构一一对应地电连接；传感器阵列，包括多个阵列排布的传感器，各上述传感器包括沿上述第一方向间隔设置的第一电连接端与第二电连接端，上述第一电连接端与上述底部载板中的部分上述第二电接触结构一一对应地电连接；互联转接板，包括互联转接板本体和互联结构，上述互联结构设置在上述互联转接板本体中，上述互联转接板本体包括相对设置的第一互联表面和第二互联表面，上述互联结构的靠近上述底部载板的表面为上述第一互联表面的一部分，上述互联结构的远离上述底部载板的表面为上述第二互联表面的一部分，上述互联结构的位于上述第一互联表面的部分与上述底部载板中的另一部分上述第二电接触结构一一对应地电连接；顶部转接板，包括顶部转接板本体、第三电接触结构、第四电接触结构和顶部电连接结构，上述第三电接触结构、上述第四电接触结构和上述顶部电连接结构均设置在上述顶部转接板本体中，上述第三电接触结构与上述互联结构电连接，上述第四电接触结构和上述第二电连接端电连接，上述顶部电连接结构位于上述第三电接触结构远离上述互联转接板的一侧，一个上述顶部电连接结构分别与至少一个上述第三电接触结构和至少一个上述第四电接触结构电连接；信号处理芯片，包括多个信号接触结构，上述信号接触结构与上述底部载板中的部分上述第一电接触结构一一对应地电连接。
进一步地，各上述传感器为光电传感器，各上述光电传感器包括受光面，上述第二电连接端的靠近上述顶部转接板的表面为上述受光面的一部分，上述顶部转接板本体包括通槽，上述通槽使得上述受光面的部分裸露，上述第三电接触结构、上述第四电接触结构和上述顶部电连接结构均设置在上述通槽的一侧。
进一步地，上述通槽有多个，且多个上述通槽间隔设置，上述传感器阵列包括多行的上述传感器，一个上述通槽使得一行的各上述传感器的部分上述受光面裸露。
进一步地，上述顶部转接板还包括多个第一过孔和第二过孔，上述第一过孔位于上述第三电接触结构和上述顶部电连接结构之间，上述第三电接触结构通过上述第一过孔与上述顶部电连接结构电连接，上述第二过孔位于上述第四电接触结构和上述顶部电连接结构之间，上述第四电接触结构通过上述第二过孔与上述顶部电连接结构电连接。
进一步地，上述顶部电连接结构为传输线，优选上述互联转接板还包括位于上述顶部转接板本体内的导电粘结层，上述导电粘结层用于粘结上述顶部转接板本体与上述顶部电连接结构之间。
进一步地，各上述传感器为光电传感器，上述顶部转接板本体的材料为透明绝缘材料。
进一步地，上述互联转接板还包括第一互联接触结构和第二互联接触结构，上述第一互联接触结构设置在上述第一互联表面上且与上述互联结构一一对应地电连接，上述第二互联接触结构设置在上述第二互联表面上且与上述互联结构一一对应地电连接，且上述第一互联接触结构通过上述互联结构与上述第二互联接触结构一一对应地电连接，上述互联结构通过上述第一互联接触结构与上述第二电接触结构一一对应地电连接，上述互联结构通过上述第二互联接触结构与上述第四电接触结构一一对应地电连接。
进一步地，在一个上述互联转接板中，上述互联结构有至少两个，上述第一互联接触结构的个数、上述第二互联接触结构的个数与上述互联结构的个数相同。
进一步地，各上述互联结构包括一个竖直部(521)和两个焊盘部(522)，两个上述焊盘部(522)分别与上述竖直部(521)的两端连接。
进一步地，上述互联转接板至少有2N个，一行上述传感器对应两个上述互联转接板，两个上述互联转接板分别位于一行上述传感器的两侧，其中，N表示上述传感器阵列中上述传感器的行数，且N≥1。
进一步地，上述封装结构还包括至少一个应力缓解层，一个上述应力缓解层位于一个上述互联转接板本体与上述底部载板之间，且一个上述互联转接板的上述第二互联接触结构位于对应的一个上述应力缓解层内，优选上述应力缓解层与上述互联转接板一一对应地设置。
进一步地，上述封装结构还包括电连接层，上述电连接层位于上述底部载板与上述传感器阵列之间，上述电连接层用于将上述传感器阵列连接在上述底部载板上，优选上述电连接层为导电胶层。
进一步地，各上述传感器还包括多个传感器互联接触结构，上述传感器互联接触结构用于电连接上述第二电连接端与上述第四电接触结构，且各上述传感器互联接触结构位于对应电连接的上述第二电连接端与上述第四电接触结构之间。
进一步地，上述底部载板还包括多个底部电连接结构，上述底部电连接结构用于电连接上述第一电接触结构和上述第二电接触结构，且各上述底部电连接结构位于电连接的上述第一电接触结构和上述第二电接触结构之间。
进一步地，各上述底部电连接结构包括沿靠近上述传感器阵列的方向依次电连接的通孔、电连接部和第三过孔，优选上述电连接部为传输线。
进一步地，上述封装结构还包括多个第三互联接触结构，上述第三互联接触结构用于电连接上述信号接触结构与上述第一电接触结构，且上述第三互联接触结构位于对应电连接的上述信号接触结构与上述第一电接触结构之间。
根据本申请的另一方面，提供了一种传感器的封装结构的制作方法，该制作方法包括：在载板本体中，设置多个第一电接触结构和多个第二电接触结构，形成底部载板，其中，上述第一电接触结构和上述第二电接触结构沿第一方向间隔设置，上述第一方向为上述载板本体的厚度方向，且上述载板本体具有相对设置的第一载板表面和第二载板表面，上述第一电接触结构的部分表面为上述第一载板表面的一部分，上述第二电接触结构的部分表面为上述第二载板表面的一部分；制作形成包括多个阵列排布的传感器的传感器阵列，其中，各上述传感器包括沿上述第一方向间隔设置的第一电连接端与第二电连接端；在互联转接板本体中设置互联结构，形成互联转接板，其中，上述互联转接板本体包括相对设置的第一互联表面和第二互联表面，上述互联结构的靠近上述底部载板的表面为上述第一互联表面的一部分，上述互联结构的远离上述底部载板的表面为上述第二互联表面的一部分；在顶部转接板本体中，设置第三电接触结构、第四电接触结构和顶部电连接结构，形成顶部转接板，其中，一个上述顶部电连接结构分别与至少一个上述第三电接触结构和至少一个上述第四电接触结构电连接；形成具有多个信号接触结构的信号处理芯片；在上述底部载板上设置上述互联转接板，使得上述互联结构的位于第一互联表面的部分与上述底部载板中的一部分第二电接触结构一一对应地电连接，形成第一封装结构；将上述传感器阵列设置在上述顶部转接板上，使得上述第四电接触结构和上述第二电连接端电连接，上述顶部电连接结构位于上述第四电接触结构的远离上述传感器阵列的一侧，形成第二封装结构；将上述第二封装结构设置在上述第一封装结构的表面上，使得上述第一电连接端与上述底部载板中的另一部分上述第二电接触结构一一对应地电连接，上述第三电接触结构与上述互联结构电连接；将上述信号处理芯片设置在上述底部载板的远离上述传感器阵列的一侧，且使得上述信号接触结构与上述底部载板中的部分第一电接触结构一一对应地电连接。
进一步地，各上述传感器为光电传感器，各上述光电传感器包括受光面，上述第二电连接端的靠近上述顶部转接板的表面为上述受光面的一部分，上述顶部转接板的制作过程包括：在顶部转接板本体上开设通槽，上述第三电接触结构、上述第四电接触结构和上述顶部电连接结构均设置在上述通槽的一侧，在将上述传感器阵列设置在上述顶部转接板上后，上述通槽使得上述受光面的部分裸露。
进一步地，上述传感器阵列包括多行的上述传感器，上述顶部转接板的制作过程包括：在上述顶部转接板本体上开设多个间隔设置的通槽，一个上述通槽使得一行的各上述传感器的部分上述受光面裸露。
进一步地，上述互联转接板的制作过程还包括：在上述第一互联表面上设置第一互联接触结构，使得上述第一互联接触结构与上述互联结构一一对应地电连接，在上述第二互联表面上设置第二互联接触结构，使得上述第二互联接触结构与上述互联结构一一对应地电连接，且上述第一互联接触结构通过上述互联结构与上述第二互联接触结构一一对应地电连接，且在上述第一封装结构的形成过程中，使得上述互联结构通过上述第一互联接触结构与上述第二电接触结构一一对应地电连接。
进一步地，在将上述互联转接板设置在上述底部载板上之后，上述第一封装结构的制作过程还包括：在上述互联转接板本体与上述底部载板之间设置应力缓解材料，形成至少一个应力缓解层，且使得一个上述互联转接板的上述第二互联接触结构位于对应的一个上述应力缓解层内，优选上述应力缓解层与上述互联转接板一一对应地设置。
进一步地，在形成上述第一封装结构后，在将上述第二封装结构设置在上述第一封装结构的表面上之前，上述制作方法还包括：在上述底部载板的预设置上述传感器阵列的表面上设置导电连接材料，形成电连接层，在将上述第二封装结构设置在上述第一封装结构的表面上后，上述传感器阵列通过上述电连接层连接在上述底部载板上，优选上述电连接层为导电胶层。
应用本申请的技术方案，上述的传感器的封装结构中，将传感器的背面设置在底部载板上，实现传感器背面与底部载板之间的电气连接，用于高效散热或偏置馈电。将传感器的正面设置在顶部转接板上，使得传感器正面的第二电连接端与顶部转接板实现电气连接，并通过金属线路等将电信号扇出至顶部转接板四周，并通过第三电接触结构传输至互连转接板的互联结构中，互联结构与底部载板的第二电接触结构电连接，通过第二电接触结构传输至底部载板中，实现传感器的正面与底部载板之间电气连接。并且，通过第一电接触结构将电信号传输至底部载板的背面。底部载板背面设置了信号处理芯片，实现传感器阵列的控制、信号读取以及偏置电压的施加，最终实现传感器的探测性能。
该封装结构中，利用顶部转接板和互联转接板实现传感器的安装与正背面互连，无需在底部载板上设置用于连接传感器正面焊盘的导电通孔，能够有效利用底部载板，进而使得传感器可以紧密排列，对传统光电传感器芯片实现高偏置电压的同时，减少了探测死区面积，提高了探测灵敏度。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的传感器阵列的封装结构的实施例的结构示意图；
图2示出了本申请的一种底部载板的结构示意图；
图3示出了图1中的传感器的结构示意图；
图4示出了图1中的互联转接板的结构示意图；
图5示出了图1中的顶部载板的结构示意图；
图6示出了图1中的顶部转接板的另一个角度的结构示意图；以及
图7至图12示出了本申请的传感器阵列的封装结构的制作过程中的结构示意图。
其中，上述附图包括以下附图标记：
10、底部载板；20、应力缓解层；30、电连接层；40、传感器；50、互联转接板；60、顶部转接板；70、第三互联接触结构；80、信号处理芯片；11、载板本体；12、第一电接触结构；13、通孔；14、电连接部；15、第三过孔；16、第二电接触结构；17、第一本体层；18、第二本体层；19、第三本体层；41、第一电连接端；42、第二电连接端；43、传感器互联接触结构；51、互联转接板本体；52、互联结构；53、第一互联接触结构；54、第二互联接触结构；521、竖直部；522、焊盘部；61、顶部转接板本体；62、第三电接触结构；63、第四电接触结构；64、顶部电连接结构；65、第一过孔；66、第二过孔；67、通槽。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中的传感器的封装结构的死区面积较大，为了解决如上的技术问题，本申请提出了一种传感器的封装结构与其制作方法。
本申请的一种典型的实施方式中，提供了一种传感器的封装结构，如图1至图11所示，该结构包括底部载板10、传感器阵列、互联转接板50、顶部转接板60和信号处理芯片80。
其中，如图1和图2所示，底部载板10包括载板本体11、多个第一电接触结构12和多个第二电接触结构16，上述载板本体11具有相对设置的第一载板表面和第二载板表面，上述第一电接触结构12和上述第二电接触结构16沿第一方向间隔设置在上述载板本体11中，上述第一方向为上述底部载板10的厚度方向，且上述第一电接触结构12的部分表面为上述第一载板表面的一部分，即上述第一电接触结构12的部分表面裸露在外，上述第二电接触结构16的部分表面为上述第二载板表面的一部分，上述第二电接触结构16的部分表面裸露在外，上述第一电接触结构12与上述第二电接触结构16一一对应地电连接。
如图1所示，传感器阵列包括多个阵列排布的传感器40，如图1和图3所示，各上述传感器40包括沿上述第一方向间隔设置的第一电连接端41与第二电连接端42，上述第一电连接端41与上述底部载板10中的部分上述第二电接触结构16一一对应地电连接，即底部载板10中的所有第二电接触结构16中，只有部分的第二电接触结构16和第一电连接端41一一对应地电连接，图1中，底部载板10中，四个第二电接触结构16与第一电连接端41一一对应地电连接，定义与第一电连接端41电连接的这部分第二电接触结构16为第一部分。
如图1和图4所示，互联转接板50包括互联转接板本体51和互联结构52，上述互联结构52设置在上述互联转接板本体51中，上述互联转接板本体51包括相对设置的第一互联表面和第二互联表面，上述互联结构52的靠近上述底部载板10的表面为上述第一互联表面的一部分，上述互联结构52的远离上述底部载板10的表面为上述第二互联表面的一部分，上述互联结构52的位于上述第一互联表面的部分与上述底部载板10中的另一部分上述第二电接触结构16一一对应地电连接，即底部载板10中的所有第二电接触结构16中，除了第一部分外，剩余的部分为第二部分，第二部分中的一部分或者全部的第二电接触结构与上述互联结构52一一对应地电连接，如图1所示，第二部分中包括四个第二电接触结构16，且这四个第二电接触结构16均匀互联结构52一一对应地电连接。
如图1和图5所示，顶部转接板60包括顶部转接板本体61、第三电接触结构62、第四电接触结构63和顶部电连接结构64，上述第三电接触结构62、上述第四电接触结构63和上述顶部电连接结构64均设置在上述顶部转接板本体61中，上述第三电接触结构62与上述互联结构52电连接，上述第四电接触结构63和上述第二电连接端42电连接，上述顶部电连接结构64位于上述第三电接触结构62远离上述互联转接板50的一侧，一个上述顶部电连接结构64分别与至少一个上述第三电接触结构62和至少一个上述第四电接触结构63电连接。
信号处理芯片80包括多个信号接触结构本申请的图中未示出，上述信号接触结构与上述底部载板10中的部分上述第一电接触结构12一一对应地电连接。
上述的传感器的封装结构中，将传感器的背面设置在底部载板上，实现传感器背面与底部载板之间的电气连接，用于高效散热或偏置馈电。将传感器的正面设置在顶部转接板上，使得传感器正面的第二电连接端42与顶部转接板实现电气连接，并通过金属线路等将电信号扇出至顶部转接板四周，并通过第三电接触结构传输至互连转接板的互联结构中，互联结构与底部载板的第二电接触结构电连接，通过第二电接触结构传输至底部载板中，实现传感器的正面与底部载板之间电气连接。并且，通过第一电接触结构将电信号传输至底部载板的背面。底部载板背面设置了信号处理芯片，实现传感器阵列的控制、信号读取以及偏置电压的施加，最终实现传感器的探测性能。
该封装结构中，利用顶部转接板和互联转接板实现传感器的安装与正背面互连，无需在底部载板上设置用于连接传感器正面焊盘的导电通孔，能够有效利用底部载板，进而使得传感器可以紧密排列，对传统光电传感器芯片实现高偏置电压的同时，减少了探测死区面积，提高了探测灵敏度。
需要说明的是，本申请中的两个结构的电连接是指当一个结构上电信号时，可以将电信号传输至另一个结构中，这样就说明，本申请的凡是设置到电连接的两个结构，其对应的材料都应该是导电材料。
本申请中的传感器可以是任意一种传感器，本领域技术人员可以根据实际情况选择合适的传感器，并将其设置在该封装结构中。
本申请的一种实施例中，上述传感器为光电传感器，各上述光电传感器包括受光面，上述第二电连接端42的靠近上述顶部转接板60的表面为上述受光面的一部分，如图6所示，上述顶部转接板本体61包括通槽67，上述通槽67使得上述受光面的部分裸露，上述第三电接触结构62、上述第四电接触结构63和上述顶部电连接结构64均设置在上述通槽67的一侧。这样可以进一步避免顶部转接板对入射光的影响，从而进一步保证传感器的探测结果更准确。
本申请的另一种实施例中，上述通槽67有多个，且多个上述通槽67间隔设置，上述传感器阵列包括多行的上述传感器40，一个上述通槽67使得一行的各上述传感器40的部分上述受光面裸露。对于图6中包括三个通槽的顶部转接板来说，其对应的传感器阵列包括三行传感器，且每个通槽使得对应的一行中的各传感器的部分受光面裸露，传感器中未裸露的受光面对应的部分结构中包括第二电连接结构，每行的传感器中的第二电连接结构与对应通槽的一侧的第四电接触结构电连接。
为了更好地实现上述第三电接触结构62和上述顶部电连接结构64的电连接，同时，更好地实现上述第四电接触结构63和上述顶部电连接结构64的电连接，本申请的一种实施例中，如图5所示，上述顶部转接板60还包括多个第一过孔65和第二过孔66，上述第一过孔65位于上述第三电接触结构62和上述顶部电连接结构64之间，上述第三电接触结构62通过上述第一过孔65与上述顶部电连接结构64电连接，上述第二过孔66位于上述第四电接触结构63和上述顶部电连接结构64之间，上述第四电接触结构63通过上述第二过孔66与上述顶部电连接结构64电连接，上述第三电接触结构62与第一过孔65一一对应电连接，上述第四电接触结构63与第二过孔66一一对应电连接。
当然，本申请中的第三电接触结构62和顶部电连接结构64之间的电连接并不一定通过第一过孔实现电连接，还可以通过其他的方式实现电连接，本领域技术人员可以根据实际情况选择合适的结构来电连接第三电接触结构62和顶部电连接结构64；同样地，本申请中的第四电接触结构63和顶部电连接结构64之间的电连接并不一定通过第一过孔实现电连接，还可以通过其他的方式实现电连接，本领域技术人员可以根据实际情况选择合适的结构来电连接第四电接触结构63和顶部电连接结构64。
本申请的再一种实施例中，如图5所示，上述顶部电连接结构64为传输线。当然，本申请中的顶部电连接结构并不限于上述的传输线，还可以是其他的结构，只要能够与第三电接触结构和第四电接触结构实现电连接即可。
为了进一步保证顶部电连接结构能够牢固地设置在顶部转接板本体中，本申请的一种图中未示出的实施例中，上述互联转接板还包括位于上述顶部转接板本体内的导电粘结层，上述导电粘结层用于粘结上述顶部转接板本体与上述顶部电连接结构之间。
本申请的一种具体的实施例中，各上述传感器40为光电传感器，上述顶部转接板本体61的材料为透明绝缘材料，这样能够进一步避免顶部转接板遮挡部分光，进而导致的探测不准确的问题。
为了进一步缓解上述顶部转接板本体61的材料对上述光电传感器的探测准确性的影响，本申请的一种实施例中，上述顶部转接板本体61的材料对上述光电传感器的入射光的吸收率较小。
本申请的再一种实施例中，如图4所示，上述互联转接板50还包括第一互联接触结构53和第二互联接触结构54，上述第一互联接触结构53设置在上述第一互联表面上且与上述互联结构52一一对应地电连接，上述第二互联接触结构54设置在上述第二互联表面上且与上述互联结构52一一对应地电连接，且上述第一互联接触结构53通过上述互联结构52与上述第二互联接触结构54一一对应地电连接。即如图4所示，互联结构的两端分别设置有第一互联接触结构和第二互联接触结构，互联结构的一端通过第一互联接触结构与上述第二电接触结构16一一对应地电连接，互联结构的另一端通过第二互联接触结构与第三电接触结构62一一对应地电连接。这样能够进一步保证互联结构与第二电接触结构16以及和第三电接触结构62的电连接的可靠性
为了使得互联转接板可以连接多个第二电接触结构16以及多个第四电接触结构63，本申请的一种实施例中，在一个上述互联转接板50中，上述互联结构52有至少两个，上述第一互联接触结构53的个数、上述第二互联接触结构54的个数与上述互联结构52的个数相同。如图4所示的互联转接板中，互联结构有两个，上述第一互联接触结构53的个数和上述第二互联接触结构54的个数均为两个。
本申请的另一种实施例中，如图4所示，各上述互联结构52包括一个竖直部521和两个焊盘部522，两个上述焊盘部522分别与上述竖直部521的两端连接。竖直部可以是通孔等等，焊盘用来更好地连接竖直部和第一互联接触结构53以及第二互联接触结构54。并且，如图4所示，焊盘的最大宽度一般大于竖直部的最大宽度，方便第一互联接触结构53以及第二互联接触结构54的设置。
为了更准确地将传感器的检测得到的电信号传输至信号处理芯片中，本申请的一种实施例中，上述互联转接板50至少有2N个，一行上述传感器40对应两个上述互联转接板50，两个上述互联转接板50分别位于一行上述传感器40的两侧，其中，N表示上述传感器阵列中上述传感器的行数，且N≥1。
当然，本申请的互联转接板的个数并不限于上述的2N个，还可以是大于2N或者是小于2N的其他数值，本领域技术人员可以根据实际情况选择设置合适数量的互联转接板。
本申请的再一种实施例中，如图1所示，上述封装结构还包括至少一个应力缓解层20，一个上述应力缓解层20位于一个上述互联转接板本体51与上述底部载板10之间，且一个上述互联转接板50的上述第一互联接触结构53位于对应的一个上述应力缓解层20内。该应力缓解层可以缓解互联转接板和底部载板之间的应力，进一步避免二者之间的应力对传感器探测结果的影响。为了避免应力缓解层对电信号的影响，该应力缓解层的材料为绝缘材料。
为了更好地缓解互联转接板和底部载板之间的应力，本申请的一种实施例中，如图1所示，上述应力缓解层20与上述互联转接板50一一对应地设置。
本申请的又一种实施例中，如图1所示，上述封装结构还包括电连接层30，上述电连接层30位于上述底部载板10与上述传感器阵列之间，上述电连接层30用于将上述传感器阵列连接在上述底部载板10上，使得传感器阵列可以更牢固地设置在底部载板上，保证了该封装结构具有良好的可靠性。
为了进一步保证传感器阵列与底部载板的连接牢固性，本申请的一种实施例中，上述电连接层30为导电胶层。
当然，本申请的电连接层并不限于上述的导电胶层，还可以是共晶焊料层等等，本领域技术人员可以根据实际情况选择合适的材料形成上述的导电胶层。
本申请的另一种实施例中，如图3所示，各上述传感器还包括多个传感器互联接触结构43，上述传感器互联接触结构43用于电连接上述第二电连接端42与上述第四电接触结构63，且各上述传感器互联接触结构43位于对应电连接的上述第二电连接端42与上述第四电接触结构63之间。传感器互联接触结构可以进一步保证上述第二电连接端42与上述第四电接触结构63之间具有良好的电连接特性。
为了实现第一上述第一电接触结构12和上述第二电接触结构16更稳定地电连接，本申请的一种图中未示出的实施例中，上述底部载板10还包括多个底部电连接结构，上述底部电连接结构用于电连接上述第一电接触结构12和上述第二电接触结构16，且各上述底部电连接结构位于电连接的上述第一电接触结构12和上述第二电接触结构16之间。
本申请的再一种实施例中，各上述底部电连接结构包括沿靠近上述传感器阵列的方向依次电连接的通孔13、电连接部14和第三过孔15，通过通孔13、电连接部14和第三过孔15实现第一电接触结构和第二电接触结构更好地电连接，并且，该底部连接结构避免通孔靠近传感器设置，从而进一步缓解了通孔的设置导致传感器的电应力较大的问题，进一步保证了传感器的正常工作。
当然，本申请的上述底部电连接结构并不限于上述包括通孔13、电连接部14和第三过孔15的结构，还可以是其他可以实现第一电接触结构和第二电接触结构电连接的结构，本领域技术人员可以根据实际情况选择合适结构的底部电连接结构。
一种具体的实施例中，上述电连接部14为传输线。当然，本申请的上述电连接部并不限于传输线，还可以是其他的用于电连接的结构，本领域技术人员可以根据实际情况选择合适结构的电连接部。
为了实现上述信号接触结构与上述第一电接触结构12稳定的电连接，本申请的一种实施例中，上述封装结构还包括多个第三互联接触结构70，上述第三互联接触结构70用于电连接上述信号接触结构与上述第一电接触结构12，且上述第三互联接触结构70位于对应电连接的上述信号接触结构与上述第一电接触结构12之间。
本申请的一种实施例中，上述传感器互联接触结构、第一互联接触结构以及第二互联接触结构可以是焊球，上述第三互联接触结构是导电凸点。当然，这些结构并不限于上述的具体结构，还可以是其他的导电结构，本领域技术人员可以根据实际情况选择具有合适结构的上述结构。
本申请的另一种典型的实施方式中，提供了一种传感器的封装结构的制作方法，该制作方法包括：
制作得到底部载板10、传感器阵列、互联转接板50、顶部转接板60和信号处理芯片80，各个部件的制作过程具体如下：
底部载板10的制作过程：在载板本体11中，设置多个第一电接触结构12和多个第二电接触结构16，形成如图2所示的底部载板10，其中，上述第一电接触结构12和上述第二电接触结构16沿第一方向间隔设置，上述第一方向为上述载板本体11的厚度方向，且上述载板本体11具有相对设置的第一载板表面和第二载板表面，上述第一电接触结构12的部分表面为上述第一载板表面的一部分，即上述第一电接触结构12的部分表面裸露在外，上述第二电接触结构16的部分表面为上述第二载板表面的一部分，即上述第二电接触结构16的部分表面裸露在外；
传感器阵列的制作过程：制作形成包括多个阵列排布的传感器40的传感器阵列，如图3所示，各上述传感器40包括沿上述第一方向间隔设置的第一电连接端41与第二电连接端42；
互联转接板50的制作过程：在互联转接板本体51中设置互联结构52，形成图4所示的互联转接板50，其中，上述互联转接板本体51包括相对设置的第一互联表面和第二互联表面，上述互联结构52的部分表面为上述第一互联表面的一部分，上述互联结构52的另一部分表面为上述第二互联表面的一部分；
顶部转接板60的制作过程：在顶部转接板本体61中，设置第三电接触结构62、第四电接触结构63和顶部电连接结构64，形成图5所示的顶部转接板60，其中，一个上述顶部电连接结构64分别与至少一个上述第三电接触结构62和至少一个上述第四电接触结构63电连接，图5中，一个上述顶部电连接结构64分别与两个上述第三电接触结构62和两个上述第四电接触结构63电连接；
信号处理芯片80的制作过程：形成具有多个信号接触结构的信号处理芯片80；
在上述底部载板10上设置上述互联转接板50，使得上述互联结构52的位于第一互联表面的部分与上述底部载板10中的一部分第二电接触结构16一一对应地电连接，形成图7所示的第一封装结构，图7中，底部载板中的四个第二电接触结构16与互联结构52一一对应地电连接，该过程具体可以为在上述底部载板10上设贴装上述互联转接板50；
将上述传感器阵列设置在上述顶部转接板60上，使得上述第四电接触结构63和上述第二电连接端42电连接，上述顶部电连接结构64位于上述第四电接触结构63的远离上述传感器阵列的一侧，形成图9所示的第二封装结构；
将上述第二封装结构设置在上述第一封装结构的表面上，使得上述第一电连接端41与上述底部载板10中的另一部分上述第二电接触结构16一一对应地电连接，上述第三电接触结构62与上述互联结构52电连接，如图12所示，四个上述第二电接触结构16与第一电连接端41一一对应电连接；
将上述信号处理芯片80设置在上述底部载板10的远离上述传感器阵列的一侧，且使得上述信号接触结构与上述底部载板10中的部分第一电接触结构12一一对应地电连接，形成图12所示的结构。
需要说明的是，上述的各个部件的制作过程并不固定，本领域技术人员可以根据实际情况在合适的时间制作对应的部件，只要保证在应用其之前制作完成即可。
还需要说明的是，上述制作方法中的各个步骤的顺序并不固定，也就是说可以先制作第一封装结构，再进行第二封装结构的制作；也可以先制作第二封装结构，再进行第一封装结构的制作；还可以先制作完成互联转接板50，再进行第二封装结构的制作；也可以先进行第二封装结构的制作，再进行互联转接板的制作。本领域技术人员可以根据实际情况在合适的时间进行合适的步骤。
上述的封装结构的制作方法，通过模块化的组装方式降低制造、安装与测试的成本。并且，上述制作方法制作得到的封装结构，利用顶部转接板和互联转接板实现传感器的安装与正背面互连，无需在底部载板上设置用于连接传感器正面焊盘的导电通孔，能够有效利用底部载板，进而使得传感器可以紧密排列，对传统光电传感器芯片实现高偏置电压的同时，减少了探测死区面积，提高了探测灵敏度。
本申请的一种具体的实施例中，各上述传感器40为光电传感器，各上述光电传感器包括受光面，上述第二电连接端42的靠近上述顶部转接板60的表面为上述受光面的一部分，上述顶部转接板60的制作过程包括：在顶部转接板本体61上开设通槽67，形成图6所示的结构，上述第三电接触结构62、上述第四电接触结构63和上述顶部电连接结构64均设置在上述通槽67的一侧(图中未示出)。在将上述传感器阵列设置在上述顶部转接板60上后，上述通槽67使得上述受光面的部分裸露，如图10所示，图10为图9的俯视图。这样可以进一步避免顶部转接板对入射光的影响，从而进一步保证传感器的探测结果更准确。
为了进一步避免顶部转接板对入射光的影响，进而进一步保证传感器的探测结果更准确，本申请的另一种实施例中，上述传感器阵列包括多行的上述传感器40，上述顶部转接板60的制作过程包括：在上述顶部转接板本体61上开设多个间隔设置的通槽67，形成图6所示的结构，如图10所示，一个上述通槽67使得一行的各上述传感器40的部分上述受光面裸露。
本申请的再一种实施例中，上述互联转接板50的制作过程还包括：在上述第一互联表面上设置第一互联接触结构53，使得上述第一互联接触结构53与上述互联结构52一一对应地电连接，在上述第二互联表面上设置第二互联接触结构54，使得上述第二互联接触结构54与上述互联结构52一一对应地电连接，且上述第一互联接触结构53通过上述互联结构52与上述第二互联接触结构54一一对应地电连接，如图5所示。
且在上述第一封装结构的形成过程中，使得上述互联结构52通过上述第一互联接触结构53与上述第二电接触结构16一一对应地电连接，这样能够进一步保证互联结构与第二电接触结构16电连接的稳定性。
为了缓解底部载板与互联转接板之间的电应力，本申请的一种实施例中，在将上述互联转接板50设置在上述底部载板10上之后，上述第一封装结构的制作过程还包括：在上述互联转接板本体51与上述底部载板10之间设置应力缓解材料，形成至少一个应力缓解层20，如图8所示，且使得一个上述互联转接板50的上述第一互联接触结构53位于对应的一个上述应力缓解层20内。
为了避免应力缓解层对电信号的影响，该应力缓解层的材料为绝缘材料。
为了进一步缓解底部载板与互联转接板之间的电应力，上述应力缓解层20与上述互联转接板50一一对应地设置。
本申请的再一种实施例中，在形成上述第一封装结构后，在将上述第二封装结构设置在上述第一封装结构的表面上之前，上述制作方法还包括：在上述底部载板10的预设置上述传感器阵列的表面上设置导电连接材料，形成电连接层30，如图11所示。
在将上述第二封装结构设置在上述第一封装结构的表面上后，上述传感器阵列通过上述电连接层30连接在上述底部载板10上，通过电连接层使得传感器阵列可以更牢固地设置在底部载板上，保证了该封装结构具有良好的可靠性。
为了进一步保证传感器阵列与底部载板的连接牢固性，本申请的一种实施例中，上述电连接层30为导电胶层。
当然，本申请的电连接层并不限于上述的导电胶层，还可以是共晶焊料层等等，本领域技术人员可以根据实际情况选择合适的材料形成上述的导电胶层。
本申请的再一种实施例中，在设置多个第一电接触结构之后，在设置多个第二电接触结构之前，上述底部载板10的制作过程中还包括：在第一电接触结构12和第二电接触结构16之间形成底部电连接结构，上述底部电连接结构用于电连接上述第一电接触结构12和上述第二电接触结构16。
在实际的底部载板的制作过程中，载板本体根据其中的结构的制作步骤，也可分多步制作完成，例如可以分为三步制作，第一步，先形成图1中的第一本体层17，然后在第一本体层中制作形成第一电接触结构，具体可以是在第一本体层17中开孔，然后在孔中填充导电材料，例如金属铜，形成第一电接触结构12；第二步，在具有第一电接触结构12的第一本体层17的表面上设置第二本体层18，然后，在第二本体层18中设置底部电连接结构；最后，在具有底部电连接结构的第二本体层18的远离第一本体层17的表面上设置第三本体层19，且在第三本体层中开孔，然后填充金属，形成第二电接触结构16。
如图1与图7所示，一种具体的实施例中，底部电连接结构沿靠近上述传感器阵列的方向依次电连接的通孔13、电连接部14和第三过孔15，对于这种结构，上述第二本体层的制作实际上可以分为三步，每步形成第二本体层的一个分层后，在形成各个分层前或后，形成对应的分层中的结构，具体的一种制作过程包括：第一步，形成第一个第二本体层的分层，然后，在该层中开孔，在孔中依次填充介质层(只位于孔中的侧壁上)、种子层以及导电金属，形成通孔；第二步，在第一个第二本体层的分层的表面上设置第二个第二本体层的分层，然后刻蚀开窗口，在窗口中填充导电材料，形成电连接部；第三步，在第二个第二本体层的分层的远离第一个第二本体的分层的表面上设置第三个第二本体层的分层，然后，刻蚀开孔，并在孔中依次填充绝缘层、粘附层、种子层和导电金属，形成第三过孔。
上述的几个第二本体层的分层的材料可以是体硅、也可以是玻璃或者其他的半导体材料。本领域技术人员可以根据实际情况选择合适的材料形成本申请的第二本体层的分层。本申请的一种具体的实施例中，上述第一个第二本体层的分层的材料是体硅，对应的通孔则为硅通孔。
本申请的上述顶部转接板的制作过程可以参考底部载板的过程，顶部转接板本体可以参考载板本体分层制作，其中的第三电接触结构和第四电接触结构的制作过程可以参考第一电接触结构和第二电接触结构的制作步骤，顶部电连接结构的制作可以参考电连接部的制作步骤，第一过孔和第二过孔的制作可以参考第三过孔的制作。
当然，本申请的顶部转接板和底部载板的制作方法并不限于上述的方法，还可以是其他的可以实现的制作方法，本领域技术人员可以根据实际情况选择合适的制作方法制作形成顶部转接板和底部载板。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的传感器的封装结构中，将传感器的背面设置在底部载板上，实现传感器背面与底部载板之间的电气连接，用于高效散热或偏置馈电。将传感器的正面设置在顶部转接板上，使得传感器正面的第二电连接端与顶部转接板实现电气连接，并通过金属线路等将电信号扇出至顶部转接板四周，并通过第三电接触结构传输至互连转接板的互联结构中，互联结构与底部载板的第二电接触结构电连接，通过第二电接触结构传输至底部载板中，实现传感器的正面与底部载板之间电气连接。并且，通过第一电接触结构将电信号传输至底部载板的背面。底部载板背面设置了信号处理芯片，实现传感器阵列的控制、信号读取以及偏置电压的施加，最终实现传感器的探测性能。
该封装结构中，利用顶部转接板和互联转接板实现传感器的安装与正背面互连，无需在底部载板上设置用于连接传感器正面焊盘的导电通孔，能够有效利用底部载板，进而使得传感器可以紧密排列，对传统光电传感器芯片实现高偏置电压的同时，减少了探测死区面积，提高了探测灵敏度。
2)、本申请的封装结构的制作方法，通过模块化的组装方式降低制造、安装与测试的成本。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (28)
1.一种传感器的封装结构，其特征在于，所述传感器的封装结构包括：
底部载板(10)，包括载板本体(11)、多个第一电接触结构(12)和多个第二电接触结构(16)，所述载板本体(11)具有相对设置的第一载板表面和第二载板表面，所述第一电接触结构(12)和所述第二电接触结构(16)沿第一方向间隔设置在所述载板本体(11)中，所述第一方向为所述底部载板(10)的厚度方向，且所述第一电接触结构(12)的部分表面为所述第一载板表面的一部分，所述第二电接触结构(16)的部分表面为所述第二载板表面的一部分，所述第一电接触结构(12)与所述第二电接触结构(16)一一对应地电连接；
传感器阵列，包括多个阵列排布的传感器(40)，各所述传感器(40)包括沿所述第一方向间隔设置的第一电连接端(41)与第二电连接端(42)，所述第一电连接端(41)与所述底部载板(10)中的部分所述第二电接触结构(16)一一对应地电连接；
互联转接板(50)，包括互联转接板本体(51)和互联结构(52)，所述互联结构(52)设置在所述互联转接板本体(51)中，所述互联转接板本体(51)包括相对设置的第一互联表面和第二互联表面，所述互联结构(52)的靠近所述底部载板(10)的表面为所述第一互联表面的一部分，所述互联结构(52)的远离所述底部载板(10)的表面为所述第二互联表面的一部分，所述互联结构(52)的位于所述第一互联表面的部分与所述底部载板(10)中的另一部分所述第二电接触结构(16)一一对应地电连接；
顶部转接板(60)，包括顶部转接板本体(61)、第三电接触结构(62)、第四电接触结构(63)和顶部电连接结构(64)，所述第三电接触结构(62)、所述第四电接触结构(63)和所述顶部电连接结构(64)均设置在所述顶部转接板本体(61)中，所述第三电接触结构(62)与所述互联结构(52)电连接，所述第四电接触结构(63)和所述第二电连接端(42)电连接，所述顶部电连接结构(64)位于所述第三电接触结构(62)远离所述互联转接板(50)的一侧，一个所述顶部电连接结构(64)分别与至少一个所述第三电接触结构(62)和至少一个所述第四电接触结构(63)电连接；以及
信号处理芯片(80)，包括多个信号接触结构，所述信号接触结构与所述底部载板(10)中的部分所述第一电接触结构(12)一一对应地电连接。
2.根据权利要求1所述的封装结构，其特征在于，各所述传感器(40)为光电传感器，各所述光电传感器包括受光面，所述第二电连接端(42)的靠近所述顶部转接板(60)的表面为所述受光面的一部分，所述顶部转接板本体(61)包括通槽(67)，所述通槽(67)使得所述受光面的部分裸露，所述第三电接触结构(62)、所述第四电接触结构(63)和所述顶部电连接结构(64)均设置在所述通槽(67)的一侧。
3.根据权利要求2所述的封装结构，其特征在于，所述通槽(67)有多个，且多个所述通槽(67)间隔设置，所述传感器阵列包括多行的所述传感器(40)，一个所述通槽(67)使得一行的各所述传感器(40)的部分所述受光面裸露。
4.根据权利要求1所述的封装结构，其特征在于，所述顶部转接板(60)还包括多个第一过孔(65)和第二过孔(66)，所述第一过孔(65)位于所述第三电接触结构(62)和所述顶部电连接结构(64)之间，所述第三电接触结构(62)通过所述第一过孔(65)与所述顶部电连接结构(64)电连接，所述第二过孔(66)位于所述第四电接触结构(63)和所述顶部电连接结构(64)之间，所述第四电接触结构(63)通过所述第二过孔(66)与所述顶部电连接结构(64)电连接。
5.根据权利要求1所述的封装结构，其特征在于，所述顶部电连接结构(64)为传输线。
6.根据权利要求1所述的封装结构，其特征在于，所述互联转接板(50)还包括位于所述顶部转接板本体(61)内的导电粘结层，所述导电粘结层用于粘结所述顶部转接板本体(61)与所述顶部电连接结构(64)之间。
7.根据权利要求1所述的封装结构，其特征在于，各所述传感器(40)为光电传感器，所述顶部转接板本体(61)的材料为透明绝缘材料。
8.根据权利要求1所述的封装结构，其特征在于，所述互联转接板(50)还包括第一互联接触结构(53)和第二互联接触结构(54)，所述第一互联接触结构(53)设置在所述第一互联表面上且与所述互联结构(52)一一对应地电连接，所述第二互联接触结构(54)设置在所述第二互联表面上且与所述互联结构(52)一一对应地电连接，且所述第一互联接触结构(53)通过所述互联结构(52)与所述第二互联接触结构(54)一一对应地电连接，所述互联结构(52)通过所述第一互联接触结构(53)与所述第二电接触结构(16)一一对应地电连接，所述互联结构(52)通过所述第二互联接触结构(54)与所述第三电接触结构(62)一一对应地电连接。
9.根据权利要求8所述的封装结构，其特征在于，在一个所述互联转接板(50)中，所述互联结构(52)有至少两个，所述第一互联接触结构(53)的个数、所述第二互联接触结构(54)的个数与所述互联结构(52)的个数相同。
10.根据权利要求1所述的封装结构，其特征在于，各所述互联结构(52)包括一个竖直部(521)和两个焊盘部(522)，两个所述焊盘部(522)分别与所述竖直部(521)的两端连接。
11.根据权利要求1所述的封装结构，其特征在于，所述互联转接板(50)至少有2N个，一行所述传感器(40)对应两个所述互联转接板(50)，两个所述互联转接板(50)分别位于一行所述传感器(40)的两侧，其中，N表示所述传感器阵列中所述传感器的行数，且N≥1。
12.根据权利要求8所述的封装结构，其特征在于，所述封装结构还包括至少一个应力缓解层(20)，一个所述应力缓解层(20)位于一个所述互联转接板本体(51)与所述底部载板(10)之间，且一个所述互联转接板(50)的所述第一互联接触结构(53)位于对应的一个所述应力缓解层(20)内。
13.根据权利要求12所述的封装结构，其特征在于，所述应力缓解层(20)与所述互联转接板(50)一一对应地设置。
14.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括电连接层(30)，所述电连接层(30)位于所述底部载板(10)与所述传感器阵列之间，所述电连接层(30)用于将所述传感器阵列连接在所述底部载板(10)上。
15.根据权利要求14所述的封装结构，其特征在于，所述电连接层(30)为导电胶层。
16.根据权利要求1所述的封装结构，其特征在于，各所述传感器还包括多个传感器互联接触结构(43)，所述传感器互联接触结构(43)用于电连接所述第二电连接端(42)与所述第四电接触结构(63)，且各所述传感器互联接触结构(43)位于对应电连接的所述第二电连接端(42)与所述第四电接触结构(63)之间。
17.根据权利要求1所述的封装结构，其特征在于，所述底部载板(10)还包括多个底部电连接结构，所述底部电连接结构用于电连接所述第一电接触结构(12)和所述第二电接触结构(16)，且各所述底部电连接结构位于电连接的所述第一电接触结构(12)和所述第二电接触结构(16)之间。
18.根据权利要求17所述的封装结构，其特征在于，各所述底部电连接结构包括沿靠近所述传感器阵列的方向依次电连接的通孔(13)、电连接部(14)和第三过孔(15)。
19.根据权利要求18所述的封装结构，其特征在于，所述电连接部(14)为传输线。
20.根据权利要求17所述的封装结构，其特征在于，所述封装结构还包括多个第三互联接触结构(70)，所述第三互联接触结构(70)用于电连接所述信号接触结构与所述第一电接触结构(12)，且所述第三互联接触结构(70)位于对应电连接的所述信号接触结构与所述第一电接触结构(12)之间。
21.一种传感器的封装结构的制作方法，其特征在于，所述制作方法包括：
在载板本体(11)中，设置多个第一电接触结构(12)和多个第二电接触结构(16)，形成底部载板(10)，其中，所述第一电接触结构(12)和所述第二电接触结构(16)沿第一方向间隔设置，所述第一方向为所述载板本体(11)的厚度方向，且所述载板本体(11)具有相对设置的第一载板表面和第二载板表面，所述第一电接触结构(12)的部分表面为所述第一载板表面的一部分，所述第二电接触结构(16)的部分表面为所述第二载板表面的一部分；
制作形成包括多个阵列排布的传感器(40)的传感器阵列，其中，各所述传感器(40)包括沿所述第一方向间隔设置的第一电连接端(41)与第二电连接端(42)；
在互联转接板本体(51)中设置互联结构(52)，形成互联转接板(50)，其中，所述互联转接板本体(51)包括相对设置的第一互联表面和第二互联表面，所述互联结构(52)的靠近所述底部载板(10)的表面为所述第一互联表面的一部分，所述互联结构(52)的远离所述底部载板(10)的表面为所述第二互联表面的一部分；
在顶部转接板本体(61)中，设置第三电接触结构(62)、第四电接触结构(63)和顶部电连接结构(64)，形成顶部转接板(60)，其中，一个所述顶部电连接结构(64)分别与至少一个所述第三电接触结构(62)和至少一个所述第四电接触结构(63)电连接；
形成具有多个信号接触结构的信号处理芯片(80)；
在所述底部载板(10)上设置所述互联转接板(50)，使得所述互联结构(52)的位于第一互联表面的部分与所述底部载板(10)中的一部分所述第二电接触结构(16)一一对应地电连接，形成第一封装结构；
将所述传感器阵列设置在所述顶部转接板(60)上，使得所述第四电接触结构(63)和所述第二电连接端(42)电连接，所述顶部电连接结构(64)位于所述第四电接触结构(63)的远离所述传感器阵列的一侧，形成第二封装结构；
将所述第二封装结构设置在所述第一封装结构的表面上，使得所述第一电连接端(41)与所述底部载板(10)中的另一部分所述第二电接触结构(16)一一对应地电连接，所述第三电接触结构(62)与所述互联结构(52)电连接；以及
将所述信号处理芯片(80)设置在所述底部载板(10)的远离所述传感器阵列的一侧，且使得所述信号接触结构与所述底部载板(10)中的部分所述第一电接触结构(12)一一对应地电连接。
22.根据权利要求21所述的制作方法，其特征在于，各所述传感器(40)为光电传感器，各所述光电传感器包括受光面，所述第二电连接端(42)的靠近所述顶部转接板(60)的表面为所述受光面的一部分，
所述顶部转接板(60)的制作过程包括：在所述顶部转接板本体(61)上开设通槽(67)，所述第三电接触结构(62)、所述第四电接触结构(63)和所述顶部电连接结构(64)均设置在所述通槽(67)的一侧，
在将所述传感器阵列设置在所述顶部转接板(60)上后，所述通槽(67)使得所述受光面的部分裸露。
23.根据权利要求22所述的制作方法，其特征在于，所述传感器阵列包括多行的所述传感器(40)，所述顶部转接板(60)的制作过程包括：在所述顶部转接板本体(61)上开设多个间隔设置的所述通槽(67)，一个所述通槽(67)使得一行的各所述传感器(40)的部分所述受光面裸露。
24.根据权利要求21所述的制作方法，其特征在于，
所述互联转接板(50)的制作过程还包括：
在所述第一互联表面上设置第一互联接触结构(53)，使得所述第一互联接触结构(53)与所述互联结构(52)一一对应地电连接，在所述第二互联表面上设置第二互联接触结构(54)，使得所述第二互联接触结构(54)与所述互联结构(52)一一对应地电连接，且所述第一互联接触结构(53)通过所述互联结构(52)与所述第二互联接触结构(54)一一对应地电连接，
且在所述第一封装结构的形成过程中，使得所述互联结构(52)通过所述第一互联接触结构(53)与所述第二电接触结构(16)一一对应地电连接。
25.根据权利要求24所述的制作方法，其特征在于，在将所述互联转接板(50)设置在所述底部载板(10)上之后，所述第一封装结构的制作过程还包括：
在所述互联转接板本体(51)与所述底部载板(10)之间设置应力缓解材料，形成至少一个应力缓解层(20)，且使得一个所述互联转接板(50)的所述第一互联接触结构(53)位于对应的一个所述应力缓解层(20)内。
26.根据权利要求25所述的制作方法，其特征在于，所述应力缓解层(20)与所述互联转接板(50)一一对应地设置。
27.根据权利要求21所述的制作方法，其特征在于，
在形成所述第一封装结构后，在将所述第二封装结构设置在所述第一封装结构的表面上之前，所述制作方法还包括：在所述底部载板(10)的预设置所述传感器阵列的表面上设置导电连接材料，形成电连接层(30)，
在将所述第二封装结构设置在所述第一封装结构的表面上后，所述传感器阵列通过所述电连接层(30)连接在所述底部载板(10)上。
28.根据权利要求27所述的制作方法，其特征在于，所述电连接层(30)为导电胶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810474017.9A CN108615772B (zh) | 2018-05-17 | 2018-05-17 | 传感器的封装结构与其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810474017.9A CN108615772B (zh) | 2018-05-17 | 2018-05-17 | 传感器的封装结构与其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108615772A CN108615772A (zh) | 2018-10-02 |
| CN108615772B true CN108615772B (zh) | 2020-05-12 |
Family
ID=63663864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810474017.9A Active CN108615772B (zh) | 2018-05-17 | 2018-05-17 | 传感器的封装结构与其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108615772B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109712945A (zh) * | 2018-12-29 | 2019-05-03 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片的封装结构及用于芯片封装的转接结构 |
| CN110035601B (zh) * | 2019-04-23 | 2020-05-26 | Oppo广东移动通信有限公司 | 一种层叠板及终端设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840895A (zh) * | 2010-04-29 | 2010-09-22 | 南通富士通微电子股份有限公司 | 一种高散热球型阵列封装结构 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4549200A (en) * | 1982-07-08 | 1985-10-22 | International Business Machines Corporation | Repairable multi-level overlay system for semiconductor device |
| CN101236944A (zh) * | 2007-02-01 | 2008-08-06 | 日月光半导体制造股份有限公司 | 光电芯片的增层封装构造及方法 |
| KR20100039342A (ko) * | 2007-06-18 | 2010-04-15 | 타이코 일렉트로닉스 네덜란드 비.브이. | 표면 장착 소자를 상호연결하기 위한 연결기 및 회로 기판 |
| CN101834150B (zh) * | 2010-04-29 | 2012-05-02 | 南通富士通微电子股份有限公司 | 一种高散热球型阵列封装方法 |
| US9117715B2 (en) * | 2012-07-18 | 2015-08-25 | Hong Kong Applied Science and Technology Research Institute Company Limited | Wafer-level device packaging |
| CN103107161B (zh) * | 2013-01-31 | 2015-04-01 | 华进半导体封装先导技术研发中心有限公司 | 用导电胶作为信号返回平面的转接板结构及制备方法 |
| EP3267484B1 (en) * | 2016-07-04 | 2021-09-01 | ams International AG | Sensor chip stack and method of producing a sensor chip stack |
| CN106374008B (zh) * | 2016-09-08 | 2018-01-26 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种大面积传感器阵列的制备方法 |
-
2018
- 2018-05-17 CN CN201810474017.9A patent/CN108615772B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840895A (zh) * | 2010-04-29 | 2010-09-22 | 南通富士通微电子股份有限公司 | 一种高散热球型阵列封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108615772A (zh) | 2018-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6844570B2 (en) | Component of a radiation detector comprising a substrate with positioning structure for a photoelectric element array | |
| CN100385673C (zh) | 检测器 | |
| US9466631B2 (en) | Solid state photomultipliers array of enhanced fill factor and simplified packaging | |
| US8669513B2 (en) | Method of assembling a light sensor module using an intermediate layer, and light sensor module assembly including the same | |
| EP2917766B1 (en) | Sub-band infra-red irradiation for detector crystals | |
| CN101604023B (zh) | 用于辐射探测的阵列固体探测器 | |
| US10944016B2 (en) | Optical detection unit, optical detection device, and method for manufacturing optical detection unit | |
| EP1706884A2 (en) | Pixelated cadmium zinc telluride based photon counting mode detector | |
| CN108615772B (zh) | 传感器的封装结构与其制作方法 | |
| JP2010535409A (ja) | 光感知構造の形成方法、光感知素子、ユニットセル及びウェーハ | |
| CN101893718A (zh) | 具有闪烁体元件和光电二极管阵列的堆叠体的辐射探测器 | |
| CN1916660A (zh) | 半导体放射线检测器、放射线检测模块及核医学诊断装置 | |
| US20140183684A1 (en) | Photodetector array and method of manufacture | |
| US8735838B2 (en) | Radiation detecting apparatus | |
| EP2205993B1 (en) | Cdtd/cdznte radiation imaging detector and high/biasing voltage means | |
| CN105845745A (zh) | 一种硅光电倍增器、其封装结构及封装方法 | |
| CN211858645U (zh) | 光电传感器封装结构及包括该结构的激光雷达 | |
| CN111463195A (zh) | 光电传感器封装结构、封装方法及包括该结构的激光雷达 | |
| US20100200764A1 (en) | Radiation detector | |
| US11740367B2 (en) | Radiation detectors for scanning systems, and related scanning systems | |
| JPH07169989A (ja) | 半導体放射線検出器およびその製造方法 | |
| Kiprich et al. | Design of a detecting module based on a single-sided silicon photosensor array with scintilators | |
| CN219936113U (zh) | 基于前照式光电二极管的多排ct探测器及其多排ct机 | |
| US20230411434A1 (en) | Module assembly for detection of x-ray radiation | |
| Ambrosi et al. | An upgrade of the camera focal plane of a SchwarzschildCouder Telescope prototype (pSCT) for the Cherenkov Telescope Array (CTA) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |