JPS5944671B2 - 電子式卓上計算器等における出力制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、科学用電子式卓上計算器のように指数と仮数
で演算を行う計算器の出力制御に関する。

電子式卓上計算器において科学用のものはｓｉｎｘ、ｅ
ｘ等の初等超越関数を取扱うものが少くない。この種の
計算器で取扱われる数値は、会計用のものに比べて極め
て広範囲に及ぶので、通常は内部レジスタにおける数値
情報はＡ×１ｏＢの仮数Ａと１０の指数Ｂの形式で記憶
され演算処理されている。従来は、このように内部レジ
スタが仮数部と指数部で構成された計算器においては、
その表示もまた仮数Ａと指数Ｂを並べて表示していたが
、これは計算器の使用者にとつて決して親しみ易いもの
ではない。

そこで、内部レジスタが仮数部と指数部で構成されてい
ても、表示はスイッチの切換え等により整数と小数点お
よび小数で表示することもできるようにすれば極めて便
利である。然るに、このような整数と小数で数値を表示
する方式を科学用の計算器に用いる場合、例えが、１．
６×１０−９のような微小な数を８桁の表示器で表示す
るときは１６が表示に現れず０．００・・・０と表示器
の全桁がｏとなつてしまうので、計算器の使用者はこの
ような全桁ｏの表示が完全な零を表わしているかそれと
も表示に現れない微小数がかくされているのか判別でき
ない難点がある。本発明は、上記に鑑みなされたもので
あつて、完全な０と、有効な微小数が表示上に現れずか
くされている表示上の０とを区別して表示する装置を提
供するもので、仮数部と指数部の形式で記憶ざれている
数値の最下位有効桁を検出し、それよりも上位桁にある
数値は、それがｏであつてもすべて表示又は印字させる
ことにより、例えば、完全な０ば゛０、’’とのみ表示
し、微小数がかくされている表示上の０ば゛０．０００
・・・ ０’’と表示することを骨子とする。

以下、実施例について詳細に説明する。有効な微小数が
かくされていて表示上０表示がなされる場合は指数が負
のときであり、また、内部レジスタの仮数部の有効数値
の有無を検出する方法に棟々あるが、本実施例において
は仮数部の最小位桁から順次上位桁に向つて各桁の内容
が零か否かを判定してゆくことにより行うこととする。

第１図に一実施例の回路構成図を示し、その各部の構成
、作用は次の通りである。レジスタＸ：表示すべき数値
情報を記憶するレジスタであつて、タイミング信号に同
期して循環保持されている。

（ｍ＋１）桁より成り各桁は４ビツトで構成される。時
刻Ｔｌｔｌにおけるレジスタ各桁とその内容との関係は
、Ｘ，，Ｘ２が指数Ｂ，Ｘ３がその符号、Ｘ４は空番地
でＸ４〜Ｘｍには仮数ＡがＸ５を最小位桁、Ｘｍを最上
位桁にして収められ、通常はその小数点位置は最上位桁
に固定されている。仮数部最上位桁Ｘｍ（７）さらに上
位桁側に４ビツト遅延のために付加桁Ｘｍ＋１が設けら
れている。全加算器ＡＤ：入力端子Ａｌ，ａ２および出
力端子Ａ３をもｔ：）２進化１０進コードによる加算（
ａ１＋Ａ２→Ａ３）を行うもので４ビツトタイムの遅延
を伴う。

指数Ｂに＋１するために用いられる。タイミング信号発
生器ＴＧ：ビツトタイミング信号ｔ１〜Ｔ４および桁タ
イミング信号Ｔ１〜Ｔｍ＋１を発生させるもので、Ｔ１
〜Ｔｍ＋１が１ワードタイムを形成している。フリツプ
フロツプＰ：演算の実行を制御するためのＰ時間、Ｐ時
間を規正するもので、１ワードタイムに同期してＰ，Ｐ
サイクルをつくりＰ＝１のときに演算が実行され、Ｐ＝
１のときには演算が抑制されてこの間に判断等が行われ
る。

演算中はＰ，Ｐが交互に繰返されるが表示中は連続して
Ｐ時間のみとなる。第１のゲートＧ１：レジスタＸの出
力Ｘ１からＸｍへの循環を制御するゲートであつて、こ
のループはレジスタの仮数部の内容を右桁送りするとき
に用いられる。

第２のゲートＧ２：全加算器の出力Ａ３からレジスタの
Ｘｍへの循環を制御するゲートであつて、このループは
指数に＋１するときに用いられる。

第３のゲ゛一トＧ３：レジスタＸの出力Ｘ１から付加桁
Ｘｍ＋１への循環を制御するゲートであつて、Ｐサイク
ルのときの循環ループを形成している。第１の判定器Ｊ
１：レジスタＸの指数が負であるか否かを判定するため
のもので、この判定は判断実行サイクルＰ時間に行われ
負のときはＪ，＝１にセツトされ負でなければりセツト
状態Ｊ１＝Ｏのままで次の演算実行サイクルＰ時間の間
その状態を保持する。第２の判定器Ｊ２：レジスタＸの
仮数の最下位桁が零か否かを判定するためのもので、零
ならばりセツト状態Ｊ２−０のまま、零以外の数値であ
ればＪ２＝１にセツトされて、次の演算実行サイクルＰ
時間の間その状態を保持まる。

フリツプフロツプＳＰ：指数が負のときにその指数が負
でなくなるまで指数に＋１しながら仮数部を右桁送りす
る操作を行うが、そのとき右桁送りにより零以外の数が
最小位桁から消えてゆくのを検知するためのもので、指
数の符号が負、即ら上記第１の判定器Ｊ１＝１であつて
且つ仮数部最小位桁の内容が零以外の数、即ら上記第２
の判定器Ｊ２＝１のときにフリツプフ田ンプＳＰがセツ
トされ、これ、ら判定の前のステツプにおいてりセツト
される。

ＳＰ−１のときは表示器は全桁表示される。バツフアレ
ジスタＹ：４ビツトの桁容量をもつレジスタで、レジス
タＸの出力がレジスタＹを介して順次導入され、このレ
ジスタＹの内容は並列に表示用デコーダＤに導出されて
いる。

信号α（Ｔｍｔ４）：小数点位置を示す信号である信号
β（Ｔｍ＋１ｔ４）：ワードタイムの区切り時刻に発せ
られる信号である。

フリツプフロツプＺＰ：レジスタＸの仮数部の右桁送り
が完了した後において、レジスタＸに収められている表
示すべき数値を表示器に導出するときに、有効数の下位
に続く無効な０を消去するためのものであつて、バツフ
アレジスタＹの内容がＯ以外の数になつたとき、あるい
は上記信号αが１になつたときにセツトされ、ワードタ
イムの初めに上記信号βによりりセツトされる。

ＺＰｌのときｌこは表示が行われる。信号γ：表示の消
去を制御する信号であつて、上記フリツプフロツプＳＰ
の出力と上記フリツプフロツプＺＰ（７１）串力のオア
論理によりつくられ、γ−１のときに表示が行われγ＝
Ｏのときには表示が消去ざれる。

レジスタＺ：表示すべき数値情報をレジスタＸ等にて操
作する間、表示終了後の演算処理等のために数値情報を
そのまま一時記憶させておくレジスタである。

レジスタＸからゲートＧ５を通して転送される。次に６
．２５×１０−３の表示を例に挙げて、上記実施例の作
用を説明する。

第２図は上記実施例の作用のフローチヤートであり、第
３図はレジスタＸおよびフリツプフロツプＳＰの状態の
推移を示す説明図である。今、何らかの演算処理が終り
、表示すべき数値がレジスタＸに記憶されているものと
する。

レジスタＸにおける数値処理に先貫つてステツプｍ１で
レジスタＸの仮数および指数の内容をそつくりそのまま
レジスタＺに転送保存され、同時にフリツプフロツプＳ
Ｐがりセツトされる。浮動小数点表示が選択されておれ
ば、つづいて第１の判断ステツプＪ，に入り、指数（−
３）が負であるから第１の判定器Ｊ１＝１にセツトされ
、第２の判断ステツプＪ２に移る。ここでは仮数の最小
位桁Ｘ４の内容が零か否か判定されるが、今はＸ４Ｏで
あるから第２の判定器はＪ２−０にりセツトされたまま
でありフリツプフロツプＳＰもセツトされることなくス
テツプＭ２に移る。ステップＭ２におけるレジスタＸの
内容の循環のときに、指数部Ｘ，〜Ｘ３は全加算器ＡＤ
→ゲートＧ２を通りＴｌｔｌのみ全加算器の入力端子Ａ
２が１となつて指数に１が加算され、仮数部Ｘ４〜Ｘｍ
はゲートＧ１を通つて仮数部の内容が１桁右桁送りされ
る。上記判断Ｊｌ，Ｊ２および演算処理Ｍ２はＰ，Ｐの
１サイクルで行われ、再び判断Ｊ１に戻つて、このルー
チンプログラムは指数が０になるまで繰返される。第３
図はルーチンプログラムが実行されるごとにレジスタＸ
の内容が変化してゆく過程を示しており、フリツプフロ
ツプＳＰがセツトされないのは、本数値例においては仮
数部最小位桁Ｘ４の内容がＯ以外の数になることがなか
つたからである。指数が０になつた状態４における仮数
部の内容はもはや仮数でなく真数であり、浮動小数点表
示として表示されるべき数値であつて、第１の判定器は
Ｊ１＝０となつて次の表示ステツプＭ３に移る。第４図
は表示中の各部の状態の推移を示す説明図である。

表示方式はレジスタＸの循環に同期して表示器の各桁が
順次点灯されてゆくダイナミツク１駆動方式であつて、
第４図の各状態は１桁時間ごとにレジスタの内容がシフ
トされてゆく状態を中心に示されており、１ワード時間
の周期でこれらの状態が繰返される。フリツプフロツプ
ＺＰは最初の有効数゛５”がバツフアレジストＹに導入
される状態９のときセツト入力信号を受けてＯから１に
反転し、１ラードタイムの区切り、即ら、状態１５の直
前でりセツトされるから０．００６２５の各桁がバツフ
アレジスタＹに導入されている間がＺＰ＝１でありそれ
以外のときはＺＰ＝０となる。一方、上記ＳＰはＯのま
まであるから、信号γはＺＰと同じように変化して表示
を制御し、０．００６２５のみが表示されそれより下位
の００は消去される。上記実施例における他の表示例と
して１．６×１０？９が表示すべき数値である場合には
、Ｊｌ，Ｊ２，ｍ２のルーチンプログラムが９回繰返さ
れると指数がＯになるが、そのときにはすでにレジスタ
Ｘの仮数部Ｘｍ−Ｘ４の内容はすべてＯになつている。

しかし、最初の有効数゛６゛がＸ４に来たときに判定器
Ｊ２がこれを判定してフリツプフロツプＳＰをセツトす
るから、表示中はＺＰの状態にかかわりなく常にγ二１
となり、全桁゛０．００・・・０００００′”が表示さ
れる。

さらは他の表示例として、表示すべき内容が完全なＯで
あるとき、即ち、仮数部Ｘｍ−Ｘ４が全桁０であり指数
部が例えば＋００であるときは、判断Ｊ１の結果はＪ１
＝Ｏとなるから、ステツプＭ２を経ることなく直ちに表
示ステツプＭ３に移る。このときＳＰ−リ一０であり、
バツフアレジスタＹにも次々とＯのみが送られてくるの
でＺＰもセツトされず、従つてγ−０のため小数点以下
の表示はすべて消去ざれる。ただ、小数点位置信号αに
より整数部および小数点゛Ｏ゛のみ表示される。使用者
によりいずれかのキーが操作されると表示は終り、レジ
スタＺの内容がレジスタＸに戻されて次の演算処理のプ
ログラムに移る。上記実施例においては、指数が負であ
る場合に負数の絶対値の数だけルーチンプログラムを繰
り返えすように構成ざれていたが、他の実施例として、
その仮数部の内容にＯ以外の数値が記憶されているか否
かをレジスタＸが１回循環する間に検出する手段を設け
、Ｏ以外の数値が検出されないときは小数部を消去しで
０．′゛とのみ表示させ、０以外の数値が検出ζれたと
きは全桁を表示させるように構成することもできる。

また他の実施例として、表示器の各桁に対応するビツト
にて構成された別のレジスタＷを設け、直列または並列
にレジスタＸの仮数？β各桁の内容がＯか否かを判定し
つつ、０であればＯを、また０以外の数であれば１をレ
ジスタＷに記憶させ、いずれかのビツトが１であればそ
れより上位側にあるビツトをすべて１に反転させ、レジ
スタＷの内容が０であるビツトに対応する表示桁を消去
させるように構成することもできる。

また、いずれの実施例においても、判定器Ｊｌ，Ｊ２は
循環中の信号の内容を判断するのであるから、いずれの
位置に設けて構成することもできる。

上述のように本発明によれば完全な零と表示上の零とを
区別して表示することができるので、科学用電子式卓上
計算器等において浮動小数点表示方式を用いても微小数
値の演算も安心して行うことができて、電子式卓上計算
器等の用途および使用上の便利さを拡大させるものであ
る。

【図面の簡単な説明】

第１図は本発明実施例の回路構成図である。 第２図は第１図の実施例の作用のフローチヤートである
。第３図および第４図は第１図の実施例における各部の
状態の推移を示す図である。Ｘ：表示すべき数値を記憶
保持するレジスタ、ＡＤ：全加算器、Ｊ１：第１の判定
器、Ｊ２：第２の判定器、γ：表示の消去を制御する信
号、ＳＰ，ＺＰ：フリツプフロツプ。

Claims (1)

【特許請求の範囲】
1. １ 最上位桁に小数点位置が設定されている仮数レジス
   タと、指数レジスタとから成るレジスタに、仮数部と指
   数部の形式で記憶されている数値を浮動小数点形式で出
   力する装置において、上記数値の最下位有効桁又は整数
   部第１位桁を検出する検出手段と、上記指数レジスタの
   内容が「０」となるまで、上記仮数レジスタの内容の１
   桁右シフトと上記指数レジスタの内容への「１」加算と
   を実行する手段と、上記検出手段により検出された桁及
   び該桁より上位の桁の数値であつて、上記右シフト完了
   後の上記仮数レジスタに記憶されている数値をすべて出
   力させる手段とを設けたことを特徴とする、電子式卓上
   計算器等における出力制御装置。