JPS5943909B2 - 電圧垂下制御回路 - Google Patents
電圧垂下制御回路Info
- Publication number
- JPS5943909B2 JPS5943909B2 JP13728379A JP13728379A JPS5943909B2 JP S5943909 B2 JPS5943909 B2 JP S5943909B2 JP 13728379 A JP13728379 A JP 13728379A JP 13728379 A JP13728379 A JP 13728379A JP S5943909 B2 JPS5943909 B2 JP S5943909B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- transformer
- input current
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、スイッチング制御定電圧電源の負荷が短絡又
はそれに近い状態のときに、出力電圧を垂下して電源の
保護を行なう電圧垂下制御回路に関するものである。
はそれに近い状態のときに、出力電圧を垂下して電源の
保護を行なう電圧垂下制御回路に関するものである。
スイッチング制御定電圧電源は、出力電圧が一定になる
ように、トランジスタ等のスイッチング素子を制御し、
負加が短絡又はそれに近い状態のときに出力電圧を垂下
してスイッチング素子等を保護するものである。
ように、トランジスタ等のスイッチング素子を制御し、
負加が短絡又はそれに近い状態のときに出力電圧を垂下
してスイッチング素子等を保護するものである。
その場合、トランスの１次側の入力電圧をスイッチング
素子でオン、オフし、トランスの２次側に整流回路を介
して負荷を接続した構成に於いては、トランスの２次側
の負荷電流を検出して、設定値以上の場合に出力電圧を
垂下制御すれば良いことになる。しかし、スイッチング
素子の制御回路とトランスの２次側の負荷電流の検出部
との間には、ホトカプラやトランスを接続して低電圧回
路構成のスイッチング制御回路を保護しなければならな
いことになり、装置が高価になる欠点がある。そこで第
１図に示すように、トランスの１次側の電流を検出して
出力電圧の垂下制御を行なうことが提案されている。
素子でオン、オフし、トランスの２次側に整流回路を介
して負荷を接続した構成に於いては、トランスの２次側
の負荷電流を検出して、設定値以上の場合に出力電圧を
垂下制御すれば良いことになる。しかし、スイッチング
素子の制御回路とトランスの２次側の負荷電流の検出部
との間には、ホトカプラやトランスを接続して低電圧回
路構成のスイッチング制御回路を保護しなければならな
いことになり、装置が高価になる欠点がある。そこで第
１図に示すように、トランスの１次側の電流を検出して
出力電圧の垂下制御を行なうことが提案されている。
同図に於いて、ＤＣは直流電源、Ｑはスイッチング素子
としてのトランジスタ、ＣＯＮＴは制御回路、Ｃ１〜Ｃ
３はコンデンサ、Ｒ１〜Ｒ７は抵抗、ＯＰＡ、、ＯＰＡ
２は演。算増幅器、Ｔはトランス、Ｄ１は整流用のダイ
オード、ＶＤＥＴは電圧検出器、埒、は負荷、ゞ７、Ｖ
Ｔ２は基準電圧である。トランジスタＱは制御回路ＣＯ
ＮＴよりオン期間が制御されてトランスＴの１次側に流
れる電流がスイッチングされ、トランスＴの２次側のダ
イオードにより整流され、コンデンサＣ２により平滑化
されて負荷ＲＬに直流が供給される。
としてのトランジスタ、ＣＯＮＴは制御回路、Ｃ１〜Ｃ
３はコンデンサ、Ｒ１〜Ｒ７は抵抗、ＯＰＡ、、ＯＰＡ
２は演。算増幅器、Ｔはトランス、Ｄ１は整流用のダイ
オード、ＶＤＥＴは電圧検出器、埒、は負荷、ゞ７、Ｖ
Ｔ２は基準電圧である。トランジスタＱは制御回路ＣＯ
ＮＴよりオン期間が制御されてトランスＴの１次側に流
れる電流がスイッチングされ、トランスＴの２次側のダ
イオードにより整流され、コンデンサＣ２により平滑化
されて負荷ＲＬに直流が供給される。
この負荷ＲＬに印加する電圧は、電圧検出器ＶＤＥＴに
１ より検出され、基準電圧ＶＴ２と演算増幅器ＯＰＡ
２により比較されて、比較出力が制御回路ＣＯＮＴに加
えられ、出力電圧が一定になるようにトランジスタＱの
制御が行なわれる。又トランジスタＱのエミッタに接続
された抵抗Ｒ１によりトランスＴｌの１次側に流れる電
流が検出され、抵抗Ｒ２、Ｒ３及びコンデンサＣｓによ
り平均化されて、演算増幅器ＯＰＡＩにより基準電圧Ｖ
Ｔｌと比較され、設定値以上の電流が流れたことを検出
すると、演算増幅器０ＰＡ，の出力により制御回路ＣＯ
ＮＴの定電圧制御機能を停止させて出力電圧を垂下する
ようにトランジスタＱを制御する。
１ より検出され、基準電圧ＶＴ２と演算増幅器ＯＰＡ
２により比較されて、比較出力が制御回路ＣＯＮＴに加
えられ、出力電圧が一定になるようにトランジスタＱの
制御が行なわれる。又トランジスタＱのエミッタに接続
された抵抗Ｒ１によりトランスＴｌの１次側に流れる電
流が検出され、抵抗Ｒ２、Ｒ３及びコンデンサＣｓによ
り平均化されて、演算増幅器ＯＰＡＩにより基準電圧Ｖ
Ｔｌと比較され、設定値以上の電流が流れたことを検出
すると、演算増幅器０ＰＡ，の出力により制御回路ＣＯ
ＮＴの定電圧制御機能を停止させて出力電圧を垂下する
ようにトランジスタＱを制御する。
直流電源ＤＣからの電流即ち入力電流１１Ｎと、抵抗Ｒ
３の設定により演算増幅器０ＰＡ１に入力される電流検
出電圧Ｖ。
３の設定により演算増幅器０ＰＡ１に入力される電流検
出電圧Ｖ。
との関係は、第２図に示すように直線関係となり、負荷
Ｒ１に印加する出力電圧。と入力電流１１Ｎとの関係は
、第３図に示すように、設定入力電流以下では一定の出
力電圧Ｖ。で、それ以上では垂下して、負荷が短絡した
ような場合、一定の電流となる。前述の各関係は直流電
源ＤＣの電圧が変動しても変化しないものであり、その
為に、例えば負荷ＲＬが短絡状態となつたとき、直流電
源ＤＣの電圧が規定値より上昇したとすると、出力電圧
の垂下による入力電流１！、は入力電圧に関係なく一定
であるから、出力電力が増大することになり、トランジ
スタＱ，トランスＴ，ダイオード等の負担が大きくなる
欠点がある。本発明は、前述の如き従来の欠点を改善し
たものであり、直流入力電圧が変動しても、電圧垂下時
の電力を一定に制御し得る経済的な構成を提供すること
を目的とするものである。
Ｒ１に印加する出力電圧。と入力電流１１Ｎとの関係は
、第３図に示すように、設定入力電流以下では一定の出
力電圧Ｖ。で、それ以上では垂下して、負荷が短絡した
ような場合、一定の電流となる。前述の各関係は直流電
源ＤＣの電圧が変動しても変化しないものであり、その
為に、例えば負荷ＲＬが短絡状態となつたとき、直流電
源ＤＣの電圧が規定値より上昇したとすると、出力電圧
の垂下による入力電流１！、は入力電圧に関係なく一定
であるから、出力電力が増大することになり、トランジ
スタＱ，トランスＴ，ダイオード等の負担が大きくなる
欠点がある。本発明は、前述の如き従来の欠点を改善し
たものであり、直流入力電圧が変動しても、電圧垂下時
の電力を一定に制御し得る経済的な構成を提供すること
を目的とするものである。
以下実施例について詳細に説明する。第４図は、本発明
の実施例の回路図であり、第１図と同一符号は同一部分
を示し、Ｄ２はダイオードであつて、抵抗Ｒｌ，Ｒ３、
コンデンサＣ３と共にピーク整流検出回路を構成してい
る。
の実施例の回路図であり、第１図と同一符号は同一部分
を示し、Ｄ２はダイオードであつて、抵抗Ｒｌ，Ｒ３、
コンデンサＣ３と共にピーク整流検出回路を構成してい
る。
このダイオードＤ２は、シヨツトキーバリアダイオード
等の順方向電圧降下が小さいダイオードを用いることが
好適であり、それにより抵抗Ｒ，の値を小さくして電力
損失を少なくしても、所望の電流検出電圧を得ることが
できる。トランスＴの１次側電流は、トランジスタＱに
より周期ｔでスイツチングされ、第５図に示すように、
初期値１。
等の順方向電圧降下が小さいダイオードを用いることが
好適であり、それにより抵抗Ｒ，の値を小さくして電力
損失を少なくしても、所望の電流検出電圧を得ることが
できる。トランスＴの１次側電流は、トランジスタＱに
より周期ｔでスイツチングされ、第５図に示すように、
初期値１。
からインダクタンスＬに対応して増加し、ピーク値１と
なるほぼ三角波形の電流となる。トランスＴのインダク
タンスＬによる変換電力Ｗ。は、トランスＴの１次側電
流はトランジスタＱを介して抵抗Ｒ，に流れ、その抵抗
Ｒ１の両端の電圧は、第５図の電流波形と同じ波形とな
り、この電圧は、ダイオードＤ２により整流されて、コ
ンデンサＣ３によりピーク保持されるので、そのコンデ
ンサＣ３の端子電圧は、第５図の点線で示すように１次
側電流のピーク値を検出保持していることになる。
なるほぼ三角波形の電流となる。トランスＴのインダク
タンスＬによる変換電力Ｗ。は、トランスＴの１次側電
流はトランジスタＱを介して抵抗Ｒ，に流れ、その抵抗
Ｒ１の両端の電圧は、第５図の電流波形と同じ波形とな
り、この電圧は、ダイオードＤ２により整流されて、コ
ンデンサＣ３によりピーク保持されるので、そのコンデ
ンサＣ３の端子電圧は、第５図の点線で示すように１次
側電流のピーク値を検出保持していることになる。
コンデンサＣ，の端子電圧は、抵抗Ｒ３で設定された分
圧比に対応した検出電圧Ｖ。
圧比に対応した検出電圧Ｖ。
となり、この検出電圧。と基準電圧Ｒ，とが演算増幅器
０ＰＡ１により比較され、その比較出力信号が制御回路
ＣＯＮＴに電圧垂下制御信号として加えられ、検出電圧
。と基準電圧Ｒ１とが等しくなるように制御され、それ
によりピーク値１ｐはほぼ一定になる。入力電流１１Ｎ
と検出電圧。
０ＰＡ１により比較され、その比較出力信号が制御回路
ＣＯＮＴに電圧垂下制御信号として加えられ、検出電圧
。と基準電圧Ｒ１とが等しくなるように制御され、それ
によりピーク値１ｐはほぼ一定になる。入力電流１１Ｎ
と検出電圧。
との関係は、第６図に示すように、第２図に示す従来例
の特性曲線のような直線関係とはならず、直流電源ＤＣ
の電圧Ｖ，Ｎ，〜１Ｎ３に応じて異なる曲線となる。例
えば、，Ｎ，を規定値の電圧とした時、それより高い電
圧，Ｎ２に於いては、ピーク検出により同一の入力電流
１！、でも検出電圧Ｖ。は大きくなる。又反対に電圧，
Ｎ１より低い電圧Ｖ，Ｎ３に於いては、同一の入力電流
１，Ｎでも検出電圧。は小さくなる。第７図は、出力電
圧。
の特性曲線のような直線関係とはならず、直流電源ＤＣ
の電圧Ｖ，Ｎ，〜１Ｎ３に応じて異なる曲線となる。例
えば、，Ｎ，を規定値の電圧とした時、それより高い電
圧，Ｎ２に於いては、ピーク検出により同一の入力電流
１！、でも検出電圧Ｖ。は大きくなる。又反対に電圧，
Ｎ１より低い電圧Ｖ，Ｎ３に於いては、同一の入力電流
１，Ｎでも検出電圧。は小さくなる。第７図は、出力電
圧。
と出力電流１。との特性曲線図であり、過負荷状態のＡ
，Ｂ点に於いては、抵抗Ｒ１に流れる電流は、第８図の
ａ及びｂに示すものとなる。この時、ピーク値１ＰＡ，
ＩＰＢはほぼ同じになるように制御回路ＣＯＮＴにより
制御されるので、トランスＴのインダクタンスの放出工
ネルギは、前述の式にそれぞれ初期値１。Ａ，Ｉ０Ｂを
代入すると、ＩＯＢ＞ＩＯＡであるので、Ｂ点に於ける
変換電力Ｗ。Ｂは、Ａ点に於ける変換電力Ｗ。Ｂよりも
小さくなる。即ち過負荷になるに従つて出力電力が小さ
くなる。入力電力ＷｌＮは、Ｗｌ，Ｏ８Ｓを損失電力と
すると、ＷＯＮ＝ＷＯ＋ＷＩ．ＯＳ８となり、損失電力
罵。
，Ｂ点に於いては、抵抗Ｒ１に流れる電流は、第８図の
ａ及びｂに示すものとなる。この時、ピーク値１ＰＡ，
ＩＰＢはほぼ同じになるように制御回路ＣＯＮＴにより
制御されるので、トランスＴのインダクタンスの放出工
ネルギは、前述の式にそれぞれ初期値１。Ａ，Ｉ０Ｂを
代入すると、ＩＯＢ＞ＩＯＡであるので、Ｂ点に於ける
変換電力Ｗ。Ｂは、Ａ点に於ける変換電力Ｗ。Ｂよりも
小さくなる。即ち過負荷になるに従つて出力電力が小さ
くなる。入力電力ＷｌＮは、Ｗｌ，Ｏ８Ｓを損失電力と
すると、ＷＯＮ＝ＷＯ＋ＷＩ．ＯＳ８となり、損失電力
罵。
Ｓｓは、パルス幅が狭くなつた分だけトランジスタロス
が減少するので、過負荷状態では全体として入力電力Ｗ
ｌＮが減少することになる。入力電流１，Ｎは入力電力
Ｗ，Ｎを入力電圧，Ｎで割つた値（１，Ｎ＝ＷｌＮ／Ｖ
ｌＮ）となるので、入力電流１。Ｎは、第９図に示すよ
うに過負荷になるに従つて減少することになる。従つて
フ字状の特性曲線となる。なお第７図のＣ点即ち出力電
流１。が零の状態では、入力電流１１Ｎはアイドリング
ロスに相当する値のＩＬＯＳＳが流れることになる。そ
して、電圧垂下開始点は、電圧Ｖ，Ｎ，〜ＶＩＮ３によ
つて異なり、規定値の電圧ＶｌＮｌより高い電圧Ｖ，Ｎ
２に於いては、規定値の電圧Ｖ，Ｎｌに於ける電圧垂下
開始点よりも小さい入力電流１Ｎで生じ、又規定値の電
圧１Ｎ，より低い電圧ＶＩＮ３に於いては、規定値の電
圧Ｖ，Ｎｌに於ける電圧垂下開始点よりも大きい入力電
流１，Ｎで生じるので、出力電力は直流電源ＤＣの電圧
変動に拘わらず一定に制御されることになる。前述の実
施例は、１トランジスタのエネルギ蓄積型の電源回路に
ついてのものであるが、２トランジスタによるプツシユ
プル型や、トランスによる降圧型等の定電圧電源回路に
も適用することができるものである。
が減少するので、過負荷状態では全体として入力電力Ｗ
ｌＮが減少することになる。入力電流１，Ｎは入力電力
Ｗ，Ｎを入力電圧，Ｎで割つた値（１，Ｎ＝ＷｌＮ／Ｖ
ｌＮ）となるので、入力電流１。Ｎは、第９図に示すよ
うに過負荷になるに従つて減少することになる。従つて
フ字状の特性曲線となる。なお第７図のＣ点即ち出力電
流１。が零の状態では、入力電流１１Ｎはアイドリング
ロスに相当する値のＩＬＯＳＳが流れることになる。そ
して、電圧垂下開始点は、電圧Ｖ，Ｎ，〜ＶＩＮ３によ
つて異なり、規定値の電圧ＶｌＮｌより高い電圧Ｖ，Ｎ
２に於いては、規定値の電圧Ｖ，Ｎｌに於ける電圧垂下
開始点よりも小さい入力電流１Ｎで生じ、又規定値の電
圧１Ｎ，より低い電圧ＶＩＮ３に於いては、規定値の電
圧Ｖ，Ｎｌに於ける電圧垂下開始点よりも大きい入力電
流１，Ｎで生じるので、出力電力は直流電源ＤＣの電圧
変動に拘わらず一定に制御されることになる。前述の実
施例は、１トランジスタのエネルギ蓄積型の電源回路に
ついてのものであるが、２トランジスタによるプツシユ
プル型や、トランスによる降圧型等の定電圧電源回路に
も適用することができるものである。
又入力電流はトランジスタＱのエミツタ側に於いて検出
する構成を示しているが、コレクタ側に於いて検出する
構成とすることもできる。又スイツチング素子としては
、電界効果トランジスタ等を用いることもできる。以上
説明したように、本発明は、トランスの１次側に供給す
る入力電流をピーク整流によつて検出し、設定値以上の
ときに出力電圧を垂下して、負荷ＲＬの短絡又は短絡に
近い状態のときに、スイツチング素子や整流用のダイオ
ード等を保護し、又直流電源ＤＣの電圧の変動によつて
も出力電圧垂下時の出力電力が一定になるように制御さ
れるから、スイツチング素子や整流用のダイオード等の
過負荷を防止することができる。
する構成を示しているが、コレクタ側に於いて検出する
構成とすることもできる。又スイツチング素子としては
、電界効果トランジスタ等を用いることもできる。以上
説明したように、本発明は、トランスの１次側に供給す
る入力電流をピーク整流によつて検出し、設定値以上の
ときに出力電圧を垂下して、負荷ＲＬの短絡又は短絡に
近い状態のときに、スイツチング素子や整流用のダイオ
ード等を保護し、又直流電源ＤＣの電圧の変動によつて
も出力電圧垂下時の出力電力が一定になるように制御さ
れるから、スイツチング素子や整流用のダイオード等の
過負荷を防止することができる。
又ダイオードＤ２を用いたピーク整流により入力電流を
検出することにより、入力電流１，Ｎと出力電圧。とは
フの字特性となり、電源回路の保護が一層確実になり、
且つ構成も簡単で経済的である利点がある。
検出することにより、入力電流１，Ｎと出力電圧。とは
フの字特性となり、電源回路の保護が一層確実になり、
且つ構成も簡単で経済的である利点がある。
第１図は従来のスイツチング制御定電圧電源の回路図、
第２図は入力電流と電流検出電圧との関係説明用曲線図
、第３図は入力電流と出力電圧との関係説明用曲線図、
第４図は本発明の実施例の回路図、第５図はトランスの
１次側電流の波形及びピーク検出の説明図、第６図は本
発明の実施例の入力電流と検出電圧との関係説明曲線図
、第７図は出力電流と出力電圧との関係説明曲線図、第
８図は過負荷状態の電流波形の説明図、第９図は本発明
の実施例の入力電流と出力電圧との関係説明曲線図であ
る。 ＤＣは直流電源、現は負荷、ＣＯＮＴは制御回路、Ｑは
トランジスタ、Ｔはトランス、Ｄ，は整流用のダイオー
ド、Ｒ，〜Ｒ７は抵抗、Ｄ２はピーク整流用のダイオー
ド、Ｃ，〜Ｃ３はコンデンサ、ＤＥＴは電圧検出器、０
ＰＡ１，０ＰＡ２は演算増幅器である。
第２図は入力電流と電流検出電圧との関係説明用曲線図
、第３図は入力電流と出力電圧との関係説明用曲線図、
第４図は本発明の実施例の回路図、第５図はトランスの
１次側電流の波形及びピーク検出の説明図、第６図は本
発明の実施例の入力電流と検出電圧との関係説明曲線図
、第７図は出力電流と出力電圧との関係説明曲線図、第
８図は過負荷状態の電流波形の説明図、第９図は本発明
の実施例の入力電流と出力電圧との関係説明曲線図であ
る。 ＤＣは直流電源、現は負荷、ＣＯＮＴは制御回路、Ｑは
トランジスタ、Ｔはトランス、Ｄ，は整流用のダイオー
ド、Ｒ，〜Ｒ７は抵抗、Ｄ２はピーク整流用のダイオー
ド、Ｃ，〜Ｃ３はコンデンサ、ＤＥＴは電圧検出器、０
ＰＡ１，０ＰＡ２は演算増幅器である。
Claims (1)
- １ 直流電源からトランスの１次側に供給する入力電流
をスイッチング素子によりスイッチングし、前記トラン
スの２次側の整流出力を負荷に供給し、該負荷に印加す
る出力電圧が一定になるように前記スイッチング素子を
制御し、前記入力電流が設定値以上のときに前記出力電
圧を垂下させる構成の定電圧電源に於いて、前記入力電
流を検出する電流検出回路は、前記入力電流が流れる抵
抗に生じる電圧を整流するダイオードを備えたピーク整
流検出回路としたことを特徴とする電圧垂下制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13728379A JPS5943909B2 (ja) | 1979-10-24 | 1979-10-24 | 電圧垂下制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13728379A JPS5943909B2 (ja) | 1979-10-24 | 1979-10-24 | 電圧垂下制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5660920A JPS5660920A (en) | 1981-05-26 |
| JPS5943909B2 true JPS5943909B2 (ja) | 1984-10-25 |
Family
ID=15195053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13728379A Expired JPS5943909B2 (ja) | 1979-10-24 | 1979-10-24 | 電圧垂下制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943909B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4456950A (en) * | 1982-06-10 | 1984-06-26 | Hewlett-Packard Company | Current spike protection circuit for switch-mode power supplies |
| JPS59150866U (ja) * | 1983-03-30 | 1984-10-09 | 金剛株式会社 | 扉装置 |
| JPS60160084U (ja) * | 1984-03-30 | 1985-10-24 | 日本電気ホームエレクトロニクス株式会社 | スイツチングレギユレ−タ |
| AR244030A1 (es) * | 1990-04-26 | 1993-09-30 | Siemens Ag | Conversor de corriente continua pulsado con limitador de corriente |
| CN102386754B (zh) * | 2010-09-28 | 2013-08-28 | 深圳市英威腾电源有限公司 | 二极管箝位型多电平变换器的限流保护方法及其实现电路 |
-
1979
- 1979-10-24 JP JP13728379A patent/JPS5943909B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5660920A (en) | 1981-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6636025B1 (en) | Controller for switch mode power supply | |
| US20170373602A1 (en) | Current limit peak regulation circuit for power converter with low standby power dissipation | |
| US5495164A (en) | Boost converter | |
| EP1146620B1 (en) | Driving method of semiconductor switching device and power supply apparatus operated according to said method | |
| US4488210A (en) | Power supply circuit of switching regulator type | |
| JPS5943909B2 (ja) | 電圧垂下制御回路 | |
| US3538418A (en) | Switching-mode voltage and current regulator | |
| US4456950A (en) | Current spike protection circuit for switch-mode power supplies | |
| US5815382A (en) | Tracking circuit for power supply output control | |
| JPH07177737A (ja) | 安定化直流電源装置 | |
| JPS5926185B2 (ja) | 電圧垂下制御回路 | |
| JP3255805B2 (ja) | スイッチング電源装置 | |
| KR0180052B1 (ko) | 자기 증폭기의 리셋 전류 제한 회로 | |
| JPH03253260A (ja) | 過電流垂下点制御方式 | |
| JPS585432Y2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPS6223270Y2 (ja) | ||
| JP3171068B2 (ja) | スイッチング電源 | |
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3391201B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2984466B2 (ja) | リンギングチョ−クコンバ−タ | |
| JP3469510B2 (ja) | 自励式スイッチング電源回路 | |
| JPS5847444Y2 (ja) | 直流電源回路における過電流保護回路 | |
| JPH0518288U (ja) | スイツチングレギユレータの過電流保護回路 | |
| JP2734766B2 (ja) | スイッチングレギュレータ | |
| JPS5920269B2 (ja) | チヨッパ型スイッチングレギユレ−タ |