JPS5943600Y2 - 音声合成回路 - Google Patents

Description

【考案の詳細な説明】 本考案は、発生される言葉がたとえば数語である場合に
好適な音声合成回路に関する。

このような音声合成回路は、できるだけ構成を簡略化し
、安価に実現されることが望まれる。

それにもかかわらず従来から音声合成回路は、外部から
のデータ信号を受信してそのデータ信号に対応した音声
信号を導出するシンセサイザ回路にマイクロコンピュー
タなどが付加されている。

したがって構成が複雑であり、原価の低減に劣る。

本考案の目的は、可及的に簡単な構成によって音声を発
生することができる音声合成回路を提供する。

ことである。図面は１本考案の一実施例のブロック図で
ある。

シンセサイザ回路１は、パーコール形として当業者によ
く知られている在来の構成を有し、デジタルフィルタ２
．Ｍ系列発生器３．インパルス発声器４、補間回路５．
データ変換回路６、データ検出ＤＯ路７．デジタルアナ
ログコンバータ８およびタイミング回路９を備え、タイ
ミング回路９から発生されるタイミング信号に従ってデ
ジタルアナロクコンバータ８からは音声信号が発生され
る。

この音声信号は、増幅回路１０によって増幅され、スピ
ーカ１１から聞こえる。

発生されるべき各８葉に対応して押釦１２，１３がそれ
ぞれ設けられる。

これらの押釦１２，１３からの信号は、アドレスカウン
タ１４に与えられる。

アドレスカウンタ１４によってアドレス指定されるリー
ドオンリメモリ１５のアドレス領域からは、データ信号
が導出され、シフトレジスタ１６を介してピント直列に
データ検出回路１に与えられる。

シンセサイザ回路１は、データ検出回路１がデータ信号
を受信することによって、そのデータ信号に対応した音
声信号を増幅回路１０に与える。

押釦１２または１３が操作されることによって。

トリガ回路１７はタイミング回路９にライン１９を介し
て能動化信号を与える。

タイミング回路９は、この能動化信号に応答し、ライン
１８から制御信号なトリガ回路１１に導出する。

トリガ回路１１は、このライン１９を介する制御信号に
応答して、ライン２０を介してアドレスカウンタ１４に
信号を与え、これによってアドレスカウンタ１４からの
アドレス指定信号がメモリ１５に与えられるとともに、
バイナリカウンタ２１から反転回路２２を介してライン
２３からシフトレジスタ１６に信号が与えられる。

こうしてメモリ１５においてアドレス指定されたアドレ
ス領域にストアされているデータ信号は、シフトレジス
タ１６に移送されてストアされる。

その後、トリガ回路１７はタイミング回路９にライン２
４を介してレディ信号を送出する。

タイミング回路９は、このレディ信号に応答し、ライン
２５を介してシフトレジスタ１６およびバイナリカウン
タ２１にリクエストパルスを与える。

これによってシフトレジスタ１６からはビット順次的に
シンセサイザ回路１のデータ検出回路１にデータ信号が
与えられる３シンセサイザ回路１では、このデータ信号
に応答して、そのデータ信号に対応した音声信号を増幅
回路１０に与える。

これによってスピーカ１１から音声が出力される。

リクエストパルスは、バイナリカウンタ２１によって計
数される。

バイナリカウンタ２１は、シフトレジスタ１６からのス
トア内容がデータ検出回路１へ転送されてその転送が終
了したパルス数を計数すると、アドレスカウンタ１４か
ら次のストア領域が指定される準備状態とするとともに
、シフトレジスタ１６がメモリ１５からのストア内容を
ストアすることができる準備状態とする。

その後のリクエストパルスに従って、アドレスカウンタ
１４からのアドレス信号によってアドレス指定されたメ
モリ１５のストア領域からのデータ信号は、シフトレジ
スタ１６にストアされる。

後続するリクエストパルスごとにシフトレジスタ１６か
らのデータ信号はピント順次的にデータ検出回路１に転
送される。

こうしてアドレスカウンタ１４によってアドレス指定さ
れるメモリ１５のストア領域ごとのデータ信号は。

シフトレジスタ１６を介してデータ検出回路７に順次的
に導出され、スピーカ１１から押釦１２または１３に対
応した言葉が音声で発生される。

言葉の終了持には、メモリ１５にストアされているスト
ップ信号がシフトレジスタ１６を介してデータ検出回路
７において検出される。

これによってデータ検出回路７は、ライン２６を介して
トリガ回路１７に信号を与える。

こうしてトリガ回路１７は、タイミング回路９への能動
化信号およびレディ信号を停止する。

そのためタイミング回路９は、リクエスト信号を停止し
、これによってメモリ１５からのデータ信号の転送が停
止して音声の発生が停止する。

以上のように本考案によれば、シンセサイザ回路に含ま
れているタイミング回路からの信号を利用してメモリお
よびそのメモリに関連する回路を制御するようにしたの
で、前述の先行技術に関連して述べたようなマイクロコ
ンピュータなどを本考案では必要とせず、したがって回
路構成が簡略化され安価に実現される。

特に本考案では、スイッチ１２．１３からの出力によっ
てアドレスカウンタ１４はメモリ１５のアドレス指定を
行ない、メモリ１５からデータ信号を導出して、シンセ
サイザ回路１のデータ検出回路１に与え、これによって
音声信号を導出するようにしたので、構成が簡略化され
、スイッチ１２．１３の数が少なく、少数の言葉を発声
する場合に本考案の構成力侑利となる。

シンセサイザ回路１に含まれているタイミング回路９か
らのタイミング信号によって、シンセサイザ回路１だけ
でなく、トリガ回路１１もまた動作するようにしたので
、このことによって構成が簡略化される。

メモリ１５は、言葉の終了時にストップ信号を導出して
、音声の発生を停止するようにしたので。

このことによっても構成が簡略化される。

【図面の簡単な説明】

図面は本考案の一実施例のブロック図である。 １・・・・・・シンセサイザ回路、９・・・・・・タイ
ミング回路、１０・・・・・・増幅回路、１１・・・・
・・スピーカ、１２゜１３・・・・・・押釦、１４・・
・・・・アドレスカウンタ、１５・・・・・・メモリ、
１６・・・・・・シフトレジスタ、１７・・・・・・ト
リガ回路、２１・・・・・・バイナリカウンタ。

Claims (1)

1. 【実用新案登録請求の範囲】 タイミング回路９と、データ信号を受信するデータ検出
   回路１とを備え、タイミング回路９からのタイミング信
   号に従って動作を行ない、データ検出回路Ｉによって受
   信したデータ信号に対応する音声信号を導出するシンセ
   サイザ回路１と。 スイッチ１２．１３と。 スイッチ１２．１３からの出力に応答して各スイッチに
   対応するアドレス指定信号を導出するアドレスカウンタ
   １４と。 アドレスカウンタ１４からのアドレス指定信号に応答し
   、アドレス指定信号に対応する不トア領域にストアされ
   ているデータ信号を導出してデータ検出回路７に与える
   メモリ１５と。 スイッチｉ２，１３からの出力に応答してタイミング回
   路９を能動化し、タイミング回路９からの出力に応答し
   てアドレスカウンタ１４を能動化するトリガ回路１７と
   を含み、 言葉の終了時にメモリ１５はストップ信号を導出し、こ
   れによってデータ検出回路Ｔはトリガ回路１７に信号を
   与え、そのためトリガ回路１７はタイミング回路を不能
   動化することを特徴とする音声合成回路。