JPS594332A - ビツトクロツク発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディジタル・オーディオディスクプレーヤーの
ピックアップから出力される再生信号に含まれるデータ
と同期したビットクロックを発生するピットクロック発
生回路に関するものである。

ディジタル・オーディオディスクプレーヤーは、ディジ
タル化したオーディオ信号および同期信号を線速度一定
として光学的に高密度で記録したディスクを再生するも
のである。この場合、ディジタル・オーディオディスク
プレーヤーに於いては、再生信号に含まれるデータに同
期したビットクロックが必要になる。つまり、ディジタ
ル・オーディオディスクプレーヤーに於いては、ディス
クを回転するスピンドルモーターの回転を線速度一定と
して再生を行なっており、この場合に於けるスピンドル
モーターの制ａｔ＋は、粗調系と微調系からなる回転制
御回路を用いて行なわれている。この場合、回転制御回
路の微調系は、再生信号のデータに同期する上記ビット
クロックと水晶精度の基準クロックとの位相差に応じて
スピンドルモーターの回転を制御することによって線速
度−変化の回転制御を行なっており、この場合に於いて
ビットクロックを発生するのがピットクロック発生回路
である。そして、このピットクロック発生回路は、位相
ロックループ構成によって再生信号に含まれるデータに
同期したピットクロックを発生するように構成されてい
るが、線速度一定としての再生を行なう上でディスクの
回転が内周と外周で２．５倍に変化すること、および再
生信号に含まれるデータが３〜１１ビツトの範囲にわた
って変化するものであることから、位相ロツクループが
誤ってロックされるのを防ぐために、ロックインレンジ
を基準周波数の１０％以下に設定している。このために
、回転開側回路に於いては、粗調系がスピンドルモータ
ーの回転が常に正常回転時の１０％以内に入るように制
御することによって微調系の位相ロックループをロック
させている。そして、スピンドルモーターの起動時に於
いては、回転が安定するまでの短期間に於いてその回転
が大きく変動し、これに伴なってピットクロック発生回
路に於いて位相ロックループを構成する電圧制御発振回
路の初期発振周波数をディスクの再生信号が通過するこ
とＫなり、これに伴なって位相ロックループがロックさ
れて再生信号に含まれるデータに同期したビットクロッ
クが発生されることになる。

しかしながら、上記構成によるピットクロック発生回路
に於いては、ピンクアップの早送り時あるいけ外部振動
の供給時にロックが外れると、この場合の回転変動量は
少ないためにディスクの再生信号が位相ロツクループを
構成する電圧制御発振回路の初期発振周波数を通過する
ことが出来ず、これに伴なってロック外れの状態が継続
してしまう問題を有している。

従って、本発明による目的は、回転変動の少ない状時に
於けるロック外れに対しても、速やかに再ロックして再
生信号に含まれるデータに同期したビットクロックを発
生することが出来るピットクロック発生回路を提供する
ことである。

このような目的を達成するために本発明は、ピットクロ
ック発生回路を構成する位相ロックループのアンロック
状ａｔ検出して該位相ロックループをトリガすることに
より再ロックを行なわせるものである。以下、図面を用
いて本発明によるピットクロック発生回路を詳細に説明
する。

図は本発明によるピットクロック発生回路の一実施例を
示す回路図であって、このピットクロック発生回路は位
相ロックループ構成によって再生信号に含まれるデータ
信号人に同期するビットクロックＢを発生するピットク
ロック発生部１と、このピットクロック発生部ｌを構成
する位相ロックループのアンロックを検出して該位相ロ
ックループをトリガすることにより、発生されるビット
クロックを大きく変動させるアンロック検出部２とによ
って構成されている。

ここで、ピットクロック発生部１け、ビットクロックＢ
を発振する電圧制御発振器３と、分局器４を介して２分
周されて供給される電圧制御発振器３の出力信号とピッ
クアップから出力される再生信号に含まれるデータ信号
人との位相を比較し、その位相差に応じたレベルの出力
信号０を発生する位相比較器５と、この位相比較器５の
出力信号０を入力として電圧制御発振器３に発振制御信
号りを供給するループフィルタ６とから構成されている
。そして、これら電圧制御発振器３、分局器４、位相比
較器５およびループフィルタ６け位相ロックループを構
成し、データ信号人に周期するビットクロックＢを発生
する。一方、アンロック検出部２けピットクロック発生
部１のループフィルタ６から出力される発振制御信号Ｄ
ｉ大入力するりツプル検出回路７とウィンドコンノミレ
ータ８を有している。

そして、このリップル検出回路７は例えば交流増幅器、
検波器および比較器とによって構成されているものであ
って、発振制御信号りに含まれるリツゾル分が設定レベ
ルを越えた時にリップル検出信号Ｅを発生する。また、
前記ウインドコンノぞレータ８は、ビットクロック発生
部１に於ける位相ロックループのロック時に於ける発振
制御信号りの上下限値が基準値として設定されており、
発振制御信号りがこの基準値を越えた時に発振制御異常
検出信号Ｆを発生する。

９Ｆｉリップル検出回路７から出力されるリップル検出
信号Ｅとウィンドコンパレータ８から出力される発振制
御異常検出信号Ｆｆｔ入力としてビットクはツタ発振部
１のアンロック状態全検出したことを示すアンロック検
出信号Ｇを出力する。つおη、♂ットクロツク発生部ｌ
を構成する位相ロックループのアンロック状態は、発振
制御信号りのリップルが多くなった場合あるいは発振制
御信号りのレベルが異常に上昇または下降した場合であ
り、この両者をリップル検出回路７とウインドコンノぐ
レータ８が検出していることになる。従って、このリッ
プル検出回路７とウィンドコンパレータ８の出力をオア
ゲート９を介して＄９出すことによってアンロック検出
信号Ｇが得られることになる。１０はオアゲート９から
供給されるアンロック検出信号Ｇによって作動するマル
チバイブレータ回路、１１はマルチバイブレータ回路１
０の出力信号Ｈを整形してトリＩノぐルスエとし、この
トリガノＱルヌＩをビットクロック発生部１のルーフフ
ィルタ６に供給して発振制御信号りを太きく振動させる
パルス整形回路である。

このように構成されたビットクロック発生回路は１通常
状帖に於いては電圧制御発振器３から発生されるビット
クロックＢが分周器４に於いて２分周され九信号と、図
示しないピックアップから出力される再生信号に含まれ
るデータ信号人との位相差が位相比較器５に於いて求め
られ、その位相差に応じたし４ルの出力信号０が発生さ
れる。そして、この出力信号Ｏはループフィルタ６を介
して発振制御信号りとして電圧制御発振器３に供給され
ることにより１位相ロックループがロックされて電圧制
御発振器３からデータ信号ＡＫ同期したビットクロック
Ｂが発生される。

次に、ピックアップの早送り時あるいは外部振動による
ピックアップの移動等によってデータ信号Ａの位相が基
準周波数に対して約１０Ｘのロックイ′ンレンジを越え
て変動すると、位相ロックループがアンロック状態とな
る。そして、このアンロック状態には２種類あり、その
１つは位相ロックルーフの発振制御信号りにリップルが
生じて発生されるビットクロックＢが変動する場合であ
り、他の１つは発振制御信号りのレベルが大きく上昇ま
たは下降して固定されることによって、発振されるピッ
トクロックＢが大きくずれる場合である。従って、発振
制御信号りのリップル成分の増加あるいはレベルの大幅
上昇・下降を検出することによってビットクロック発振
部ｌを構成する位相ロックルーフのアンロック状態が検
出されることになる。そこで、上述したビットクロック
発生部１を構成する位相ロックループのアンロック状態
を検出するものとしてアンロック検出部２が設けられる
。

これに含まれるリップル検出回路７は発振制御信号りの
リップル成分が基準値以上に上昇すると、この状［１検
出してリップル検出信号Ｅｔ発生する。また、ウィンド
コンパレータ８は。

発振制御信号りのレベルが通常のロック時に於ける上限
または下限を越えたことを検出すると、発振制御異常検
出信号Ｆを発生する。従って、このリップル検出回路７
とウィン１コンノぞレータ８はビットクロック発生部１
の位相ロックループがアンロックとなる２種の状態をそ
れぞれ検出していることになり、この両回路の出力信号
Ｅ、Ｆ’ｉ入力とするオアゲート９からは、アンロック
検出信号Ｇが発生されることになる。

そして、このアンロック検出信号Ｇが発生されると、マ
ルチバイブレータ回路１０が駆動されて発振出力信号Ｈ
が発生される。この発振出力信号Ｈけ、ノソルヌ整形回
路１１に於いて波形整形されることによってトリガ信号
工となる。このようにして発生されたトリガ信号Ｉは、
ピツトクロツク発生部１のループフィルタ６に供給され
て発振制御信号Ｄ’ｉｒ：、大きく振動させる。発振制
御信号りが大きく振動されると、これに伴なって電圧制
御発振器３から発生されるピットクロックＢの発振周期
が大きく変動する。この結果、位相比較器５に供給され
るピットクロックＢの周波数がデータ信号Ａの周波数を
通過することになり、その通過時に位相ロックループが
再ロックされて、データ信号Ａに同期したピットクロッ
クＢが安定に発生される。そして、位相ロックループが
再ロックされると、１）ツゾル検出回路７お工びウィン
１コンノぐレータ８は共に出力を発生しなくなり、これ
に伴たってオアケート９の出力が１Ｌ”となってマル千
ノ々イフレータ回ＭＩＯの動作が停止されてトリガ、ｅ
ルスＩの発生が阻止される。

一方、１回のトリガによって再ロックが行なわれない場
合には、オアゲート９からアンロック検出信号Ｇが発生
し続けられるために、マルチバイブレータ回路１０が再
び出力信号Ｈｔ−発生し、この出力信号Ｈがパルス整形
回路１１に於いて整形されることによりトリガパルスＩ
として再びループフィルタ６に供給される。このように
して、再ロックがかかるまで発振制御信号りがトリガさ
れて振動が加えられることになる。従って、この場合に
於けるマルチバイブレータ回路１０の発振周期は、前回
のトリがパルス■による制御結果が出九後に於いて次の
発振出力が発生される条件を満す必要があることは言う
までもない。

このように、位相ロックループ構成によるピットクロッ
ク発生部１のアンロック状態を検出して、その発振制御
信号を強制的に比較的大きく振動させることにより、位
相ロックループの再ロックが容易に行なえることになり
、これに伴なって安定したピットクロックが得られるこ
とに々る。

なお、上記実施例に於いては、マルチ／々イブレータ回
路を用いてアンロックの検出が終了するまでトリガパル
スの発生を続ける様に構成したが、１回のトリＩノぐル
ス発生によって再ロックが確実に行なわれる場合には、
マルチ／９イブレータ−回路は不用となる。また、トリ
Ｉノぞルヌは、位相ロックループを構成するループフィ
ルタに供給して発振制御信号を振動させたが、要は位相
ロツクルーゾに設けられている電圧制御発振器の発振周
波数を変動させる部分であればｂかなる部分であっても
良い。

以上説明したように、本発明によるピットクロック発生
回路は、位相ロックループ構成によって入力されるデー
タ信号に同期するピットクロックを発生するピットクロ
ック発生部と、このピットクロック発生部の位相ロック
ループがアンロックとなったことを検出するアンロック
検出部とを設け、このアンロック検出部の出力信号を用
いて位相ロツクルーゾヲトリガすることによってこの位
相ロックループの電圧制御発振器の発振出力周期を強制
的に大きく変動させて再ロックを行なわせるものである
。よって、自動的に再ロックが行なわれて安定したピッ
トクロックが発生されることになる。また、アンロック
検出信号に於いてマルチバイブレータ回路を作動させ、
その出力信号を用いて位相ロツクルーゾのトリガーを行
なうことにより、再ロックが行なわれるまでロック制御
動作が続けられることにかＶ、これに伴なって再ロツク
動作が確実なものとなる優れた効果を有する。

【図面の簡単な説明】

図は本発明によるビットクロック発生回路の一実施例を
示す回路図である。 １・・・ピットクロック発生部、２・・・アンロック検
出部、３・・・電圧制御発振器、４・・・分周器、５・
・・位相比較器、６・・・ループフィルタ、７・・・リ
ップル検出回路、８・・・ウィン１コンノぐレータ％　
９・・・オアｆ−）、１０・・・マルチ／々イブレータ
回路、１１・・・パルス整形回路。 出願人　　新日本電気株式会社

Claims (1)

1. 【特許請求の範囲】 （］、）　　電圧制御発振器を有する位相ロックループ
   構成によ′って外部よｐ供給されるデータ信号に同期し
   たビットクロックを発生するビットクロック発生部と、
   このビットクロ、ツク発生部を構成する位相四ツクルー
   プのアンロックを検出してトリＩノぐルヌを発生するこ
   とにより前記位相ロツクループの電圧制御発振器の発振
   周波数を強制的に変動させて再ロックさせるアンロック
   検出部とを備えたことを特徴とするビットクロック発生
   回路。 （２）　　前記アンロック検出部は、リップル検出回路
   およびラインドコンパレータとを有し、両者のいずれか
   一方の出力発生期間に於いて前記トリガーパルスを発生
   するマルチバイブレータ回路を有することを特徴とする
   特許請求の範囲第１項Ｃ載のビットフロック発生回路。