JPS5942452B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JPS5942452B2
JPS5942452B2 JP13911875A JP13911875A JPS5942452B2 JP S5942452 B2 JPS5942452 B2 JP S5942452B2 JP 13911875 A JP13911875 A JP 13911875A JP 13911875 A JP13911875 A JP 13911875A JP S5942452 B2 JPS5942452 B2 JP S5942452B2
Authority
JP
Japan
Prior art keywords
gold
titanium
electrode
etching
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13911875A
Other languages
Japanese (ja)
Other versions
JPS5263069A (en
Inventor
誠 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13911875A priority Critical patent/JPS5942452B2/en
Publication of JPS5263069A publication Critical patent/JPS5263069A/en
Publication of JPS5942452B2 publication Critical patent/JPS5942452B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は金を含む多層電極を有するシリコン半導体装
置の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a silicon semiconductor device having a multilayer electrode containing gold.

金を含む多層電極(以下、金多層電極と称する)は、電
極金属の浸蝕性改善の目的で使用されている。またこの
電極の保護および浸蝕性をより改善する目的で、この電
極を含む半導体装置の全面にシリコン酸化膜を被覆する
ことが行なわれている。このような電極構造は、シリコ
ンとのオーミック接合点からの第1層は、金のシリコン
中への拡散を防止するための金属(以下、バリアメタル
と称する)例えば、チタン・タングステン合金からなり
、第2層は、金であり、第3層は電極金属形成後に被覆
するシリコン酸化膜との付着性が良好な金属、例えばチ
タン・タングステン合金からなる多層構造となつている
。第1図および第2図は従来のこの種金多層電極の製造
過程の一例を示し、チタン・タングステン合金一金膜チ
タン・タングステン合金を全面に蒸着させた後、エッチ
ング工程で電極として残す部分をフォトレジストで覆つ
た半導体素子の断面を示している。図において1はエミ
ッタ拡散領域、2はベース拡散領域、3はシリコン酸化
膜、4および6はチタン・タングステン合金、5は金、
Tはフォトレジスト、8はエミッタコンタクトホール、
9はベースコンタクト・ホールを示す。このような金多
層電極では図示のように、必要な電極部分のシリコン酸
化膜3に穴明けを行なつたのち、シリコンウェハ全面に
、例えばチタン・タングステン合金4、金5、チタン・
タングステン合金6をそれぞれ真空蒸着した後、写真製
版によりエッチング工程で電極として残す部分上にフォ
トレジスト7を付着させる。しかる後、各電極層を順次
エッチングして、第2図に示すような電極を形成する。
しかし、このような従来の電極構造では、第2図の10
に示すように、第一層のチタン・タングステン合金のア
ンダーカットが現出し易く、同時に第3層のチタン・タ
ングステン層のアンダーカットも必ず起り得る。これは
、金とチタン及びタングステンの標準電極電位の差によ
る局部電池形成のためと思われる。これらのアンダーカ
ットによる障害は、第1層目のチタン・タングステン合
金の場合、このアンダーカット部での金とシリコンの接
触の恐れが充分に考えられる。金とシリコンとは周知の
ように互いに拡散し易く、金とシリコンの接触が発生す
ると、その後のダイボンド等の工程において金がシリコ
ン層中へ拡散し、リーク電流の増大や機能部分の破壊等
を発生するおそれがある。また、第3層目のチタン・タ
ングステン合金のアンダーカツト部分および金属の側面
では金が直接露出し、次に述べる理由で好ましくない結
果を招く。
Multilayer electrodes containing gold (hereinafter referred to as gold multilayer electrodes) are used for the purpose of improving the corrosion resistance of electrode metals. Further, in order to further improve the protection and corrosion resistance of this electrode, the entire surface of the semiconductor device including this electrode is coated with a silicon oxide film. In such an electrode structure, the first layer from the ohmic junction with silicon is made of a metal (hereinafter referred to as barrier metal) for preventing gold from diffusing into silicon, for example, a titanium-tungsten alloy; The second layer is made of gold, and the third layer has a multilayer structure made of a metal that has good adhesion to the silicon oxide film coated after the electrode metal is formed, such as a titanium-tungsten alloy. Figures 1 and 2 show an example of the conventional manufacturing process of this type of seed gold multilayer electrode. After a titanium-tungsten alloy and a gold film are deposited on the entire surface, the portions left as electrodes are etched. 1 shows a cross section of a semiconductor element covered with photoresist. In the figure, 1 is an emitter diffusion region, 2 is a base diffusion region, 3 is a silicon oxide film, 4 and 6 are titanium-tungsten alloys, 5 is gold,
T is photoresist, 8 is emitter contact hole,
9 indicates a base contact hole. In such a gold multilayer electrode, as shown in the figure, after drilling holes in the silicon oxide film 3 in the necessary electrode parts, for example, titanium-tungsten alloy 4, gold 5, titanium-tungsten alloy 4, etc.
After each tungsten alloy 6 is vacuum-deposited, a photoresist 7 is deposited by photolithography on the portion left as an electrode in the etching process. Thereafter, each electrode layer is sequentially etched to form an electrode as shown in FIG.
However, in such a conventional electrode structure, 10
As shown in FIG. 2, undercuts in the first titanium-tungsten alloy layer tend to appear, and at the same time, undercuts in the third titanium-tungsten layer are also likely to occur. This is believed to be due to local cell formation due to the difference in standard electrode potential between gold, titanium, and tungsten. In the case of the first layer of titanium-tungsten alloy, there is a strong possibility that the problems caused by these undercuts may be caused by contact between gold and silicon at the undercuts. As is well known, gold and silicon tend to diffuse into each other, and when gold and silicon come into contact, gold will diffuse into the silicon layer during subsequent die-bonding processes, causing increased leakage current and destruction of functional parts. There is a possibility that this may occur. Furthermore, gold is directly exposed at the undercut portion of the third layer of titanium-tungsten alloy and on the side surfaces of the metal, resulting in unfavorable results for the following reasons.

周知のように、金はSiO2やSi3O4等と付着性が
悪いため、このような従来の電極構造では、これらの部
分で金が露出しており、保護膜、たとえばシリコン酸化
膜等を被覆するとその付着強度が低く、水分等の侵入に
より特性劣化を生じる。この発明は、上述の欠点を改善
する目的で、なされたもので、金の周囲を他の金属又は
合金で覆い、上述の欠点を無くしたものである。
As is well known, gold has poor adhesion to SiO2, Si3O4, etc., so in such conventional electrode structures, gold is exposed in these parts, and if it is covered with a protective film such as a silicon oxide film, it will be removed. Adhesive strength is low, and properties deteriorate due to intrusion of moisture, etc. This invention was made to improve the above-mentioned disadvantages, and the above-mentioned disadvantages were eliminated by covering the gold with another metal or alloy.

以下、図に従つて、この発明の一実施例について説明す
る。まず、従来品と同様に電極となる部分のシリコン酸
化膜の穴明けを行なつた後、チタン・タングステン合金
、金を真空蒸着し、エツチングで残す部分を第3図7に
示すようにフオトレジストでマスクする。こののち、金
をエツチングするのであるが、エツチング液としては、
例えば、オーロストリツプ(商品名)を使用し、エツチ
ング時間を多くし、少しアンダーカツトを生じせしめる
。こののち、第4図に示すようにフオトレジストを除去
し、次に第一層と同じ金属を真空蒸着し、次に第5図に
示すように同様の手順でフオトレジストを選択付着せし
め、チタン・タングステン合金のエツチングを行なう。
エツチング液として、例えば、30%過酸化水素を使用
する。この場合ホトレジストを除去した製品は第6図に
示すようになり、金5は、チタン・タングステン合金4
に覆われており、前述の局部電池形成はないので、アン
ダーカツトも少なくなる。以上は、この発明による電極
構造の形成方法の一例を示したのであるが、実施例中に
述べたように、金4はチタン・タングステンで完全に被
覆されるため、金とシリコンの接触が完全に防止され且
つ、電極の上面及び側面でも金が露出していないため、
保護膜たとえばシリコン酸化膜の付着も十分に行なわれ
、半導体装置としての電気的、物理的特性の向上に寄与
する。
An embodiment of the present invention will be described below with reference to the drawings. First, as with conventional products, holes are made in the silicon oxide film in the areas that will become electrodes, then titanium-tungsten alloy and gold are vacuum-deposited, and the remaining areas are covered with photoresist as shown in Figure 3. Mask with. After this, the gold is etched, but as an etching liquid,
For example, use Aurostrip (trade name) and increase the etching time to create a slight undercut. After this, the photoresist was removed as shown in Figure 4, the same metal as the first layer was vacuum deposited, and then the photoresist was selectively deposited using the same procedure as shown in Figure 5.・Perform etching of tungsten alloy.
For example, 30% hydrogen peroxide is used as the etching solution. In this case, the product after removing the photoresist becomes as shown in Figure 6, where gold 5 is replaced by titanium-tungsten alloy 4.
Since there is no local battery formation mentioned above, undercuts are also reduced. The above has shown an example of the method for forming an electrode structure according to the present invention, but as mentioned in the example, since the gold 4 is completely covered with titanium and tungsten, the contact between the gold and silicon is perfect. Since gold is not exposed on the top and side surfaces of the electrode,
A protective film such as a silicon oxide film is also sufficiently deposited, contributing to improving the electrical and physical characteristics of the semiconductor device.

なおこの発明では、第1層及び第3層金属として、チタ
ン・タングステン合金を一例として説明したが、その他
の金属でもバリアメタルとして有効で且つシリコン酸化
膜及び金との付着力が充分なもの例えば、Ti,MO,
Ti−MO等も使用することができる。
In this invention, titanium-tungsten alloy is used as an example of the first and third layer metals, but other metals may also be used which are effective as barrier metals and have sufficient adhesion to the silicon oxide film and gold, for example. , Ti, MO,
Ti-MO and the like can also be used.

また、上記実施例中、金を選択エツチングするためのフ
オトマスクと、バリアメタルをエツチングするためのフ
オトマスクは、同一のものを使用したが、これらは、そ
の寸法が異なる2種のマスクを使用してもよく、同様の
効果を奏する。
In addition, in the above examples, the photomask for selectively etching gold and the photomask for etching barrier metal were the same, but two types of masks with different dimensions were used. It also has the same effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第2図は、従来の方法による金多層電極を
有する半導体素子の形成方法を説明するための断面図を
示すもので、第2図は第1図に示すものをエツチング処
理したものの断面図である。 第3図ないし第6図はこの発明による金多層電極の形成
工程を示す各段階の半導体素子の断面図である。図中、
1はエミツタ拡散領域、2はベース拡散領域、3はシリ
コン酸化膜、4および6はチタン・タングステン合金、
5は金、7はフオトレジスト、8はエミツタコンタクト
ホール、9はベースコンタクトホール、10はチタン・
タングステン合金のアンダーカツトを示す。
Figures 1 and 2 are cross-sectional views for explaining the method of forming a semiconductor element having a gold multilayer electrode using a conventional method. FIG. 3 to 6 are cross-sectional views of a semiconductor device at each stage showing the process of forming a gold multilayer electrode according to the present invention. In the figure,
1 is an emitter diffusion region, 2 is a base diffusion region, 3 is a silicon oxide film, 4 and 6 are a titanium-tungsten alloy,
5 is gold, 7 is photoresist, 8 is emitter contact hole, 9 is base contact hole, 10 is titanium.
A tungsten alloy undercut is shown.

Claims (1)

【特許請求の範囲】[Claims] 1 シリコン酸化膜を施した半導体素子の電極を形成す
る部分に前記シリコン酸化膜の穴明けを行つたのち、チ
タン・タングステン合金、チタン、モリブデンおよびチ
タン・モリブデン合金から選んだバリアメタルを真空蒸
着する工程と、前記バリアメタルの上に金を真空蒸着す
る工程と、前記金の層のエッチングで残す部分にマスク
を施してわずかにアンダーカットを生ぜしめるように前
記金の層をエッチングする工程と、前記マスクを除去し
たのち再び前記バリアメタルの真空蒸着を施す工程と、
再び前記マスクを選択被着して前記バリアメタルの層の
エッチングを行なう工程と、により電極を形成すること
を特徴とする半導体装置の製造方法。
1. After drilling a hole in the silicon oxide film in the area where the electrode will be formed of the semiconductor element coated with the silicon oxide film, a barrier metal selected from titanium-tungsten alloy, titanium, molybdenum, and titanium-molybdenum alloy is vacuum-deposited. vacuum evaporating gold onto the barrier metal; etching the gold layer so as to create a slight undercut by masking the portion of the gold layer that remains after etching; After removing the mask, vacuum evaporating the barrier metal again;
A method of manufacturing a semiconductor device, comprising the step of selectively applying the mask again and etching the barrier metal layer to form an electrode.
JP13911875A 1975-11-19 1975-11-19 Manufacturing method of semiconductor device Expired JPS5942452B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13911875A JPS5942452B2 (en) 1975-11-19 1975-11-19 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13911875A JPS5942452B2 (en) 1975-11-19 1975-11-19 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5263069A JPS5263069A (en) 1977-05-25
JPS5942452B2 true JPS5942452B2 (en) 1984-10-15

Family

ID=15237905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13911875A Expired JPS5942452B2 (en) 1975-11-19 1975-11-19 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5942452B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742014A (en) * 1985-05-10 1988-05-03 Texas Instruments Incorporated Method of making metal contacts and interconnections for VLSI devices with copper as a primary conductor

Also Published As

Publication number Publication date
JPS5263069A (en) 1977-05-25

Similar Documents

Publication Publication Date Title
US4650543A (en) Method of forming electrode pattern of semiconductor device
JPS5942452B2 (en) Manufacturing method of semiconductor device
JPS60220976A (en) Method of producing semiconductor device
US5942448A (en) Method of making contacts on an integrated circuit
JPS60176231A (en) Electrode forming process of compound semiconductor element
JPS6240770A (en) Manufacture of semiconductor device
JPS61141158A (en) Formation of bump electrode
JPS58116751A (en) Manufacture of semiconductor device
JPS6059742B2 (en) Semiconductor device and its manufacturing method
JPS62241373A (en) Semiconductor device
JPH0284725A (en) Semiconductor device and manufacture thereof
JPS5913345A (en) Semiconductor device
JPS5950221B2 (en) Manufacturing method of semiconductor device
JPS61141157A (en) Manufacture of semiconductor element
JPS6226812A (en) Manufacture of semiconductor device
JPH01321668A (en) Electrode structure of semiconductor device
JPH01287949A (en) Manufacture of semiconductor device
JPH02178968A (en) Manufacture of active matrix substrate
JPS6014511B2 (en) semiconductor equipment
JPS62281356A (en) Manufacture of semiconductor device
JPS6019661B2 (en) Electrode formation method
JPS6237972A (en) Metal-electrode forming method
JPH0334319A (en) Manufacture of semiconductor device
JPS61150350A (en) Semiconductor device and manufacture thereof
JPH02134847A (en) Semiconductor device and its manufacture