JPS5942345B2 - 電子式キヤツシユレジスタの置数方法 - Google Patents

Description

【発明の詳細な説明】 本発明は特殊用途に用いられる記憶器の内容を設定する
電子式キャッシュレジスタの員数方法に関する。

電子式キャッシュレジスタに於いては一般に売上げ高を
一日毎に点検、精算しており、その際に精算回数を記録
しているが、その精算回数を記憶しているカウンターは
製造メーカーがキャッシュレジスターの点検又は修理に
際して参考にするので、使用者が自由に設定や修正でき
ない方が良いのだが、従来は有効な方法がなかつた。

本発明は電子式キャッシュレジスタに於いて本体内に設
けたスイッチを作動し、さらに員数された数値信号を判
定する事によつて精算カウンターの設定を行なうもので
、以下図面を用いて説明する。

第１図は本発明の実施例を示す回路図で、一点鎖線内の
回路が電子式キャッシュレジスタの本体内の回路を示し
ている。

１はキーボードで、員数キー及び部門別キー又は取扱キ
ー等のファンクションキーを有している。

２は表示回路で、螢光表示管及びプリンターを有して表
示又は印字を行なつている。

３、４は第１、第２レジスタで、例えば１桁４ビットで
８桁のシフトレジスタとして構成され、ゲートｇｌ、ｇ
２を介して循環記憶している。

さらに第１レジスタ３にはゲートｇｌを介してキーボー
ド１からの員数信号が導入され、その出力は表示回路２
にて表示されたり、第２レジスタ４との間で、ゲートｇ
３、ｇ４と加減算器５を用いて加減算され、その結果を
ゲートｇｌを介して導入記憶する。６１〜６ｎは部門別
又は取引別のメモリーで、第１レジスタ３からの内容を
選択的に導入記憶し、逆に第２レジスタ４へ選択された
内容を送り出して、部門別又は取引別の累計を記憶して
おり、例えば１桁４ビットで８桁のランダムアクセスメ
モリーＲＡＭによつて構成され、ゲートｇ５を〜ｇ５ｎ
ｇ６０〜ｇ６ｎによつてアドレスが選択される。

Ｔは精算回数を記憶するための特別な記憶器で、例えば
１桁４ビットで４桁のシフトレジスタで構成され、加算
器８と組合せてカウンターとして用いられている。通常
はゲートｇ７及び加算器８を介して内容が循環記憶され
ているが、加算器８に加算信号が加えられるど０１’’
ずつ加算され、計数動作を行なう。９は判定回路で、第
１レジスタ３の内容に予め定められた数値が存在するか
否かを判定し、該当する場合にゲートｇ８を一定時間開
放するもので、その状態の時にスイツチ１０が閉じられ
るとゲートＧ７を介しての循環記憶動作が禁止され第１
レジスタ３の内容が記憶器７に導入記憶される。

１１は制御回路で、キーボード１のフアンクシヨンキ一
の押圧に基づいてゲートｇ１〜Ｇ６を開閉し、第１、第
２し・ジスタ３，４間の加減算、メモリー６１〜６ｎへ
の累計、表示及び記憶器７の計数を行なわせる。

上記のスイツチ１０は本体内に収納されているため、通
常使用者は押圧できないので、上記の記憶器７はキーボ
ード１の精算キーが押圧されて精算処理が行なわれる際
に制御回路１１からの加算信号によつて計数動作だけが
行なわれる。

精算回数を記憶している記憶器７の内容を設定又は修正
する場合は本体のカバーを外してスイツチ１０を押圧す
るだけでなく、第１レジスタ３に予め定められた数値と
設定又は修正したい数値を置数しておかなければならな
い。

例えば予め定められた数値がゞ５Ｉでしかも第１レジス
タ３の第５桁目にある時に判定回路９の出力が発生し、
第１レジスタ３の第１〜第４桁目までの数値がゲートＧ
７，ｇ８を介して記憶器７へ導びかれるものとすると、
記憶器７にゞ１２３４″を設定する場合はゞ５１２３４
″を第１レジスタ３に置数し、スイツチ１０を押圧する
事によつて記憶器７への設定動作が行なわれる。次に判
定回路９の具体的動作を第２，３図を用いて説明する。

第２図は判定回路９の具体的な構成を示す図で、第３図
はタイミング信号Ｔ１〜Ｔ８及び第２図の動作を説明す
るための波形図である。第２図に於いて９１は２進化１
０進数を１０進数に変更するデコーダで、４ビツト入力
が与えられるとＯ〜９の数値に対応した出力が発生する
。例えばゞ５ ″の入力が与えられると、出力Ｄ５に出
力が発生する。出力Ｄ５はアンドゲート９２に導びかれ
、タイミング信号Ｔ４とのアンドがとられ、その出力に
よつてフリツプフロツプがセツトされる。タイミング信
号Ｔ１〜Ｔ８は第３図に示されているように、順次発生
するもので、第１図の第１、第２レジスタ３，４や記憶
器７はタイミング信号Ｔ１〜Ｔ８に同期して循環記憶し
ている。

例えば第１レジスタ３の最上位桁つまり８桁目の内容は
タイミング信号Ｔ１のときに第１レジスタ３の左端にあ
り、出力が判定回路９に導びかれている。次のタイミン
グ信号Ｔ２の時には第７桁目の内容が出力され、タイミ
ング信号Ｔ４のときには第５行目の内容が出力される。
つまり、デコーダ９１の出力をアンドゲート９２にてタ
イミング信号Ｔ４とのアンドをとると、第１レジスタ３
の第５桁目の内容がゞ５２であるか否かを判定する事と
なる。第５桁目の内容がゞ５ ″である場合フリツプフ
ロツプ９３がセツトされ、タイミング信号Ｔ５からセツ
ト信号Ｆが発生する。フリツプフロツプ９３はタイミン
グ信号Ｔ８によつてりセツトされるので、セツト信号Ｆ
はタイミング信号Ｔ５〜Ｔ８の間発生する。第１図の判
定回路９から、セツト信号ＦがゲートＧ８に与えられ、
タイミング信号Ｔ５〜Ｔ８の間ゲートＧ８が開放されて
、第１レジスタ３の内容の第４行目から第１桁目の内容
がゲートＧ７へ導びかれる。

スイツチ１０が押圧されてゲートＧ７が切換えられると
第１レジスタ３の第１桁目から第４行目の内容（上記例
ではゞ１２３４″）が記憶器７に書込まれる。記憶器７
はタイミング信号Ｔ１〜Ｔ８によつて循環記憶している
が、４桁構成なので、タイミング信号Ｔ１〜Ｔ４と、タ
イミング信号Ｔ５〜Ｔ８とで２回循環しており、書込み
の際にはタイミング信号Ｔ５〜Ｔ８の循環サイクル中に
行なわれる〇上記例では予め定められた数値として１桁
の数値を定めているが、２桁とする事もできるし、判定
回路９を予め定められた数値に対応する数値信号発生器
と一致回路とによつて構成する事もできる。

上記例ではスイツチ１０の押圧によつてゲートＧ７を切
換えて記憶器７への書込みを行なつているが、スイツチ
１０の押圧中ゲートＧ７が切換えられる事となり、接点
のチヤタリングが問題となる場合は単安定マルチを用い
て単時間のみ作動させる構成としても良い。

上記の例では記憶器７はシフトレジスタで構成され、加
算器８と組合せてカウンター動作しており、通常のカウ
ンターを用いて構成する事も出来るが、第１レジスタ３
からの書込み、又は表示回路２への読み出しの際に直一
並列の変換を行なう必要がある。

以上の如く、本発明は電子式キヤツシユレジス夕の本体
内に設けられたスイツチの動作に対応し、しかも置数キ
ーによつて入力された数値信号が判定回路によつて予め
定められた数値信号を有していると判定される事によつ
て、入力された数値信号の一部を記憶器に導入記憶させ
る事を特徴とするもので、本体内にスイツチが設けられ
ているので使用者は操作する事ができず、さらに予め定
められた数値を知らないと、カバーを外して内部のスイ
ツチを操作しても記憶器を設定する事ができず、完全に
サービスマンのみが特殊な記憶器の内容設定できるもの
で非常に便利である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図の部分詳細図、第３図は波形図である。 １はキーボード、３，４は第１、第２レジスタ、７は記
憶器、９は判定回路、１０はスイツチである。

Claims (1)

【特許請求の範囲】
1. １ 置数キーにより入力された数値を記憶するレジスタ
   と、該レジスタの特定の桁に予め定められた数値が入力
   されているか否かを判定する回路と、電子式キャッシュ
   レジスタの本体内に設けられ前記判定回路出力が導かれ
   たスイッチと、該スイッチの操作に応動しレジスタに入
   力されている数値を記憶する記憶器よりなり、前記判定
   回路により予め定められた数値が入力されていることが
   検出された時、前記スイッチの操作でレジスタに入力さ
   れている数値を記憶器に導入記憶するよう構成した事を
   特徴とする電子式キャッシュレジスタの置数方法。