JPS5941868A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5941868A JPS5941868A JP15375282A JP15375282A JPS5941868A JP S5941868 A JPS5941868 A JP S5941868A JP 15375282 A JP15375282 A JP 15375282A JP 15375282 A JP15375282 A JP 15375282A JP S5941868 A JPS5941868 A JP S5941868A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- fwd
- base region
- region
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 230000001965 increasing effect Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0761—Vertical bipolar transistor in combination with diodes only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、トランジスタチップ内に保護用ダイオード
を内蔵した半導体装置に関するものである０ 近年、良質の大口径、シリコンウエノ・の入手が可能と
なり、またトランジスタの製造技術の改良が進み、高耐
圧大容量のトランジスタ（以下、「パワートランジスタ
」と称す）が製作されるようになってきた。そして、パ
ワーエレクトロニクスの応用回路技術も急速に進歩した
結果、これらのパワートランジスタが多く使用されるよ
うになった。
を内蔵した半導体装置に関するものである０ 近年、良質の大口径、シリコンウエノ・の入手が可能と
なり、またトランジスタの製造技術の改良が進み、高耐
圧大容量のトランジスタ（以下、「パワートランジスタ
」と称す）が製作されるようになってきた。そして、パ
ワーエレクトロニクスの応用回路技術も急速に進歩した
結果、これらのパワートランジスタが多く使用されるよ
うになった。
実際の応用回路では、パワートランジスタの保護用に抵
抗、ダイオードなどを周辺部品として配置することが多
い。しかし、これらの周辺部品を外部配線で結線した場
合、その組立コストが高くなり、しかも、信頼性の低下
の原因になることが多くある。また、エレクトロニクス
装置の小形イヒの要求も大きく、半導体部品も多機能化
および集積化によシ小形化に対応していく必要がある。
抗、ダイオードなどを周辺部品として配置することが多
い。しかし、これらの周辺部品を外部配線で結線した場
合、その組立コストが高くなり、しかも、信頼性の低下
の原因になることが多くある。また、エレクトロニクス
装置の小形イヒの要求も大きく、半導体部品も多機能化
および集積化によシ小形化に対応していく必要がある。
第１図はＩＪＰＮ ）ランジスタを使用し誘導性負荷を
有するトランジスタ回路の一例を示す回路図である。第
１図において、ＴＲはＮＰＮ ）ランジスタ、０、 Ｂ
、 ＥはそれぞれトランジスタＴＨのコレクタ端子、ベ
ース端子およびエミツク端子、Ｌは負荷のインダクタン
ス、Ｒは負荷抵抗、ＦＷＤはフリーホイーリングダイオ
ードを示す。
有するトランジスタ回路の一例を示す回路図である。第
１図において、ＴＲはＮＰＮ ）ランジスタ、０、 Ｂ
、 ＥはそれぞれトランジスタＴＨのコレクタ端子、ベ
ース端子およびエミツク端子、Ｌは負荷のインダクタン
ス、Ｒは負荷抵抗、ＦＷＤはフリーホイーリングダイオ
ードを示す。
上記のような回路において、トランジスタＴＲをオフし
たとき、負荷のインダクタンスＬに蓄えられていたエネ
ルギーによってトランジスタＴＲの逆方向に負荷電流が
流れ、トランジスタＴＲが破壊されることがある。この
ため１１’ Ｗ ＤをトランジスタＴＲの保睦月ダイオ
ードとして第１図のように配置する方法が一般的に用い
られる。このＦＷＤを通って負荷電流を環流させること
により、トランジスタＴＲを破壊から守るＰである。
たとき、負荷のインダクタンスＬに蓄えられていたエネ
ルギーによってトランジスタＴＲの逆方向に負荷電流が
流れ、トランジスタＴＲが破壊されることがある。この
ため１１’ Ｗ ＤをトランジスタＴＲの保睦月ダイオ
ードとして第１図のように配置する方法が一般的に用い
られる。このＦＷＤを通って負荷電流を環流させること
により、トランジスタＴＲを破壊から守るＰである。
第２図に従来の一般的なノ（タートランジスタを示す。
第２図（ａ）は上面のみを示す平面図、第２図（ｂ）は
第２図（ａ）のＩＩＢ −ＩＩＢ線における拡大断面図
である。第２図において、（１）はＮ形シリコン基板、
（２）はＰ形不純物を導入して形成されたベース領域、
（３）はＮ形不純物を導入して形成されたエミッタ領域
、（４）は絶縁膜、（５）はベース電極、（６）はエミ
ッタ電極、（７）はコレクタ電極である。
第２図（ａ）のＩＩＢ −ＩＩＢ線における拡大断面図
である。第２図において、（１）はＮ形シリコン基板、
（２）はＰ形不純物を導入して形成されたベース領域、
（３）はＮ形不純物を導入して形成されたエミッタ領域
、（４）は絶縁膜、（５）はベース電極、（６）はエミ
ッタ電極、（７）はコレクタ電極である。
一般に、パワートラン、ジスタを組み立てる場合、アル
ミニウム（Ａｌ）ワイヤを用いてトランジスタチップ上
のＡＩ！電極部に超音波ボンディングすることが多い。
ミニウム（Ａｌ）ワイヤを用いてトランジスタチップ上
のＡＩ！電極部に超音波ボンディングすることが多い。
この場合、ポンディングパッドとして、通常、０．５Ｘ
１．０ｍｍ２程度以上の面積が必要である。また、チッ
プ内の電流分布を均一にするため、Ａ ｌ 配ｌｊ部を
エミッタフィンガ部より太くするのが通常である。しか
し、第２図に示すような一般的なパワートランジスタの
場合、ベース領域（２）のエミッタ領域（３）直下の部
分の抵抗（８）が太きいため、ベース領域（２）内で電
圧降下が生じ、ポンディングパッドの中央部直下のベー
ス領域（２）の部分（９）近傍ではエミッタ・ベース間
が充分にバイアスされない状態が生じる。このため、こ
の部分（９）は充分にはトシンジス〜り動作していない
ことが一般的に知られている。すなわち、この部分（９
）近傍はトランジスタとしては不要な領域と考えてもよ
いのである。従って、ＦＷＤをポンディングパッドの直
下に配置すれば、チップ面積をそれほど大きくしなくて
もＦＷＤ内蔵のパワートランジスタが実現できるのであ
る。
１．０ｍｍ２程度以上の面積が必要である。また、チッ
プ内の電流分布を均一にするため、Ａ ｌ 配ｌｊ部を
エミッタフィンガ部より太くするのが通常である。しか
し、第２図に示すような一般的なパワートランジスタの
場合、ベース領域（２）のエミッタ領域（３）直下の部
分の抵抗（８）が太きいため、ベース領域（２）内で電
圧降下が生じ、ポンディングパッドの中央部直下のベー
ス領域（２）の部分（９）近傍ではエミッタ・ベース間
が充分にバイアスされない状態が生じる。このため、こ
の部分（９）は充分にはトシンジス〜り動作していない
ことが一般的に知られている。すなわち、この部分（９
）近傍はトランジスタとしては不要な領域と考えてもよ
いのである。従って、ＦＷＤをポンディングパッドの直
下に配置すれば、チップ面積をそれほど大きくしなくて
もＦＷＤ内蔵のパワートランジスタが実現できるのであ
る。
第３図は上記の着想に基づいてＦＷＤを内蔵させた従来
のパワートランジスタを示し、第３図（ａ）は上面とＦ
ＷＤ部と全示す平面図、第３図（ｂ）は第３図（ａ）の
ＩＩＩＢ−１１１Ｂ線における拡大断面図である。第３
図において、第２図と同一符号は第２図にて示したもの
と同様のものを表わしている。（１ｏ１はエミッタ領域
（３）のポンディングパッド直下の部分を貫通してエミ
ッタ電極（６）に達しベース領域（２）と一体となって
いるｐ＋形領領域あシ、Ｎ形シリコン基板（１１の対応
する部分とＦＷＤを形成するＦＷＤ部である。
のパワートランジスタを示し、第３図（ａ）は上面とＦ
ＷＤ部と全示す平面図、第３図（ｂ）は第３図（ａ）の
ＩＩＩＢ−１１１Ｂ線における拡大断面図である。第３
図において、第２図と同一符号は第２図にて示したもの
と同様のものを表わしている。（１ｏ１はエミッタ領域
（３）のポンディングパッド直下の部分を貫通してエミ
ッタ電極（６）に達しベース領域（２）と一体となって
いるｐ＋形領領域あシ、Ｎ形シリコン基板（１１の対応
する部分とＦＷＤを形成するＦＷＤ部である。
この従来例では、ＦＷＤが内蔵されているが、トランジ
スタがオフになったときに、負荷インダクタンスにより
、前記のように逆方向ｉｉＬ流が急激にＦＷＤ部（１０
１に流れ込むことになる。このときＦＷＤ部（１０）近
傍のトランジスタ部にも逆方向電流が過渡的に流れ、ト
ランジスタ部が破壊されることがある。
スタがオフになったときに、負荷インダクタンスにより
、前記のように逆方向ｉｉＬ流が急激にＦＷＤ部（１０
１に流れ込むことになる。このときＦＷＤ部（１０）近
傍のトランジスタ部にも逆方向電流が過渡的に流れ、ト
ランジスタ部が破壊されることがある。
この発明は、上記の点に鑑みてなされたものであり、ポ
ンディングパッドの直下にＦＷＤ部を形成すると共にＦ
ＷＤ部とトランジスタ部のベース領域とを分離し相互干
渉が起きないようにすることによって、チップ面積を犬
きくすることな（ＦＷＤを内蔵させてトランジスタ部の
破壊に対する耐量を向上させた半導体装置を提供するこ
とを目的としたものである。
ンディングパッドの直下にＦＷＤ部を形成すると共にＦ
ＷＤ部とトランジスタ部のベース領域とを分離し相互干
渉が起きないようにすることによって、チップ面積を犬
きくすることな（ＦＷＤを内蔵させてトランジスタ部の
破壊に対する耐量を向上させた半導体装置を提供するこ
とを目的としたものである。
以下、実施例に基づいてこの発明を説明する。
第４図はこの発明による半導体装置の一実施例を示し、
第４図（ａ）は上面とＦＷＤ部とを示す平面図、第４図
（ｂ）は第４図（ａ）の■Ｂ−■Ｂ線における拡大断面
図を示す、第４図において、第２図と同一符号は第２図
にて示したものと同様のものを表わしている。（１１）
はベース領域（２）のポンディングパッド直下の部分を
貫通してエミッタ電極（６）に達すると共にベース領域
（２）との間に間隔を有するように形成されＮ形シリコ
ン基板（１）の対応する部分と共にＦＷＤを形成するｐ
’ｈ形のＦ’ＷＤ部である。
第４図（ａ）は上面とＦＷＤ部とを示す平面図、第４図
（ｂ）は第４図（ａ）の■Ｂ−■Ｂ線における拡大断面
図を示す、第４図において、第２図と同一符号は第２図
にて示したものと同様のものを表わしている。（１１）
はベース領域（２）のポンディングパッド直下の部分を
貫通してエミッタ電極（６）に達すると共にベース領域
（２）との間に間隔を有するように形成されＮ形シリコ
ン基板（１）の対応する部分と共にＦＷＤを形成するｐ
’ｈ形のＦ’ＷＤ部である。
上記の実施例においては、トランジスタとじて充分に働
かないポンディングパッド直下の部分を除いてベース領
域（２）およびエミッタ領域［：ｌ＋が形成され、この
部分にｐ’ｆｆｅのＦＷＤ部（１１）がベース領域（２
）と間隔を飯〈と共にエミッタ電極（６）に接するよう
に形成されているから、ＦＷＤ部（１１）が対応するＮ
−形シリコ／基板（１１の部分とでＦＷＤを形成するこ
とができる。従って、チップ面積を増加することなくか
つトランジスタ部の特性を低下させることなく、ＦＷ′
Ｄを内蔵した半導体装置が得られる。しかも、トランジ
スタ部とＦＷＤ部とが分離されているから、トランジス
タがオフになったときに負荷インダクタンスにより逆方
向電流が急激にＦＷＤ部（１１）に流れ込んでも、ＦＷ
Ｄ部（１１）近傍のトランジスタ部に逆方向電流が過渡
的に流れることがなく、従ってトランジスタ部の破壊耐
量が低下することがない０ また、破壊耐量を更に向上させるために、ＦＷＤのスイ
ッチング速度を運くすることが要求されることがある。
かないポンディングパッド直下の部分を除いてベース領
域（２）およびエミッタ領域［：ｌ＋が形成され、この
部分にｐ’ｆｆｅのＦＷＤ部（１１）がベース領域（２
）と間隔を飯〈と共にエミッタ電極（６）に接するよう
に形成されているから、ＦＷＤ部（１１）が対応するＮ
−形シリコ／基板（１１の部分とでＦＷＤを形成するこ
とができる。従って、チップ面積を増加することなくか
つトランジスタ部の特性を低下させることなく、ＦＷ′
Ｄを内蔵した半導体装置が得られる。しかも、トランジ
スタ部とＦＷＤ部とが分離されているから、トランジス
タがオフになったときに負荷インダクタンスにより逆方
向電流が急激にＦＷＤ部（１１）に流れ込んでも、ＦＷ
Ｄ部（１１）近傍のトランジスタ部に逆方向電流が過渡
的に流れることがなく、従ってトランジスタ部の破壊耐
量が低下することがない０ また、破壊耐量を更に向上させるために、ＦＷＤのスイ
ッチング速度を運くすることが要求されることがある。
これに対しではＦＷＤ部０りに選択的に金拡散する方法
が有効である。チップ全面に金拡散すると、トランジス
タ部の直流電流増幅率ｈＦｉｌが低下することがある。
が有効である。チップ全面に金拡散すると、トランジス
タ部の直流電流増幅率ｈＦｉｌが低下することがある。
これを赴けるためにＦＷＤｉ（１１）のみに金拡散する
。
。
実際に、チップ面積５ Ｘ ５ ｍｍ のノ１タートラ
ンジスタ（耐圧５００Ｖ、電流容ｔｌＯＡクラス）に、
この発明を適用したところ（）（ターン上のＦＷＤ部面
積１．０ｍｍ２） 、従来のパワートランジスタと同一
のチップ面積で、従来のパワートランジスタに外付けの
ＦＷＤを接続したものと同等の特性・信頼性を得ること
ができた。
ンジスタ（耐圧５００Ｖ、電流容ｔｌＯＡクラス）に、
この発明を適用したところ（）（ターン上のＦＷＤ部面
積１．０ｍｍ２） 、従来のパワートランジスタと同一
のチップ面積で、従来のパワートランジスタに外付けの
ＦＷＤを接続したものと同等の特性・信頼性を得ること
ができた。
上記の実施例においては、ＮＰＮ）ランジスタにこの発
明を適用したが、この発明はＰＮＰ ）ランジスタ、ダ
ーリントントランジスタおよびノくイボーラエＣにも適
用することができる。
明を適用したが、この発明はＰＮＰ ）ランジスタ、ダ
ーリントントランジスタおよびノくイボーラエＣにも適
用することができる。
以上詳述したように、この発明による半導体装置におい
ては、エミッタ電極のポンディングツくラド直下に、ベ
ース領域と間隔を置いてトランジスタ部に対する保設用
ダイオードを形成したので、チップ面積を太きくするこ
となく、保腰用ダイオード外付けのトランジスタと同等
の特性・信頼性を得ることができる。
ては、エミッタ電極のポンディングツくラド直下に、ベ
ース領域と間隔を置いてトランジスタ部に対する保設用
ダイオードを形成したので、チップ面積を太きくするこ
となく、保腰用ダイオード外付けのトランジスタと同等
の特性・信頼性を得ることができる。
第１図は誘導性負荷を有するトランジスタ回路の一例も
回路図、第２図は一般的な・くワードランジスタを示し
、同図（ａ）は平面図、同図（ｂ）は断面図、第３図は
ＦＷＤを内蔵した従来のパワートランジスタを示し、同
図（ａ）は平面図、同図（ｂ）は断面図、第４図はこの
発明の一実施例を示し、同図（ａ）は平面図、同図（１
））は断面図である。 図において、（１）はＮ形シリコ／基板（第１の導電形
の半導体基板）、（２１はベース領域、（３）はエミッ
タ領域、（６）はエミッタｔ＆、（ｌ旧Ｊｊｌｌ’ＷＤ
部（第２導電形領域）である。 なお、図中−−符号はそれぞれ同一または和尚部分を示
す０ 代理人 葛 野 化 −（外１名） 第１図 第２図 第３図
回路図、第２図は一般的な・くワードランジスタを示し
、同図（ａ）は平面図、同図（ｂ）は断面図、第３図は
ＦＷＤを内蔵した従来のパワートランジスタを示し、同
図（ａ）は平面図、同図（ｂ）は断面図、第４図はこの
発明の一実施例を示し、同図（ａ）は平面図、同図（１
））は断面図である。 図において、（１）はＮ形シリコ／基板（第１の導電形
の半導体基板）、（２１はベース領域、（３）はエミッ
タ領域、（６）はエミッタｔ＆、（ｌ旧Ｊｊｌｌ’ＷＤ
部（第２導電形領域）である。 なお、図中−−符号はそれぞれ同一または和尚部分を示
す０ 代理人 葛 野 化 −（外１名） 第１図 第２図 第３図
Claims (2)
- （１）第１の導電形の半導体基板の一方の主面に接して
形成された第２の導電形のベース領域、上記ベース領域
に取り囲まれかつ上ｎ１″、主簡に接して形成された第
１の導電形の立ミック領域、上記エミッタ領域の表面に
接着したエミッタ電極を有するトランジスタ部を備えた
ものにおいて、上記王ミッタ電極のポンディングパッド
直下には、上記ベース領域を形成せず、上記ベース領域
との間に間隔を有しかつ上記エミッタ電極に接続された
第２導電形領域を形成し、この第２導電形領域と上記半
導体基板のこの第２導電形領域に対応する部分とで上記
トランジスタ部に対する保護用ダイオードを形成したこ
とを特徴とする半導体装置。 - （２）保護用ダイオードの領域の少なくとも一部に金を
選択的に拡散したことを特徴とする特許請求の範囲第１
項記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15375282A JPS5941868A (ja) | 1982-09-01 | 1982-09-01 | 半導体装置 |
| DE19833331631 DE3331631A1 (de) | 1982-09-01 | 1983-09-01 | Halbleiter-bauelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15375282A JPS5941868A (ja) | 1982-09-01 | 1982-09-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5941868A true JPS5941868A (ja) | 1984-03-08 |
Family
ID=15569339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15375282A Pending JPS5941868A (ja) | 1982-09-01 | 1982-09-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5941868A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61159762A (ja) * | 1984-12-31 | 1986-07-19 | Sanken Electric Co Ltd | 半導体装置 |
| CN1110098C (zh) * | 1999-07-27 | 2003-05-28 | 北京工业大学 | 具有电阻通道的高速高压功率集成器件 |
-
1982
- 1982-09-01 JP JP15375282A patent/JPS5941868A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61159762A (ja) * | 1984-12-31 | 1986-07-19 | Sanken Electric Co Ltd | 半導体装置 |
| CN1110098C (zh) * | 1999-07-27 | 2003-05-28 | 北京工业大学 | 具有电阻通道的高速高压功率集成器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3256636B2 (ja) | 圧接型半導体装置 | |
| JP3074736B2 (ja) | 半導体装置 | |
| US4855257A (en) | Forming contacts to semiconductor device | |
| JP5073992B2 (ja) | 半導体装置 | |
| JP2004336032A (ja) | 静電気放電エネルギーを導通するための集積回路の構造 | |
| US6303979B1 (en) | Face-down bonding pin diode | |
| US7449750B2 (en) | Semiconductor protection device | |
| JPS5941868A (ja) | 半導体装置 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| US5148249A (en) | Semiconductor protection device | |
| JP3375560B2 (ja) | 半導体装置 | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| TW497232B (en) | Semiconductor device and method of manufacturing the same | |
| US4984051A (en) | Semiconductor device having directly connected source terminal | |
| JPH01123440A (ja) | 半導体装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPH09307103A (ja) | 複合型半導体装置とその製造方法 | |
| JPH04162682A (ja) | 複合ダイオード | |
| JP3639390B2 (ja) | 半導体装置 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JP2001223277A (ja) | 入出力保護回路 | |
| JP2803687B2 (ja) | 半導体装置 | |
| JPH05326568A (ja) | 化合物半導体集積回路 | |
| JP4291094B2 (ja) | 半導体装置 | |
| JPH0314224B2 (ja) |