JPS5940713A - パルス幅変調増幅回路 - Google Patents
パルス幅変調増幅回路Info
- Publication number
- JPS5940713A JPS5940713A JP57151294A JP15129482A JPS5940713A JP S5940713 A JPS5940713 A JP S5940713A JP 57151294 A JP57151294 A JP 57151294A JP 15129482 A JP15129482 A JP 15129482A JP S5940713 A JPS5940713 A JP S5940713A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- amplitude
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、アナログ信号をパルス信号の形で増幅する
パルス幅変調増幅回路に係るもので、特にパルス電力増
幅段を常に最適状態で駆動するようにして電力効率を向
上させたパルス幅変調増幅回路に関する この柚のパルス幅変調増幅回路は、増幅すべきアナログ
信号を、その信号１／ベル（振幅）に応じたデユーティ
比を持つパルス（ｇ号に変換し、このパルス幅変調を電
力槽１鴫した後復調して出力を得るようにしたものであ
る。従来、このようなパルス幅変調増幅回路のパルス電
力増幅段は、一般に第１図のように構成されていた。
パルス幅変調増幅回路に係るもので、特にパルス電力増
幅段を常に最適状態で駆動するようにして電力効率を向
上させたパルス幅変調増幅回路に関する この柚のパルス幅変調増幅回路は、増幅すべきアナログ
信号を、その信号１／ベル（振幅）に応じたデユーティ
比を持つパルス（ｇ号に変換し、このパルス幅変調を電
力槽１鴫した後復調して出力を得るようにしたものであ
る。従来、このようなパルス幅変調増幅回路のパルス電
力増幅段は、一般に第１図のように構成されていた。
すなわち、従来のパルス幅変調増幅回路のパルス電力増
幅段ｌは、例えば第７の出力トランジスタ２（ＰＮＰト
ランジスタ）と第一の出力トランジスタ３（ＮＰＮ）ラ
ンジスタ）とを相補結合すると共に、第２図（イ）に示
すようなパルス幅変調された一定振幅のパルス信号Ｓ１
を、ＣＲ並列回路４．５を各々介して前記出力トランジ
スタ２．３の各ペースに供給し、これによってこれら出
力トランジスタ２．３を駆動するようにしたものである
。なおこの場合、出力トランジスタ２，３の共通コ１／
クタに得られる出力信号Ｓ２（第２図（ロ）参照）は、
コイル６とコンデンサ７とからなる四−パスフィルタ８
Ｖｃよってキャリア信号成分が除去された後、スピーカ
等の負荷９に供給さするようになっている。
幅段ｌは、例えば第７の出力トランジスタ２（ＰＮＰト
ランジスタ）と第一の出力トランジスタ３（ＮＰＮ）ラ
ンジスタ）とを相補結合すると共に、第２図（イ）に示
すようなパルス幅変調された一定振幅のパルス信号Ｓ１
を、ＣＲ並列回路４．５を各々介して前記出力トランジ
スタ２．３の各ペースに供給し、これによってこれら出
力トランジスタ２．３を駆動するようにしたものである
。なおこの場合、出力トランジスタ２，３の共通コ１／
クタに得られる出力信号Ｓ２（第２図（ロ）参照）は、
コイル６とコンデンサ７とからなる四−パスフィルタ８
Ｖｃよってキャリア信号成分が除去された後、スピーカ
等の負荷９に供給さするようになっている。
ところで、従来のパルス幅変調増幅回路においては上述
したように、そのパルス電力増幅段１が、増幅すべきパ
ルス信号Ｓｌの変調度（すなわち増幅すべきアナログ信
号の信号レベルに応じた信号状態であり、負荷９ｖＣ流
れる電流、負荷９に印加される電圧、あるいは出力トラ
ンジスタ２．３の各コレクタ電流と相互に関係している
）のいかんにかかわらず、常に一定振幅のパルス信号Ｓ
ＩＫよって駆動される。しかしながら、無変調時あるい
は、変調度が低くて負荷９ ＶＣ流れる電流が小さく、
シたがって出力段トランジスタ２．３の各コレクタ電流
が小さいような場合には、パルス信号Ｓ１の振幅は、出
力トランジスタ２，３をかろうじて箆木造させるに足る
振幅であれば充分である。
したように、そのパルス電力増幅段１が、増幅すべきパ
ルス信号Ｓｌの変調度（すなわち増幅すべきアナログ信
号の信号レベルに応じた信号状態であり、負荷９ｖＣ流
れる電流、負荷９に印加される電圧、あるいは出力トラ
ンジスタ２．３の各コレクタ電流と相互に関係している
）のいかんにかかわらず、常に一定振幅のパルス信号Ｓ
ＩＫよって駆動される。しかしながら、無変調時あるい
は、変調度が低くて負荷９ ＶＣ流れる電流が小さく、
シたがって出力段トランジスタ２．３の各コレクタ電流
が小さいような場合には、パルス信号Ｓ１の振幅は、出
力トランジスタ２，３をかろうじて箆木造させるに足る
振幅であれば充分である。
ところが、パルス信号Ｓ１の振幅をこのような一定の値
に設定すると、変調度が高くなった時にドライブ不足と
なって、出力トランジスタ２．３を充分に飽和させるこ
とができなくなってしまう。
に設定すると、変調度が高くなった時にドライブ不足と
なって、出力トランジスタ２．３を充分に飽和させるこ
とができなくなってしまう。
したがって、通常このパルス信号Ｓｌの振幅は、最大変
調時にも出力トランジスタ２．３を充分に飽和し得るよ
うな大きな値に設定されるが、このような大きな値に設
定すると、出力トランジスタ２．３は変ｇ１４ Ｊｆが
低い時にオーバードライブ状態となシ、これらトランジ
スタのスイッチング特性（特にターンオフ時間）が入力
電極（ベース）の電荷の蓄積停によって悪化してしまう
。そしてこのようなスイッチング特性の悪化は、出力ト
ランジスタ２．３のオン期間に重なシを生じせしめ、こ
れによって所謂縦電流が流れることになシ、出力トラン
ジスタ２．３のコレクタ電流の増加を引き起こし、遂Ｖ
ｒ−はこれら素子が破壊される原因にもなってしまう。
調時にも出力トランジスタ２．３を充分に飽和し得るよ
うな大きな値に設定されるが、このような大きな値に設
定すると、出力トランジスタ２．３は変ｇ１４ Ｊｆが
低い時にオーバードライブ状態となシ、これらトランジ
スタのスイッチング特性（特にターンオフ時間）が入力
電極（ベース）の電荷の蓄積停によって悪化してしまう
。そしてこのようなスイッチング特性の悪化は、出力ト
ランジスタ２．３のオン期間に重なシを生じせしめ、こ
れによって所謂縦電流が流れることになシ、出力トラン
ジスタ２．３のコレクタ電流の増加を引き起こし、遂Ｖ
ｒ−はこれら素子が破壊される原因にもなってしまう。
この発明はこのような事情に鑑みてなされたもので、そ
の目的とするところは、いかなる変調度においてもパル
ス電力増幅段が常に最適な振幅のパルス信号によって駆
動されるようにし、これによって常に効率よく動作する
パルス幅変調増幅回路を提供するこ之にある。そしてこ
の発明の特徴は、パルス電力増幅段を駆動するためのパ
ルス信号の振幅を、増幅すべきアナログ信号またはこの
アナログ信号ｅこ対応する４ｇ号のアナログ信号１／ペ
ル、すなわち変調度に応じて変化させるようにしたこと
にある。
の目的とするところは、いかなる変調度においてもパル
ス電力増幅段が常に最適な振幅のパルス信号によって駆
動されるようにし、これによって常に効率よく動作する
パルス幅変調増幅回路を提供するこ之にある。そしてこ
の発明の特徴は、パルス電力増幅段を駆動するためのパ
ルス信号の振幅を、増幅すべきアナログ信号またはこの
アナログ信号ｅこ対応する４ｇ号のアナログ信号１／ペ
ル、すなわち変調度に応じて変化させるようにしたこと
にある。
以下、との発明の実施例を図面を参照しながら詳細ＶＣ
説明する。
説明する。
まず、この発明ＶＣよるパルス幅変調増幅回路の原理構
成を第３図に示す。この図において、符号１０は、メー
ディオー＋ｇ号等の増幅すべきアナログ信号ｅ３が供給
される入力端子でアシ、この久方端子ｘｏｖｃ供給され
たアナログ信号ｅ３はパルス幅変り４回路１１に変調信
号として供給される。また符号１２は、一定周期のパル
ス信号ｅ４を出力する発振器であり、この発振器１２が
出力するパルス信号ｅ４は、前記パルス幅変調回路１１
ヘキヤリア信号として供給されるパルス幅変調回路１１
は、このキャリア信号ｅ４を前記アナログ信号０３の信
号レベル（振幅）Ｋ応じてパルス幅変調し、この変ｖ１
４結呆としてイｑられたバルスイぎ号ｅ５を、振幅ｂｌ
制御回路１３へ供給する。振幅制御回路１３は、例えば
電圧制俳形増鴨器（ＶＣＡ）あるいは電圧制御形リミッ
タ回路等から構成されるもので、前記パルス信号ｅ５の
振幅を、後述する制御回路１４の出力信号ｅ６の１「圧
ｙｃ応じた値ＶＣ制御して出力する。この振幅制徊１回
路１３から出力されるパルス信号ｅ７（振幅制御された
パルス信号）は、パルス電力増幅段１へ供給され、ＩＬ
ｌ」パルス電力増幅段１を駆動する。そして、このパル
ス電力増幅段ｌの出力信号ｅ８は、コイル６とコンデン
サ７とからなるローパスフィルタ回路８を介して前記キ
ャリア信号ｅ４の（Ｍ合成分が除去された後、スピーカ
等の負荷９へ供給される。一方、この負荷９に流れる負
荷電流ＩＬは、例えば抵抗帥で構成される電流検出回路
（１ノベル検出回路）１５ｖｃよってその大きさＶＣ対
応する電圧信号６１０に変換されて制御回路１４へ供給
される。この制御回路１４は、信号４３１Ｇを所定の利
得で増幅すると共に、この増幅結釆の杷対値をと１ｗ号
ｅ６として出力する。そしてこの信号ｅ６は、前記振幅
制御回路ｘ３＃１Ｃ１１ｉｌＪ（ｌ信号として供給され
る。
成を第３図に示す。この図において、符号１０は、メー
ディオー＋ｇ号等の増幅すべきアナログ信号ｅ３が供給
される入力端子でアシ、この久方端子ｘｏｖｃ供給され
たアナログ信号ｅ３はパルス幅変り４回路１１に変調信
号として供給される。また符号１２は、一定周期のパル
ス信号ｅ４を出力する発振器であり、この発振器１２が
出力するパルス信号ｅ４は、前記パルス幅変調回路１１
ヘキヤリア信号として供給されるパルス幅変調回路１１
は、このキャリア信号ｅ４を前記アナログ信号０３の信
号レベル（振幅）Ｋ応じてパルス幅変調し、この変ｖ１
４結呆としてイｑられたバルスイぎ号ｅ５を、振幅ｂｌ
制御回路１３へ供給する。振幅制御回路１３は、例えば
電圧制俳形増鴨器（ＶＣＡ）あるいは電圧制御形リミッ
タ回路等から構成されるもので、前記パルス信号ｅ５の
振幅を、後述する制御回路１４の出力信号ｅ６の１「圧
ｙｃ応じた値ＶＣ制御して出力する。この振幅制徊１回
路１３から出力されるパルス信号ｅ７（振幅制御された
パルス信号）は、パルス電力増幅段１へ供給され、ＩＬ
ｌ」パルス電力増幅段１を駆動する。そして、このパル
ス電力増幅段ｌの出力信号ｅ８は、コイル６とコンデン
サ７とからなるローパスフィルタ回路８を介して前記キ
ャリア信号ｅ４の（Ｍ合成分が除去された後、スピーカ
等の負荷９へ供給される。一方、この負荷９に流れる負
荷電流ＩＬは、例えば抵抗帥で構成される電流検出回路
（１ノベル検出回路）１５ｖｃよってその大きさＶＣ対
応する電圧信号６１０に変換されて制御回路１４へ供給
される。この制御回路１４は、信号４３１Ｇを所定の利
得で増幅すると共に、この増幅結釆の杷対値をと１ｗ号
ｅ６として出力する。そしてこの信号ｅ６は、前記振幅
制御回路ｘ３＃１Ｃ１１ｉｌＪ（ｌ信号として供給され
る。
以上ＶＣ述べた原理構成を持つこのパルス幅変詞増１咄
回路によれば、入力端子１０にｄＣグ図（イ）に示う゛
ような信号ｅ３を供給すると、パルス幅変調回路１１の
出力信号ｅ５としては、同図←）ＶＣ示すようなパルス
信号ｅ５が得られる。この信号ｅ５は信号ｅ６Ｖｃよっ
て振幅が制御されて信号ｅ７となりパルス電カッ曽幅β
と１を駆動する。この時、信号ｅ７の振幅がこのパルス
気力増幅段１を充分に駆ルクし得るものであれば、信号
ｅ８としては第μ図に）に示すような波形（（Ｆｒ号０
５に対応する波形）が得られる。この信号ｅ８は、ロー
パスフィルタ８によってキャリア信号成分が除去されて
、第μ図（ホ）に示すようなアナログ信号＋３９（信＠
ｅ３に対応する信号）に’＜１ ａ＋ｒ４さｆｔて負荷
９へ供給される。
回路によれば、入力端子１０にｄＣグ図（イ）に示う゛
ような信号ｅ３を供給すると、パルス幅変調回路１１の
出力信号ｅ５としては、同図←）ＶＣ示すようなパルス
信号ｅ５が得られる。この信号ｅ５は信号ｅ６Ｖｃよっ
て振幅が制御されて信号ｅ７となりパルス電カッ曽幅β
と１を駆動する。この時、信号ｅ７の振幅がこのパルス
気力増幅段１を充分に駆ルクし得るものであれば、信号
ｅ８としては第μ図に）に示すような波形（（Ｆｒ号０
５に対応する波形）が得られる。この信号ｅ８は、ロー
パスフィルタ８によってキャリア信号成分が除去されて
、第μ図（ホ）に示すようなアナログ信号＋３９（信＠
ｅ３に対応する信号）に’＜１ ａ＋ｒ４さｆｔて負荷
９へ供給される。
したがって負荷９には信号ｅ９の電圧に応じた負荷電百
日りが流れる。、１７５／、ｔ１３メメイｗｉ、ｔ、ｉ
ｉｒメＪＣ７ｆ／一方、この負荷電流ＩＬは電流検出回
路１５しこよって電圧に変侠されるから、信号ｅ１０と
して第μ図（へ）に示すように、前記信−＠ｅｇと略相
似な電圧が得られる。この信号ｅ １０け、制御回路１
４によって適切な振幅を持つ絶対値信号ｅ６（第μ図（
ト）参照） ［？＆侠されて振幅制御回路１３へ供給さ
れ、前記信号ｅ７の振幅を制御する。したがって、この
原理構成によるパルス幅変調増幅回路ＶＣよれば、制御
回路１４の利得を適切な値に設定するこ′とによシ、前
記パルス信号ｅ７の振幅を、第グ図（ハ）に示すように
、負荷電流Ｉｔ、の大きさくすなわち、増幅すべきアナ
ログ信号ｅ３の信号１ノベル！あるいは負荷９に印加さ
れる信号ｅ９の信号１ノベル）Ｋ応じた最適値にするこ
とが可能である。
日りが流れる。、１７５／、ｔ１３メメイｗｉ、ｔ、ｉ
ｉｒメＪＣ７ｆ／一方、この負荷電流ＩＬは電流検出回
路１５しこよって電圧に変侠されるから、信号ｅ１０と
して第μ図（へ）に示すように、前記信−＠ｅｇと略相
似な電圧が得られる。この信号ｅ １０け、制御回路１
４によって適切な振幅を持つ絶対値信号ｅ６（第μ図（
ト）参照） ［？＆侠されて振幅制御回路１３へ供給さ
れ、前記信号ｅ７の振幅を制御する。したがって、この
原理構成によるパルス幅変調増幅回路ＶＣよれば、制御
回路１４の利得を適切な値に設定するこ′とによシ、前
記パルス信号ｅ７の振幅を、第グ図（ハ）に示すように
、負荷電流Ｉｔ、の大きさくすなわち、増幅すべきアナ
ログ信号ｅ３の信号１ノベル！あるいは負荷９に印加さ
れる信号ｅ９の信号１ノベル）Ｋ応じた最適値にするこ
とが可能である。
次に、上記原理構成ＶＣ基づくこの発明の一実施例を第
５図に示す。なお、この図において、第３図における各
部と対応する部分には各々同一の符号が付しである。
５図に示す。なお、この図において、第３図における各
部と対応する部分には各々同一の符号が付しである。
第５図において、端子１６は増幅すべきアナログ信号の
信号１ノベルに応じて振幅変真ｔｌｊされたパルス信号
ｅ５が供給される端子でおり、このパルス信号ｅ５によ
ってＮＰＮ トランジスタ１７ａおよびＰＮＰ ）ラン
ジスタ１７ｂが相反する状態Ｆｌンオフ制御されるよう
になっている。次に、ＰＮＰトランジスタ１８ａおよび
ＮＰＮ）ランジスタ１８ｂは、前配置・ランジスタ１７
ａ、１７ｂの各コｌ／クタ電流によってＷＡ動されるエ
ミッタ接地形のスイッチング回路’ｌ成するもので、こ
れらトランジスタ１８ａ 、１８ｂの各エミッタ電位は
、後述するＮＰＮ）ランジスタ１９ａＸＰＮＰ）うｙジ
スＪ１９ｂＫよって各々制御されるようになっている。
信号１ノベルに応じて振幅変真ｔｌｊされたパルス信号
ｅ５が供給される端子でおり、このパルス信号ｅ５によ
ってＮＰＮ トランジスタ１７ａおよびＰＮＰ ）ラン
ジスタ１７ｂが相反する状態Ｆｌンオフ制御されるよう
になっている。次に、ＰＮＰトランジスタ１８ａおよび
ＮＰＮ）ランジスタ１８ｂは、前配置・ランジスタ１７
ａ、１７ｂの各コｌ／クタ電流によってＷＡ動されるエ
ミッタ接地形のスイッチング回路’ｌ成するもので、こ
れらトランジスタ１８ａ 、１８ｂの各エミッタ電位は
、後述するＮＰＮ）ランジスタ１９ａＸＰＮＰ）うｙジ
スＪ１９ｂＫよって各々制御されるようになっている。
したがって、これらトランジスタ１８ａ、１８ｂの共通
コレクタＬ／ｃ得られるパルス信号ｅ７のハイ１／ペル
時の電圧はトランジスタ１９ａのエミッタ電位に略等し
く、また同パルス信号ｅ７のロー１／ベル時の電圧はト
ランジスＪ１９ｂのエミッタ電位に略等しくなる。なお
、前記各トランジスタ１８ａ、１８ｂの各ベースコ１ノ
クタ間には、これらトランジスタが高速スイッチング動
作を行ない得るようにダイオード２０８．２１１および
ダイオード２０ｂ、２１ｂが各々介挿されている。
コレクタＬ／ｃ得られるパルス信号ｅ７のハイ１／ペル
時の電圧はトランジスタ１９ａのエミッタ電位に略等し
く、また同パルス信号ｅ７のロー１／ベル時の電圧はト
ランジスＪ１９ｂのエミッタ電位に略等しくなる。なお
、前記各トランジスタ１８ａ、１８ｂの各ベースコ１ノ
クタ間には、これらトランジスタが高速スイッチング動
作を行ない得るようにダイオード２０８．２１１および
ダイオード２０ｂ、２１ｂが各々介挿されている。
そして、上述したようにして得られるパルス信号ｅ７は
、ドライブトランジスタ２２ａ（ＮＰＮ）ランジスタ）
およびドライブトランジスタ２２ｂ（ＰＮＰ）ランジス
タ）によって各々斑流増幅された後、コンデンサ２３ａ
、２３ｂを各々介してＭＯ８Ｏ８電力界電界効果トラ
ンジスタ下、Ｍ。
、ドライブトランジスタ２２ａ（ＮＰＮ）ランジスタ）
およびドライブトランジスタ２２ｂ（ＰＮＰ）ランジス
タ）によって各々斑流増幅された後、コンデンサ２３ａ
、２３ｂを各々介してＭＯ８Ｏ８電力界電界効果トラ
ンジスタ下、Ｍ。
ＳパワーＦＥＴと略称する）２４ａ、２４ｂの各ゲート
に供給され、これらＭＯＳパ’７−１ｉ”ＥＴ２４ａ１
２４ｂをオンオフ駆動する。そし”にれらＭＯＳパワー
ＦＥＴ２４ａ、２４ｂの共通ド１ツインに得られるパル
ス信号ｅ８は、ローパスフィルタ８に供［れる。このロ
ーパスフィルタ８０出方信号ｅ９（アナログ信号）は、
一方の出方端子２５ａを介して負荷９の一端に供給され
、この負荷９の他端は他方の出方端子２５ｂＶｃ接続さ
れ、同出力端子２５ｂは負荷電流検出用の抵抗１５（値
ＲＢ；例えばａ、２Ω程度の低抵抗）を介して接地され
ている。したがって、出方端子２５ｂには、負荷９に流
れる電流Ｉｔ、の大きさに応じた電圧信号６１０が得ら
れることになる。この信号６１０は、抵抗２６（値Ｒ１
）と、抵抗２７（値Ｒ２）なっている。また、この増幅
器２９の出力端に得られる信号は、抵抗３０（値「）と
抵抗３１（値ｒ）と演算増幅器３２とから構成されるイ
ンバータ３３で反転されるようになっている。そして前
記増幅器２９の出力端と、このインバータ３３の出力端
との間に得られる信号は、ダイオード３４〜３７から構
成される整流回路３８によって全波整流され、この整流
回路３８のプラス出力ｅｐＫよってＰＮＰ ）ランジス
タ３９ａが導通制御され、また同！Ｖ流回路３８のマイ
ナス出力ｅｍＫよってＮＰＮ）ランジスタ３９ｂが導通
制御されるようになっている。これらトランジスタ３９
１Ｌ、３９ｂは、前記トランジスタ１９ａ、１９ｂを各
々低インピーダンスで駆動するためのバッファ（エミッ
タフォロワ構成のバッファ）となるもので、トランジス
タ３９ａのエミッタ電圧にツェナーダイオード４０ａの
ツェナー電圧Ｖｚを加えた電圧によってトランジスタ１
９ａのベースが駆動され、トランジスタ３９ｂのエミッ
タ電圧からツェナーダイオード４０ｂのツェナー電圧Ｖ
ｚを減じた電圧によってトランジスタ１９ｂのペースが
駆動されるようになっている。
に供給され、これらＭＯＳパ’７−１ｉ”ＥＴ２４ａ１
２４ｂをオンオフ駆動する。そし”にれらＭＯＳパワー
ＦＥＴ２４ａ、２４ｂの共通ド１ツインに得られるパル
ス信号ｅ８は、ローパスフィルタ８に供［れる。このロ
ーパスフィルタ８０出方信号ｅ９（アナログ信号）は、
一方の出方端子２５ａを介して負荷９の一端に供給され
、この負荷９の他端は他方の出方端子２５ｂＶｃ接続さ
れ、同出力端子２５ｂは負荷電流検出用の抵抗１５（値
ＲＢ；例えばａ、２Ω程度の低抵抗）を介して接地され
ている。したがって、出方端子２５ｂには、負荷９に流
れる電流Ｉｔ、の大きさに応じた電圧信号６１０が得ら
れることになる。この信号６１０は、抵抗２６（値Ｒ１
）と、抵抗２７（値Ｒ２）なっている。また、この増幅
器２９の出力端に得られる信号は、抵抗３０（値「）と
抵抗３１（値ｒ）と演算増幅器３２とから構成されるイ
ンバータ３３で反転されるようになっている。そして前
記増幅器２９の出力端と、このインバータ３３の出力端
との間に得られる信号は、ダイオード３４〜３７から構
成される整流回路３８によって全波整流され、この整流
回路３８のプラス出力ｅｐＫよってＰＮＰ ）ランジス
タ３９ａが導通制御され、また同！Ｖ流回路３８のマイ
ナス出力ｅｍＫよってＮＰＮ）ランジスタ３９ｂが導通
制御されるようになっている。これらトランジスタ３９
１Ｌ、３９ｂは、前記トランジスタ１９ａ、１９ｂを各
々低インピーダンスで駆動するためのバッファ（エミッ
タフォロワ構成のバッファ）となるもので、トランジス
タ３９ａのエミッタ電圧にツェナーダイオード４０ａの
ツェナー電圧Ｖｚを加えた電圧によってトランジスタ１
９ａのベースが駆動され、トランジスタ３９ｂのエミッ
タ電圧からツェナーダイオード４０ｂのツェナー電圧Ｖ
ｚを減じた電圧によってトランジスタ１９ｂのペースが
駆動されるようになっている。
次に、この実施例における具体的動作を述べると、まず
無変調時の場合は、信号ｅ９は接地電位になるから、整
流回路３８のプラス出力ｅｐおよびマイナス出力ｅｌｌ
ｌは共に接地電位となる。したがってこの場合、トラン
ジスタ３９ａ 、３９ｂの各エミッタ電位は共に略接地
電位となるから、トランジスタ１９ａのエミッタ電位は
略Ｖｚ、ｔたトランジスタ１９ｂのエミッタ電位は略−
Ｖｚとなる。したがってこの場合、パルス信号ｅ７のハ
イ１ノベルは略＋Ｖ ｚ 、ロー１７ベルは略−Ｖｚと
なる。一方、パルス信号ｅ５の変調度が正方向または負
方向に増加すると、負荷を流ＩＬが正また負方向に増加
し、これによって整流回路３８のプラス出力（ｌｐおよ
びマイナス出力（１ｎｌが対称的に増加する。このため
、トランジスタ３９ａのエミッタ電圧は上昇し、トラン
ジスタ３９ｂのエミッタ電位は低下する。したがってこ
れｔｔＣ応じてパルス信号ｅ７のハイレベルは正方向に
、また同イｄ号ｅ７のロー１ノベルは負方向に各々増加
する。このように、この実施例によれは、パルス電力増
幅段１をＭｊＡｍｆるためのパルス信号ｅ７の振幅をパ
ルス信号ｅ５の変調度に応じて、すなわち増幅すべきア
ナログ信号の信号１ノベルあるいは負荷電流の大きさト
ルじて、常に最適状態となるように変化させることがで
きる。
無変調時の場合は、信号ｅ９は接地電位になるから、整
流回路３８のプラス出力ｅｐおよびマイナス出力ｅｌｌ
ｌは共に接地電位となる。したがってこの場合、トラン
ジスタ３９ａ 、３９ｂの各エミッタ電位は共に略接地
電位となるから、トランジスタ１９ａのエミッタ電位は
略Ｖｚ、ｔたトランジスタ１９ｂのエミッタ電位は略−
Ｖｚとなる。したがってこの場合、パルス信号ｅ７のハ
イ１ノベルは略＋Ｖ ｚ 、ロー１７ベルは略−Ｖｚと
なる。一方、パルス信号ｅ５の変調度が正方向または負
方向に増加すると、負荷を流ＩＬが正また負方向に増加
し、これによって整流回路３８のプラス出力（ｌｐおよ
びマイナス出力（１ｎｌが対称的に増加する。このため
、トランジスタ３９ａのエミッタ電圧は上昇し、トラン
ジスタ３９ｂのエミッタ電位は低下する。したがってこ
れｔｔＣ応じてパルス信号ｅ７のハイレベルは正方向に
、また同イｄ号ｅ７のロー１ノベルは負方向に各々増加
する。このように、この実施例によれは、パルス電力増
幅段１をＭｊＡｍｆるためのパルス信号ｅ７の振幅をパ
ルス信号ｅ５の変調度に応じて、すなわち増幅すべきア
ナログ信号の信号１ノベルあるいは負荷電流の大きさト
ルじて、常に最適状態となるように変化させることがで
きる。
次に、この実施例におけるツェナーダイオード４０ａ
、４０ｂのツェナー電圧Ｖｚ、抵抗１５の抵抗値Ｒｓ、
および増幅器２９の利得の決定法について説明する。ま
ず、第６図はパルス電力増幅段１の正電源側回路の動作
特性を示す図で、この図において実線ＡはＭＯＳパワー
ＦＥＴ ２４ ａの伝達特性（ＶＣｋ８−ＩＤ特！ｉ：
）Ｔｈ示Ｌ、マタ、実お、パルス電力増幅段１の負電源
側（ロ）路の動作特性は、この第２図に示すものと対称
になるが図示は省略する。
、４０ｂのツェナー電圧Ｖｚ、抵抗１５の抵抗値Ｒｓ、
および増幅器２９の利得の決定法について説明する。ま
ず、第６図はパルス電力増幅段１の正電源側回路の動作
特性を示す図で、この図において実線ＡはＭＯＳパワー
ＦＥＴ ２４ ａの伝達特性（ＶＣｋ８−ＩＤ特！ｉ：
）Ｔｈ示Ｌ、マタ、実お、パルス電力増幅段１の負電源
側（ロ）路の動作特性は、この第２図に示すものと対称
になるが図示は省略する。
以下、前記正電源側回路の動作特性を参照して説明を進
めると、まずパルス信号ｅ７の無変調時のハイレベルは
、ＭＯＳパワーＦＥＴ２４ａをかろうじて飽和させるゲ
ート電圧ＶａｓＩＫ＠しければよいから、ツェナーダイ
オード４０ａのツェナー電圧ｖｚは略このゲート電圧Ｖ
ａｓ！に等しい値に設定すればよい。次に、変調度が高
い場合のパルス信号ｅ７のハイ１ノベルは、その時点の
負荷電流■Ｌ１すなわちその時点で必賛とされるＭＯＳ
パワーＦＥＴ２４ ａのドレイン電流ＩＤを流すに足る
必要最小限のゲート電圧ＶＣ）８に設定すれば一番効率
が良くなる。とこで、ＭＯＳパワーＦＥＴ２４ａの相互
コンダクタンスｇｍと、ゲート電圧Ｖｏｓとドレイン電
流Ｉｎとの間には、なる関係があるから、前記必要最小
限のゲート電圧Ｖａａｌｒｉ為 となる。一方パルス信号ｅｐの変化分すなわちゲート電
圧ＶＧ８の変化分は、整流回路３８のプラス出力ｅｐの
変化分に等しく、このプラス出力ｅｐと負荷電流ＩＬと
の間には、 ２ ｅｐ＝Ｒｓ 弓Ｌ−，、−・−（３） なる関係がある。したがって、負荷電流ＩＬとドレイン
電流ＩＤが尋しいとすれば、（２）、（３）式から、Ｒ
２ＩＤ Ｒ８−ＩＤ ・□ ＝ □ Ｒ１ｇｍ が導き出される。したがって、（４）式が満足されるよ
うに抵抗値Ｒ１・Ｒ２およびＲ８を各々設定すればパル
ス電力増幅段１を最も効率よく駆動する ４゜ことがで
きる。
めると、まずパルス信号ｅ７の無変調時のハイレベルは
、ＭＯＳパワーＦＥＴ２４ａをかろうじて飽和させるゲ
ート電圧ＶａｓＩＫ＠しければよいから、ツェナーダイ
オード４０ａのツェナー電圧ｖｚは略このゲート電圧Ｖ
ａｓ！に等しい値に設定すればよい。次に、変調度が高
い場合のパルス信号ｅ７のハイ１ノベルは、その時点の
負荷電流■Ｌ１すなわちその時点で必賛とされるＭＯＳ
パワーＦＥＴ２４ ａのドレイン電流ＩＤを流すに足る
必要最小限のゲート電圧ＶＣ）８に設定すれば一番効率
が良くなる。とこで、ＭＯＳパワーＦＥＴ２４ａの相互
コンダクタンスｇｍと、ゲート電圧Ｖｏｓとドレイン電
流Ｉｎとの間には、なる関係があるから、前記必要最小
限のゲート電圧Ｖａａｌｒｉ為 となる。一方パルス信号ｅｐの変化分すなわちゲート電
圧ＶＧ８の変化分は、整流回路３８のプラス出力ｅｐの
変化分に等しく、このプラス出力ｅｐと負荷電流ＩＬと
の間には、 ２ ｅｐ＝Ｒｓ 弓Ｌ−，、−・−（３） なる関係がある。したがって、負荷電流ＩＬとドレイン
電流ＩＤが尋しいとすれば、（２）、（３）式から、Ｒ
２ＩＤ Ｒ８−ＩＤ ・□ ＝ □ Ｒ１ｇｍ が導き出される。したがって、（４）式が満足されるよ
うに抵抗値Ｒ１・Ｒ２およびＲ８を各々設定すればパル
ス電力増幅段１を最も効率よく駆動する ４゜ことがで
きる。
以上の説明から明らかなようにこの発明によるパルス幅
変調増幅回路は、増幅すべきアナログ信号筐たはこのア
ナログ信号に対応するイメ号のアナレフ４し号レベルを
検出する１ノベル検出囲路と、ＭｆＪ記増幅すべきアナ
ログ信号の信号１ノベルに応じてパルス幅変Ｗ４された
パルス（ｇ号を入力しこのパルス信号の振幅を前記レベ
ル検出回路の検出出力に応じて変化させる振幅制御回路
と、との振幅制御回路が出力するパルス信号によって駆
動されるパルス電力増幅段とを各々設けて構成したので
、パルス電力増幅段を、増幅すべきアナログ信号または
このアナログ信号に対応する負荷電流あるいは負荷電圧
尋の信号１ノベルに応じた最適振幅を持つパルス信号で
駆動することが可能になシ、これＱてよって電力効率が
一層向上されると共に出力トランジスタのスイッチング
特性が改善され、この結果として出力トランジスタのコ
レクタ損失が低減されまた縦電流の発生が防止される。
変調増幅回路は、増幅すべきアナログ信号筐たはこのア
ナログ信号に対応するイメ号のアナレフ４し号レベルを
検出する１ノベル検出囲路と、ＭｆＪ記増幅すべきアナ
ログ信号の信号１ノベルに応じてパルス幅変Ｗ４された
パルス（ｇ号を入力しこのパルス信号の振幅を前記レベ
ル検出回路の検出出力に応じて変化させる振幅制御回路
と、との振幅制御回路が出力するパルス信号によって駆
動されるパルス電力増幅段とを各々設けて構成したので
、パルス電力増幅段を、増幅すべきアナログ信号または
このアナログ信号に対応する負荷電流あるいは負荷電圧
尋の信号１ノベルに応じた最適振幅を持つパルス信号で
駆動することが可能になシ、これＱてよって電力効率が
一層向上されると共に出力トランジスタのスイッチング
特性が改善され、この結果として出力トランジスタのコ
レクタ損失が低減されまた縦電流の発生が防止される。
第７図は従来のパルス幅変調増幅回路におけるパルス電
力増幅段の一構成例を示す回路図、第２図は同パルス電
力増幅段の動作を説明するための波形図、第３図はこの
発明によるパルス幅変ｐ＋増幅回路の原理構成を示すブ
ロック図、第ｑ図は同原理構成における回路動作を説明
するだめの波形図、ｆ４’図はこの発明の一実施例の構
成を示す回路図、第を図は同実施例におけるパルス電力
増幅段の動作特性を示す特性図である、 １・・・・・・パルス電力増幅段、１１・・・・・・パ
ルス幅変調回路、１３・・・・・・振幅制御回路、１５
・・・・・・１ノベル検出回路（抵抗）。 ５５ − 第２図 （ト）ｅ６ 第５図 第６図 Ｉ。
力増幅段の一構成例を示す回路図、第２図は同パルス電
力増幅段の動作を説明するための波形図、第３図はこの
発明によるパルス幅変ｐ＋増幅回路の原理構成を示すブ
ロック図、第ｑ図は同原理構成における回路動作を説明
するだめの波形図、ｆ４’図はこの発明の一実施例の構
成を示す回路図、第を図は同実施例におけるパルス電力
増幅段の動作特性を示す特性図である、 １・・・・・・パルス電力増幅段、１１・・・・・・パ
ルス幅変調回路、１３・・・・・・振幅制御回路、１５
・・・・・・１ノベル検出回路（抵抗）。 ５５ − 第２図 （ト）ｅ６ 第５図 第６図 Ｉ。
Claims (1)
- 増幅すべきアナログ（ｇ号またはこのアナログ信号に対
応する信号のアナログ信号１ノベルを検出する１ノベル
検出回路と、前記増幅すべきアナログ信号の信号１／ベ
ルに応じてパルス幅変調されたパルス信号を入力しこの
パルス信号の振幅を前記１ノベル検出回路の検出出力に
応じて変化させて出力する振幅制御回路と、この振幅制
御回路が出力するパルス信号ＶＣよって駆動され同パル
ス信号を電力増幅して出力するパルス電力増幅段とを具
備してなることを特徴とするパルス幅変調増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57151294A JPS5940713A (ja) | 1982-08-31 | 1982-08-31 | パルス幅変調増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57151294A JPS5940713A (ja) | 1982-08-31 | 1982-08-31 | パルス幅変調増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5940713A true JPS5940713A (ja) | 1984-03-06 |
| JPH04407B2 JPH04407B2 (ja) | 1992-01-07 |
Family
ID=15515534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57151294A Granted JPS5940713A (ja) | 1982-08-31 | 1982-08-31 | パルス幅変調増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940713A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314025A (ja) * | 1987-06-17 | 1988-12-22 | Matsushita Electric Ind Co Ltd | Ｄ／ａ変換器 |
| US6856192B2 (en) | 2001-10-10 | 2005-02-15 | Yamaha Corporation | Class-D amplifier of BTL output type using filter coil and low-pass filter |
| JP2009278508A (ja) * | 2008-05-16 | 2009-11-26 | Sharp Corp | 音声出力装置及び音声出力方法 |
| US10418956B2 (en) | 2015-08-24 | 2019-09-17 | Yamaha Corporation | Signal processing apparatus, speaker apparatus, and signal processing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5535502A (en) * | 1978-09-05 | 1980-03-12 | Oki Electric Ind Co Ltd | Base driving circuit of pulse width modulation switching amplifier transistor |
| JPS55100323U (ja) * | 1978-12-29 | 1980-07-12 |
-
1982
- 1982-08-31 JP JP57151294A patent/JPS5940713A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5535502A (en) * | 1978-09-05 | 1980-03-12 | Oki Electric Ind Co Ltd | Base driving circuit of pulse width modulation switching amplifier transistor |
| JPS55100323U (ja) * | 1978-12-29 | 1980-07-12 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314025A (ja) * | 1987-06-17 | 1988-12-22 | Matsushita Electric Ind Co Ltd | Ｄ／ａ変換器 |
| US6856192B2 (en) | 2001-10-10 | 2005-02-15 | Yamaha Corporation | Class-D amplifier of BTL output type using filter coil and low-pass filter |
| KR100487445B1 (ko) * | 2001-10-10 | 2005-05-03 | 야마하 가부시키가이샤 | 필터 코일과 저역 필터를 사용하는 ｂtｌ출력형 ｄ급 증폭기 |
| JP2009278508A (ja) * | 2008-05-16 | 2009-11-26 | Sharp Corp | 音声出力装置及び音声出力方法 |
| US10418956B2 (en) | 2015-08-24 | 2019-09-17 | Yamaha Corporation | Signal processing apparatus, speaker apparatus, and signal processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04407B2 (ja) | 1992-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4439743A (en) | Biasing circuit for power amplifier | |
| JPS5983599A (ja) | ステップモ−タ駆動回路 | |
| KR920005589A (ko) | 빔 주사속도 변조장치 | |
| JPS5940713A (ja) | パルス幅変調増幅回路 | |
| US4476436A (en) | Power amplifier | |
| GB1597258A (en) | Pulse width modulated signal amplifier | |
| JP3130919B2 (ja) | パルス幅変調増幅器 | |
| KR860002197A (ko) | 자동 영상관 바이어스 시스템 | |
| JPH10215568A (ja) | Ｄｃ−ｄｃコンバータ | |
| US4737696A (en) | Actuator drive circuit | |
| US4347481A (en) | Pulse width modulated signal amplifier | |
| JP2906564B2 (ja) | Ｐｗｍ増幅器 | |
| JP3847628B2 (ja) | 低電圧駆動回路及び方法 | |
| JPS59103571A (ja) | スイツチングレギユレ−タ回路 | |
| KR890007623Y1 (ko) | 모터 제어 시스템의 파형 발생회로 | |
| JPH07120907B2 (ja) | インピーダンス負荷駆動回路 | |
| US4476444A (en) | Power amplifier circuit | |
| JP2839558B2 (ja) | Ｐｗｍ駆動回路 | |
| US4366448A (en) | Power-amplifying circuit | |
| KR830001977B1 (ko) | 전력증폭 회로 | |
| JPS58224562A (ja) | 多出力スイツチング電源 | |
| JPH06309046A (ja) | 電流式出力回路 | |
| SU953711A1 (ru) | Импульсный усилитель | |
| KR820000378B1 (ko) | 저주파 인버터 | |
| JP3467925B2 (ja) | スイッチングレギュレータのｆｅｔ駆動回路 |