JPS5939668A - エレベ−タ−制御状態捕捉装置 - Google Patents
エレベ−タ−制御状態捕捉装置Info
- Publication number
- JPS5939668A JPS5939668A JP57147542A JP14754282A JPS5939668A JP S5939668 A JPS5939668 A JP S5939668A JP 57147542 A JP57147542 A JP 57147542A JP 14754282 A JP14754282 A JP 14754282A JP S5939668 A JPS5939668 A JP S5939668A
- Authority
- JP
- Japan
- Prior art keywords
- data
- elevator
- recording
- recorded
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Indicating And Signalling Devices For Elevators (AREA)
- Elevator Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はエレベータ−制御状態捕捉装置に係シ、特にエ
レベータ−制御装置の故障状態捕捉に好適なエレベータ
−制御状態捕捉装置に関するものである。
レベータ−制御装置の故障状態捕捉に好適なエレベータ
−制御状態捕捉装置に関するものである。
近年のエレベータ−は、その制御装置部にマイクロプロ
セッサを有するものが普及しており、従来の有接点リレ
ーを用いたワイヤードロジック方式のものと比較すると
、その機能が複雑化しているにもかかわらず、可視性が
低下している。したがって、発生頻度の少ない複雑表故
障の原因を掌握するのが非常に困難になっている。−と
ころで、従来、マイクロプロセッサを用いた制御装置の
故障捕捉にロジックステートアナライザ、簡易形保守ツ
ール等を用いているが、前者は、データ記憶を行うため
の条件設定の範囲が狭くなシ、また、記憶するデータの
量に制限があシ、入出力データ点数が多いエレベータ−
制御装置の故障捕捉には適さないとｉう欠点がある。ま
た、後者は、動的な故障状態、つまり、故障状態が継続
している場合に、制御装置のデータを読み取ることがで
きるが、記憶装置を持っていないため、頻発故障を捕え
るのが困難であるという欠点がある。
セッサを有するものが普及しており、従来の有接点リレ
ーを用いたワイヤードロジック方式のものと比較すると
、その機能が複雑化しているにもかかわらず、可視性が
低下している。したがって、発生頻度の少ない複雑表故
障の原因を掌握するのが非常に困難になっている。−と
ころで、従来、マイクロプロセッサを用いた制御装置の
故障捕捉にロジックステートアナライザ、簡易形保守ツ
ール等を用いているが、前者は、データ記憶を行うため
の条件設定の範囲が狭くなシ、また、記憶するデータの
量に制限があシ、入出力データ点数が多いエレベータ−
制御装置の故障捕捉には適さないとｉう欠点がある。ま
た、後者は、動的な故障状態、つまり、故障状態が継続
している場合に、制御装置のデータを読み取ることがで
きるが、記憶装置を持っていないため、頻発故障を捕え
るのが困難であるという欠点がある。
本発明は上記に鑑みてなされたもので、その目的とする
ところは、エレベータ−制御装置の故障箇所を容易に発
見することができるエレベータ−制御状態捕捉装置を提
供することにある。
ところは、エレベータ−制御装置の故障箇所を容易に発
見することができるエレベータ−制御状態捕捉装置を提
供することにある。
本発明の特徴は、エレベータ−を制御するためのデータ
が格納されてｉるエレベータ−制御装置のメモリに格納
されたデータ群の中から任意の記録すべきデータを選択
する記録データ選択回路と、上記データを記録すべきか
否かを上記エレベータ−の動作状態に応じて判断する判
断手段と、この判断手段の出力によって上記記録データ
選択回路から記録アドレス制御部に入力する出力を制御
して上記記録すべきデータの記憶あるいは破棄を行う制
御手段とを備えた記録装置よシ構成した点にある。
が格納されてｉるエレベータ−制御装置のメモリに格納
されたデータ群の中から任意の記録すべきデータを選択
する記録データ選択回路と、上記データを記録すべきか
否かを上記エレベータ−の動作状態に応じて判断する判
断手段と、この判断手段の出力によって上記記録データ
選択回路から記録アドレス制御部に入力する出力を制御
して上記記録すべきデータの記憶あるいは破棄を行う制
御手段とを備えた記録装置よシ構成した点にある。
以下本発明を第１図〜第５図に示した実施例を用いて詳
細に説明する。
細に説明する。
第１図は本発明のエレベータ−制御状態捕捉装置の一実
施例を示すブロック図である。第１図において、１はエ
レベータ−制御装置のメモリテ、エレベータ−を制御す
るための多種多様のデータが格納されている。２はこれ
らのデータ群の中から任意の記録すべきデータを選択す
る記録データ選択回路で、外部人力機器からの入力によ
シ、第２図に示す記録データ選択回路２のデータテーブ
ル構成図のテーブル２０１Ｔに記録すべきデータのアド
レスを設定し、このアドレスで示されるデ、−夕値をテ
ーブル２０２Ｔに格納しておく。３〜−７は、それぞれ
データを記録すべ含か否かをエレベータ−の動作状態に
応じて判断を行うデータ記録条件検出回路である。次に
、上記それぞれの検出回路の機能を簡単に説明する。検
出回路３はデータ記録の実施可能な状態を検出する機能
を、検出回路４Ｉｆｉデータ記録実施不可の状態を検出
する機能を、検出回路５はデータ記録を停止する状態を
検出する根囲を、検出回路６は指定されたデータが指定
値と一致した状態を検出する機能を、検出回路７は指定
されたデータが変化した状態を検出する機能をそれぞれ
備えている。なお、検出回路３〜７は、それぞれ記録デ
ータ選択回路２と同様、必要に応じて外部入力機器、す
なわち、捕捉条件設定器１５からの信号を入力して、捕
捉データの指定、捕捉条件の指定がなされ、エレベータ
−の動作状態判定を行うためのデータを任意に選択でき
る構成となっておシ、かつ、検出回路３〜７はそれぞれ
独立してそれらを設定可能になっている。そしてエレベ
ータ−の状態の判定社、選択されたデータのＡＮＤ、Ｏ
Ｒ，ＮＯＲ論理の任意の組合せを持つプログラム判定式
によって行われる。
施例を示すブロック図である。第１図において、１はエ
レベータ−制御装置のメモリテ、エレベータ−を制御す
るための多種多様のデータが格納されている。２はこれ
らのデータ群の中から任意の記録すべきデータを選択す
る記録データ選択回路で、外部人力機器からの入力によ
シ、第２図に示す記録データ選択回路２のデータテーブ
ル構成図のテーブル２０１Ｔに記録すべきデータのアド
レスを設定し、このアドレスで示されるデ、−夕値をテ
ーブル２０２Ｔに格納しておく。３〜−７は、それぞれ
データを記録すべ含か否かをエレベータ−の動作状態に
応じて判断を行うデータ記録条件検出回路である。次に
、上記それぞれの検出回路の機能を簡単に説明する。検
出回路３はデータ記録の実施可能な状態を検出する機能
を、検出回路４Ｉｆｉデータ記録実施不可の状態を検出
する機能を、検出回路５はデータ記録を停止する状態を
検出する根囲を、検出回路６は指定されたデータが指定
値と一致した状態を検出する機能を、検出回路７は指定
されたデータが変化した状態を検出する機能をそれぞれ
備えている。なお、検出回路３〜７は、それぞれ記録デ
ータ選択回路２と同様、必要に応じて外部入力機器、す
なわち、捕捉条件設定器１５からの信号を入力して、捕
捉データの指定、捕捉条件の指定がなされ、エレベータ
−の動作状態判定を行うためのデータを任意に選択でき
る構成となっておシ、かつ、検出回路３〜７はそれぞれ
独立してそれらを設定可能になっている。そしてエレベ
ータ−の状態の判定社、選択されたデータのＡＮＤ、Ｏ
Ｒ，ＮＯＲ論理の任意の組合せを持つプログラム判定式
によって行われる。
以下、検出回路３を例にとって、その詳細について説明
する。
する。
第３図は第１図のデータ記録条件検出回路３のデータテ
ーブル構成図で、３０１Ｔ、３０２Ｔは検出回路３で使
用されるデータのデータテーブルである。テーブル３０
１Ｔには、エレベータ−動作状態を判定するためのデー
タのアドレスと、そのデータの正（負ン論理の指定とを
外部入力機器１５よυ入力する。テーブル３０２Ｔにハ
、テーブル３０１Ｔで定義されたデータのデータ値と、
それらのデータ値から演算されたデータ記録許可検出信
号とが出力される。
ーブル構成図で、３０１Ｔ、３０２Ｔは検出回路３で使
用されるデータのデータテーブルである。テーブル３０
１Ｔには、エレベータ−動作状態を判定するためのデー
タのアドレスと、そのデータの正（負ン論理の指定とを
外部入力機器１５よυ入力する。テーブル３０２Ｔにハ
、テーブル３０１Ｔで定義されたデータのデータ値と、
それらのデータ値から演算されたデータ記録許可検出信
号とが出力される。
以下、実際の使用例について、第３図と第４図に示した
第１図のデータ記録条件検出回路３の動作説明フローチ
ャートとを用ｉて説明する。
第１図のデータ記録条件検出回路３の動作説明フローチ
ャートとを用ｉて説明する。
データ記録許可条件として「エレベータ−が停止中で、
かど扉が開閉動作中でおる」という条件を設定した場合
、ドア開信号のアドレスをテーブル３０１ＴのＥＮＤＡ
Ｉ＞ｔ＋Ｑ、＋ＩＫ入力し、ＥＮＤＡＢ １は１０”（
正論理）とする。次に、ドア閉信号のアドレスをＥＮＤ
ＡＤ２＋０．＋１に入力し、ＥＮＤＡＢ ２は１０”（
正論理）とする。最後に、エレベータ−走行信号のアド
レスをＥＮＤＡＤ３＋０．＋１に入力し、ＥＮＤＡＢ
３ｔ−” １″（負論理）とする。以上が入力動作であ
る。以下、第４図のフローチャートに、したがい、ステ
ップ３１゜〜３３０での処理によシ、ドア開信号（正論
理］、ドア閉信号（正論理）、エレベータ−走行信号（
負論理）の値がそれぞれテーブル３０２ＴのＥＮＢＬＩ
〜３に格納される。次に、ステップ３４０〜３６０での
処理により、ＥＮＢＬＩとＥＮＢＬ２とのＯＲをとり、
その結果とＥＮＢＬ３とのＡＮＤをとって、その結果を
ステップ３７０，３８０でＥＮＤＬＦに格納する。なお
、ＥＮＤＬＦが１１”のときにデータ記録可能となる。
かど扉が開閉動作中でおる」という条件を設定した場合
、ドア開信号のアドレスをテーブル３０１ＴのＥＮＤＡ
Ｉ＞ｔ＋Ｑ、＋ＩＫ入力し、ＥＮＤＡＢ １は１０”（
正論理）とする。次に、ドア閉信号のアドレスをＥＮＤ
ＡＤ２＋０．＋１に入力し、ＥＮＤＡＢ ２は１０”（
正論理）とする。最後に、エレベータ−走行信号のアド
レスをＥＮＤＡＤ３＋０．＋１に入力し、ＥＮＤＡＢ
３ｔ−” １″（負論理）とする。以上が入力動作であ
る。以下、第４図のフローチャートに、したがい、ステ
ップ３１゜〜３３０での処理によシ、ドア開信号（正論
理］、ドア閉信号（正論理）、エレベータ−走行信号（
負論理）の値がそれぞれテーブル３０２ＴのＥＮＢＬＩ
〜３に格納される。次に、ステップ３４０〜３６０での
処理により、ＥＮＢＬＩとＥＮＢＬ２とのＯＲをとり、
その結果とＥＮＢＬ３とのＡＮＤをとって、その結果を
ステップ３７０，３８０でＥＮＤＬＦに格納する。なお
、ＥＮＤＬＦが１１”のときにデータ記録可能となる。
以上がデータ記録条件検出回路３の動作説明であるが、
データ記録条件検出回路４〜７も上記と同様に動作し、
これによシエレベーターの数多くの動作状態の中から、
捕捉したい状態のみを容易に選択設定することができ、
無意味なデータの蓄積をなくすることができる。
データ記録条件検出回路４〜７も上記と同様に動作し、
これによシエレベーターの数多くの動作状態の中から、
捕捉したい状態のみを容易に選択設定することができ、
無意味なデータの蓄積をなくすることができる。
以下、再び第１図について説明する。８はＡＮＤゲート
で、検出回路３の出力が″１”、検出回路４の出力が″
０″のときのみ＠１＃を出力し、これはデータ記録許可
が成立したことを意味する。
で、検出回路３の出力が″１”、検出回路４の出力が″
０″のときのみ＠１＃を出力し、これはデータ記録許可
が成立したことを意味する。
９は検出回路６の出力が１”、あるいは、検出回路７の
出力が＠１”のときに＠１″を出力するＯＲゲートで、
ＯＲゲート９の出力が＠１＃であることは、指定データ
の状態がデータ記録を許可する条件になっていることを
示す。１６ａはスイッチ、１０ｂは時限回路で、スイッ
チ１０ａは、データ記録停止条件が成立したときにデー
タ記録を即時停止するか、あるいは、停止条件成立時よ
９時間的に遅らせて停止するかを選択する。スイッチ１
０ａが閉路の場合には、検出回路５の出力が直ちにＡＮ
Ｄゲート１１に入力される。また、スイッチ１０ａが開
路の場合には、時限回路１０ｂを通して一定時間以降に
検出回路５の出力がＡＮＤゲート１１に入力される。す
なわち、スイッチ１０ａを開路にしておくと、データ記
録停止条件前後のデータを記録することが可能になる。
出力が＠１”のときに＠１″を出力するＯＲゲートで、
ＯＲゲート９の出力が＠１＃であることは、指定データ
の状態がデータ記録を許可する条件になっていることを
示す。１６ａはスイッチ、１０ｂは時限回路で、スイッ
チ１０ａは、データ記録停止条件が成立したときにデー
タ記録を即時停止するか、あるいは、停止条件成立時よ
９時間的に遅らせて停止するかを選択する。スイッチ１
０ａが閉路の場合には、検出回路５の出力が直ちにＡＮ
Ｄゲート１１に入力される。また、スイッチ１０ａが開
路の場合には、時限回路１０ｂを通して一定時間以降に
検出回路５の出力がＡＮＤゲート１１に入力される。す
なわち、スイッチ１０ａを開路にしておくと、データ記
録停止条件前後のデータを記録することが可能になる。
なお、ＡＮＤゲート１１は、データ記録を行うか否かの
判定を行い、検出回路３〜７の条件を加味して、データ
記録指令１１＃を出力する。ＡＮＤゲート１１よυ′デ
ータ記録指令が出力されると、ＡＮＤゲー）１２−１〜
１２−８が開かれ、第２図のテーブル２０２Ｔの記録デ
ータが記録アドレス制御部１３へ入力される。記録アド
レス制御部１３では、第５図に示した記録アドレス制御
部１３のデータテーブル構成図のテーブル１３００Ｔ
（エンドレスメモリ記録ステツプカウ゛ンタ： ８ＴＥ
ＰＣＴ）に次に記録するエンドレスメモリ部のステップ
数を記憶しておき、新しいデータが第２図のテーブル２
０２Ｔから送られてきたときに１つずつ更新する。８Ｔ
ＢＰＣＴは０００１からカウントアツプし、１０２５に
なったら０００１に復帰し、エンドレスメモリ１４の第
６図に示したデータテーブル構成図のテーブル１４ＱＯ
Ｔの５ＴＥＰＣＴの値に見合ったアドレスへテーブル２
０Ｔのデータを格納する。
判定を行い、検出回路３〜７の条件を加味して、データ
記録指令１１＃を出力する。ＡＮＤゲート１１よυ′デ
ータ記録指令が出力されると、ＡＮＤゲー）１２−１〜
１２−８が開かれ、第２図のテーブル２０２Ｔの記録デ
ータが記録アドレス制御部１３へ入力される。記録アド
レス制御部１３では、第５図に示した記録アドレス制御
部１３のデータテーブル構成図のテーブル１３００Ｔ
（エンドレスメモリ記録ステツプカウ゛ンタ： ８ＴＥ
ＰＣＴ）に次に記録するエンドレスメモリ部のステップ
数を記憶しておき、新しいデータが第２図のテーブル２
０２Ｔから送られてきたときに１つずつ更新する。８Ｔ
ＢＰＣＴは０００１からカウントアツプし、１０２５に
なったら０００１に復帰し、エンドレスメモリ１４の第
６図に示したデータテーブル構成図のテーブル１４ＱＯ
Ｔの５ＴＥＰＣＴの値に見合ったアドレスへテーブル２
０Ｔのデータを格納する。
また、検出回路５より″１＃が出力された場合は、デー
タ記録停止条件成立時のテーブル１４００Ｔのステップ
数と日時、分、秒をそれぞれ第５図のテーブル１３０１
ＴのＴＲ，ＧＳＴＰ、ＤＡＴＥ、ＨＯＵＲ。
タ記録停止条件成立時のテーブル１４００Ｔのステップ
数と日時、分、秒をそれぞれ第５図のテーブル１３０１
ＴのＴＲ，ＧＳＴＰ、ＤＡＴＥ、ＨＯＵＲ。
ＭＩＮＵＴＥ、８ＥＣＯＮＤに格納する。これによシ後
で記録データを読み出して、故障状態の解析などを行う
際にエンドレスメモリ１４の検索が容易になる。
で記録データを読み出して、故障状態の解析などを行う
際にエンドレスメモリ１４の検索が容易になる。
上記したように、本発明によれば、記録すべきエレベー
タ−制御装置からの信号を発生順序毎に複数個同時に記
憶でき、かつ、そのデータの記憶は故障捕捉に必要なエ
レベータ−状態のみに圧縮できるので、その内容を解析
することによシ、エレベータ−の故障箇所を容易に発見
することができるとめう効果がある。
タ−制御装置からの信号を発生順序毎に複数個同時に記
憶でき、かつ、そのデータの記憶は故障捕捉に必要なエ
レベータ−状態のみに圧縮できるので、その内容を解析
することによシ、エレベータ−の故障箇所を容易に発見
することができるとめう効果がある。
第１図は本発明のエレベータ−制御状態捕捉装置の一実
施例を示すブロック図、第２図は第１図の記録データ選
択回路のデータテーブル構成図い、第３図は第１図のデ
ータ記録条件検出回路３のデータテーブル構成図、第４
図は第１図のデータ記録条件検出回路３の動作説明フロ
ーチャート、第５図は第１図の記録アドレス制御部のデ
ータテーブル構成図、第６図は第１のエンドレスメモリ
のデータテーブル構成図である。 １・・・エレベータ−制御装置のメモリ、２・・・記録
データ選択回路、３〜７・・・データ記録条件検出回路
、８、 １１−ＡＮＤゲート、 ９ ・ ＯＲゲート、
１０ａ・・・スイッチ、１ｏｂ・・・時限回路、１２−
１〜１２−８・・・ＡＮＤゲート、１３・・・記録アド
レス制御部、第４０ Ｓ層 ７Ｅ７
施例を示すブロック図、第２図は第１図の記録データ選
択回路のデータテーブル構成図い、第３図は第１図のデ
ータ記録条件検出回路３のデータテーブル構成図、第４
図は第１図のデータ記録条件検出回路３の動作説明フロ
ーチャート、第５図は第１図の記録アドレス制御部のデ
ータテーブル構成図、第６図は第１のエンドレスメモリ
のデータテーブル構成図である。 １・・・エレベータ−制御装置のメモリ、２・・・記録
データ選択回路、３〜７・・・データ記録条件検出回路
、８、 １１−ＡＮＤゲート、 ９ ・ ＯＲゲート、
１０ａ・・・スイッチ、１ｏｂ・・・時限回路、１２−
１〜１２−８・・・ＡＮＤゲート、１３・・・記録アド
レス制御部、第４０ Ｓ層 ７Ｅ７
Claims (1)
- 【特許請求の範囲】 １、 エレベータ−を制御するためのデータが格納され
ているエレベータ−制御装置のメモリに格納されたデー
タ群の中から任意の記録すべきデータを選択する記録デ
ータ選択回路と、前記データを記録すべきか否かを前記
エレベータ−の動作状態に応じて判断する判断手段と、
該判断手段の出力によって前記記録データ選択回路から
記録アドレス制御部に入力する出力を制御して前記記録
すべきデータの記憶あるいは破棄を行う制御手段とを備
えた記録装置より々ることを特徴とするエレベータ−制
御状態捕捉装置。 ２ 前記判断手段は、前記制御装置の複数個のデータを
アドレス指定により自由に選択する手段と、前記複数個
のデータのＡＮＤ、ＯＲ，ＮＯＴの任意の組合せをもつ
プログラム判定式によって前記エレベータ−の動作状態
の判定を行う手段とを備えている特許請求の範囲第１項
記載のエレベータ−制御状態捕捉装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57147542A JPS5939668A (ja) | 1982-08-27 | 1982-08-27 | エレベ−タ−制御状態捕捉装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57147542A JPS5939668A (ja) | 1982-08-27 | 1982-08-27 | エレベ−タ−制御状態捕捉装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5939668A true JPS5939668A (ja) | 1984-03-05 |
Family
ID=15432671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57147542A Pending JPS5939668A (ja) | 1982-08-27 | 1982-08-27 | エレベ−タ−制御状態捕捉装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939668A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145167U (ja) * | 1984-03-07 | 1985-09-26 | 株式会社日立ビルシステムサービス | エレベ−タ保守装置 |
| JPS63310485A (ja) * | 1987-06-12 | 1988-12-19 | 三菱電機株式会社 | エレベ−タの故障解析装置 |
| JPH01180473U (ja) * | 1988-06-09 | 1989-12-26 | ||
| US5027299A (en) * | 1988-08-04 | 1991-06-25 | Mitsubishi Denki Kabushiki Kaisha | Elevator testing apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5450769A (en) * | 1977-09-30 | 1979-04-20 | Hitachi Ltd | Trouble diagnosing memory system |
-
1982
- 1982-08-27 JP JP57147542A patent/JPS5939668A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5450769A (en) * | 1977-09-30 | 1979-04-20 | Hitachi Ltd | Trouble diagnosing memory system |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145167U (ja) * | 1984-03-07 | 1985-09-26 | 株式会社日立ビルシステムサービス | エレベ−タ保守装置 |
| JPS63310485A (ja) * | 1987-06-12 | 1988-12-19 | 三菱電機株式会社 | エレベ−タの故障解析装置 |
| JPH01180473U (ja) * | 1988-06-09 | 1989-12-26 | ||
| US5027299A (en) * | 1988-08-04 | 1991-06-25 | Mitsubishi Denki Kabushiki Kaisha | Elevator testing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3771146A (en) | Data processing system interrupt arrangements | |
| JPH07105699A (ja) | Ｆｉｆｏメモリの誤動作検出方法及び装置 | |
| JPS5939668A (ja) | エレベ−タ−制御状態捕捉装置 | |
| JPS5939782B2 (ja) | トレ−サ | |
| JP2682373B2 (ja) | エレベータの制御装置 | |
| JPS6232510A (ja) | シ−ケンサの異常診断装置 | |
| JP2572386B2 (ja) | 故障診断装置 | |
| JP2613913B2 (ja) | 半導体集積回路 | |
| JP2940000B2 (ja) | シングルチップマイクロコンピュータ | |
| SU1231507A1 (ru) | Устройство дл обмена информацией двух электронно-вычислительных машин | |
| SU1381429A1 (ru) | Многоканальное устройство дл программного управлени | |
| JPS6240273B2 (ja) | ||
| JPH0348944A (ja) | エラー情報記憶方式 | |
| JPS60235252A (ja) | 状態履歴記憶装置 | |
| JPS6227422B2 (ja) | ||
| JPS57182860A (en) | Data processing device | |
| JPS61109433A (ja) | 系統情報記録装置 | |
| JPH05342063A (ja) | トレーサ回路 | |
| JPH046962B2 (ja) | ||
| JPS6222080A (ja) | 集積回路 | |
| JPH04238549A (ja) | 情報トレース方式 | |
| JP2000090138A (ja) | 論理回路の故障シミュレーション方法および故障シミュレータ | |
| JPH04359326A (ja) | 履歴情報記録方式 | |
| JPS5810249A (ja) | 状態履歴記憶方式 | |
| JPH0194415A (ja) | デジタル信号入力処理方式 |