JPS5939139A - 無瞬断回線切替装置 - Google Patents
無瞬断回線切替装置Info
- Publication number
- JPS5939139A JPS5939139A JP57149481A JP14948182A JPS5939139A JP S5939139 A JPS5939139 A JP S5939139A JP 57149481 A JP57149481 A JP 57149481A JP 14948182 A JP14948182 A JP 14948182A JP S5939139 A JPS5939139 A JP S5939139A
- Authority
- JP
- Japan
- Prior art keywords
- transmission signal
- circuit
- clock
- data
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
囚 発明の技術分野
本発明は、無瞬断回線切替装置、特にエラスティック・
メモリを用いて現用伝送信号を予備用伝送信号に無瞬断
の下で切替える切替装置において、従来エラスティック
・メモリが同期切替機能部分と速度変換機能部分とに夫
々もうけられていたのを単一化して、同期切替兼速度変
換ユニットを形成せしめた無瞬断回線切替装置に関する
ものである。
メモリを用いて現用伝送信号を予備用伝送信号に無瞬断
の下で切替える切替装置において、従来エラスティック
・メモリが同期切替機能部分と速度変換機能部分とに夫
々もうけられていたのを単一化して、同期切替兼速度変
換ユニットを形成せしめた無瞬断回線切替装置に関する
ものである。
（Ｂｌ 技術の背景と問題点
デジタル時分割多重通信においでは、予備システムをも
うけ、現用システムの回線断を予備システムへの切替え
によって救済している。無瞬断切替えでは、フェージン
グの劣化速度が最大１００ｄｂ／８．ｃであることを考
慮して現用システムが回線断に到る前に予備システムへ
の切替を完了させている。また。
うけ、現用システムの回線断を予備システムへの切替え
によって救済している。無瞬断切替えでは、フェージン
グの劣化速度が最大１００ｄｂ／８．ｃであることを考
慮して現用システムが回線断に到る前に予備システムへ
の切替を完了させている。また。
フェージング時には現用システムと予備システムとの伝
搬遅延時間差が±５０ｎｓの範囲内で変動するが。
搬遅延時間差が±５０ｎｓの範囲内で変動するが。
これを自動的に吸収し無瞬断切替を行っている。
このような無瞬断回線切替装置受端側は、従来。
第１図図示の如き構成を有している。図中の符号１は現
用フレーム同期回路であって現用伝送信号についてのフ
レーム同期を行って当該信号を受信するもの、２は予備
用フレーム同期回路であって予備用伝送信号について同
様な受信を行うもの。
用フレーム同期回路であって現用伝送信号についてのフ
レーム同期を行って当該信号を受信するもの、２は予備
用フレーム同期回路であって予備用伝送信号について同
様な受信を行うもの。
３は分配回路であって予備用伝送信号を分配するもの、
４は同期切替回路であって現用伝送信号を予備用伝送信
号に無瞬断で切替えるもの、５は速度変換回路でデータ
のみを抽出するなど速度変換を行うものを表わしている
。
４は同期切替回路であって現用伝送信号を予備用伝送信
号に無瞬断で切替えるもの、５は速度変換回路でデータ
のみを抽出するなど速度変換を行うものを表わしている
。
同期切替回路４は、第２図に示される如き構成をそなえ
ており９図中の符号６はエラスティック・メモリ、７は
現用ライト・カウンタであって現用伝送信号中のクロッ
クに対応して上記メモリ６上に書込みを行わせるもの、
８は予備用ライト・カウンタであって予備用信号中のク
ロックに対応してカウント値を更新してゆくもの、９は
リード・カウンタであっていわばエラスティック・メモ
リ６に対するリード・アクセス・アドレスを供給するも
の、１０はマルチプレクサであってメモリ６からの出力
を選択するもの、１１は位相比較器。
ており９図中の符号６はエラスティック・メモリ、７は
現用ライト・カウンタであって現用伝送信号中のクロッ
クに対応して上記メモリ６上に書込みを行わせるもの、
８は予備用ライト・カウンタであって予備用信号中のク
ロックに対応してカウント値を更新してゆくもの、９は
リード・カウンタであっていわばエラスティック・メモ
リ６に対するリード・アクセス・アドレスを供給するも
の、１０はマルチプレクサであってメモリ６からの出力
を選択するもの、１１は位相比較器。
１２はロー・バス・フィルタ、１３は電圧制御発振器、
１４はスイッチを表わしでいる。なお図示の要素９．１
１．１２．１３はフェーズ・ｐツクド・ループ（ＰＬＬ
）を構成しでいる。
１４はスイッチを表わしでいる。なお図示の要素９．１
１．１２．１３はフェーズ・ｐツクド・ループ（ＰＬＬ
）を構成しでいる。
現用伝送信号中のクロックに対応して現用ライト・カウ
ンタ７の値が更新され、当該カウンタ７の内容にもとづ
いてメモリ６にライト・アクセスが行われる。これによ
って現用伝送信号がメモリ６に書込まれてゆく。一方、
予備用信号は図示スイッチ１４に導びかれると共に、当
該予備用信号のクロックはライト・カウンタ８に供給さ
れてカウント値が更新される。メモリ６の内容は、 Ｐ
ＬＬを構成するリード・カウンタ９の内容に対応してマ
ルチプレクサ１０によって抽出されてスイッチ１４に導
びかれる。なおリード・カウンタ９の内容は、ＰＬＬに
よってライト・カウンタ８に同期化されている形となっ
ている。したがって、メモリ６に書込まれた現用伝送信
号が、予備用伝送信号のクロックに同期化されてメモリ
６から読出される形となる。
ンタ７の値が更新され、当該カウンタ７の内容にもとづ
いてメモリ６にライト・アクセスが行われる。これによ
って現用伝送信号がメモリ６に書込まれてゆく。一方、
予備用信号は図示スイッチ１４に導びかれると共に、当
該予備用信号のクロックはライト・カウンタ８に供給さ
れてカウント値が更新される。メモリ６の内容は、 Ｐ
ＬＬを構成するリード・カウンタ９の内容に対応してマ
ルチプレクサ１０によって抽出されてスイッチ１４に導
びかれる。なおリード・カウンタ９の内容は、ＰＬＬに
よってライト・カウンタ８に同期化されている形となっ
ている。したがって、メモリ６に書込まれた現用伝送信
号が、予備用伝送信号のクロックに同期化されてメモリ
６から読出される形となる。
通常の状態の下では、スイッチ１４はマルチプレクサ１
０からの出力を「切替後信号Ｊとしで出力している。し
かし、現用伝送信号に瞬断が生じり場合、スイッチ１４
はタイミングを合わせて予備用伝送信号側を出力するよ
うに制御され、実質上瞬断を意識させないで無瞬断切替
を行う、第２図図示の構成によって出力された信号は、
第１図図示の速度変換回路５に導びかれる。該速度変換
回路５は、第３°図図示の如き構成をそなえている。
０からの出力を「切替後信号Ｊとしで出力している。し
かし、現用伝送信号に瞬断が生じり場合、スイッチ１４
はタイミングを合わせて予備用伝送信号側を出力するよ
うに制御され、実質上瞬断を意識させないで無瞬断切替
を行う、第２図図示の構成によって出力された信号は、
第１図図示の速度変換回路５に導びかれる。該速度変換
回路５は、第３°図図示の如き構成をそなえている。
第３図において、符号１５はエラスティック・メモリ、
１６はライト・カウンタ、１７はリード・カウンタ、１
８はマルチプレクサ、１９は位相比較器、２０はロー・
パス・フィルタ、２１は電圧制御発振器、２２はアンド
回路を表わしている。
１６はライト・カウンタ、１７はリード・カウンタ、１
８はマルチプレクサ、１９は位相比較器、２０はロー・
パス・フィルタ、２１は電圧制御発振器、２２はアンド
回路を表わしている。
なお図示の要素１７．１９，２０．２１はＰＬＬを構成
しでいる。
しでいる。
速度変換回路５は、切替後信号中の所定のデータ信号即
ちフレーム・ビットなどを除いたデータ信号のみを選択
して、所定の速度で出方する機能をもっている。
ちフレーム・ビットなどを除いたデータ信号のみを選択
して、所定の速度で出方する機能をもっている。
第２図図示の［切替後信号ｊはエラスティック・メモリ
１５に供給され、りｐツクはアンド回路２２に供給され
る。第３図図示の禁止パルスは。
１５に供給され、りｐツクはアンド回路２２に供給され
る。第３図図示の禁止パルスは。
上記フレーム・ビットなどが到来するタイミングに合わ
せて論理ｒＯＪとされる。この結果、メモリ１５上には
、フレーム・ビットなどを除かれた信号のみが書込まれ
る。一方、ライト・カウンタ１６に同期化されたＰＬＬ
によって、リード・カウンタ１７の内容にもとづいて、
メモリ１５の内容が取出される。
せて論理ｒＯＪとされる。この結果、メモリ１５上には
、フレーム・ビットなどを除かれた信号のみが書込まれ
る。一方、ライト・カウンタ１６に同期化されたＰＬＬ
によって、リード・カウンタ１７の内容にもとづいて、
メモリ１５の内容が取出される。
従来上述の如く構成されており１１２図図示の同期切替
回路４と第３図図示の速度変換回路５とは、類似した回
路構成をもっているが１両者全く異なる目的をもつもの
であることから夫々にもうけられていた。
回路４と第３図図示の速度変換回路５とは、類似した回
路構成をもっているが１両者全く異なる目的をもつもの
であることから夫々にもうけられていた。
ｔｃ） 発明の目的と構成
本発明は、上記の点に鑑み、上記同期切替回路と上記速
度変換回路とを単一め回路構成即ち同期切替兼速度変換
ユニットによって構成せしめて全体構成を簡易化、ジッ
タの現象および同期引込み時間の短縮を目的としている
。そしてそのため１本発明の無瞬断回線切替装置は、現
用伝送信号と予備用伝送信号とを夫々伝送せしめると共
に、受信側において、上記現用伝送信号と上記予備用伝
送信号とを夫々フレーム同期回路を介して受信し、上記
現用伝送信号のデータを当該現用伝送信号のクロックに
同期して格納した上で上記予備用伝送信号のクロックに
同期して抽出するエラスティック・メモリを有する同期
切替回路によって上記現用伝送信号のデータと上記予備
用伝送信号のデータとを同期切替可能とし、更に当該切
替え後の伝送信号のデータについて速度変換を行うよう
構成されるデジタル時分割多重無線通信方式における無
瞬断回線切替装置において。
度変換回路とを単一め回路構成即ち同期切替兼速度変換
ユニットによって構成せしめて全体構成を簡易化、ジッ
タの現象および同期引込み時間の短縮を目的としている
。そしてそのため１本発明の無瞬断回線切替装置は、現
用伝送信号と予備用伝送信号とを夫々伝送せしめると共
に、受信側において、上記現用伝送信号と上記予備用伝
送信号とを夫々フレーム同期回路を介して受信し、上記
現用伝送信号のデータを当該現用伝送信号のクロックに
同期して格納した上で上記予備用伝送信号のクロックに
同期して抽出するエラスティック・メモリを有する同期
切替回路によって上記現用伝送信号のデータと上記予備
用伝送信号のデータとを同期切替可能とし、更に当該切
替え後の伝送信号のデータについて速度変換を行うよう
構成されるデジタル時分割多重無線通信方式における無
瞬断回線切替装置において。
上記現用伝送信号のデータを当該現用伝送信号のクロッ
クに同期して格納すると共に上記予備用伝送信号のクロ
ックに同期して抽出するエラスティック・メモリ、上記
予備用伝送信号のクロックに同期化されるフェーズ・ロ
ックド・ループ回路。
クに同期して格納すると共に上記予備用伝送信号のクロ
ックに同期して抽出するエラスティック・メモリ、上記
予備用伝送信号のクロックに同期化されるフェーズ・ロ
ックド・ループ回路。
該フェーズ・ロックド・ループ回路からの出力によって
上記エラスティック・メモリからの出力を選択するマル
チプレクサ、当該マルチプレクサの出力と上記予備用伝
送信号のデータとのいずれかを切替えるスイッチ部をそ
なえ、かつ上記予備用伝送１号のクロックのうちの所望
のクロックのみを選択的に抽出するクロック抽出機構を
そなえた同期切替兼速度変換ユニットを有し、上記フェ
ーズ・ロックド・ループは上記クロック抽出機構によっ
て抽出されたり四ツクに同期化せしめられるよう制御さ
れることを特徴としている。以下図面を参照しつつ説明
する。
上記エラスティック・メモリからの出力を選択するマル
チプレクサ、当該マルチプレクサの出力と上記予備用伝
送信号のデータとのいずれかを切替えるスイッチ部をそ
なえ、かつ上記予備用伝送１号のクロックのうちの所望
のクロックのみを選択的に抽出するクロック抽出機構を
そなえた同期切替兼速度変換ユニットを有し、上記フェ
ーズ・ロックド・ループは上記クロック抽出機構によっ
て抽出されたり四ツクに同期化せしめられるよう制御さ
れることを特徴としている。以下図面を参照しつつ説明
する。
（Ｄ） 発明の実施例
第４図は本発明の一実施例構成、第５図は本発明に用い
る同期切替兼速度変換ユニットの一実施例構成を示す。
る同期切替兼速度変換ユニットの一実施例構成を示す。
ＡＰ４図および第５図において１図中の符号は片１図な
いし第３図に対応し、２３は本発明にいう同期切替兼速
度変換ユニット、２４はアンド回路を表わしている。
いし第３図に対応し、２３は本発明にいう同期切替兼速
度変換ユニット、２４はアンド回路を表わしている。
第１図ないし第３図と、第４図ないし第５図とを対比す
ると判る如く１本発明の場合、従来構成の場合の同期切
替回路４と速度変換回路５とが一体化されて、同期切替
兼速度変換ユニット２３となっている。そして、同期切
替兼速度変換ユニット２３内において、エラスティック
・メモリ６（１５）などが第２図図示構成のものと第３
図図示構成のものとを兼用した形となっている。
ると判る如く１本発明の場合、従来構成の場合の同期切
替回路４と速度変換回路５とが一体化されて、同期切替
兼速度変換ユニット２３となっている。そして、同期切
替兼速度変換ユニット２３内において、エラスティック
・メモリ６（１５）などが第２図図示構成のものと第３
図図示構成のものとを兼用した形となっている。
第４図図示の構成については第１図図示の構成と同じ働
らきを行うので説明を省略する。牙５図において・通常
の状態の下では次のように動作する。即ち、第２図図示
の場合と同様に、エラスティック・メモ！ｊ ６ （１
５）上に現用伝送信号が現用伝送信号のクロックに同期
して書込まれる。しかし、第５図図示の場合、現用伝送
信号上のフレーム・ビットなどに対応してアンド回路２
４が一時オフされるために（禁止パルスによって）、ラ
イト・カウンタ７の内容にもとづいて、メモリ６（１５
）上にはフレーム・ビットなどを除いたデータが書込ま
れる形となる。
らきを行うので説明を省略する。牙５図において・通常
の状態の下では次のように動作する。即ち、第２図図示
の場合と同様に、エラスティック・メモ！ｊ ６ （１
５）上に現用伝送信号が現用伝送信号のクロックに同期
して書込まれる。しかし、第５図図示の場合、現用伝送
信号上のフレーム・ビットなどに対応してアンド回路２
４が一時オフされるために（禁止パルスによって）、ラ
イト・カウンタ７の内容にもとづいて、メモリ６（１５
）上にはフレーム・ビットなどを除いたデータが書込ま
れる形となる。
一方、予備用伝送信号上のフレ／ム・′ビットなどを除
いたデータに対応℃て、ライト・カラン、り８（１６）
が更新される。これは、ちょうど第３図図示のライト・
カウンタ１６の内容が更新されてゆく状態に対応してい
る。したがって、要素９（１７）、１１ （１９）、１
２ （２０）、１３ （２１）に対応するＰＬＬはライ
ト・カウンタ８（１６）に同期した形となり、リード・
カウンタ９ （１７）の内容によってマルチプレクサ１
０（１８）から出力されるものは、予備用伝送信号中の
クロックに同期した形のものであって現用伝送信号中の
データ信号となる。また、スイッチ１４に供給されるも
のは１分配ｌ弓路中にもうけられた速度変換回路により
予備用伝送信号中のフレーム・ビットなどを除いたデー
タとなっている。
いたデータに対応℃て、ライト・カラン、り８（１６）
が更新される。これは、ちょうど第３図図示のライト・
カウンタ１６の内容が更新されてゆく状態に対応してい
る。したがって、要素９（１７）、１１ （１９）、１
２ （２０）、１３ （２１）に対応するＰＬＬはライ
ト・カウンタ８（１６）に同期した形となり、リード・
カウンタ９ （１７）の内容によってマルチプレクサ１
０（１８）から出力されるものは、予備用伝送信号中の
クロックに同期した形のものであって現用伝送信号中の
データ信号となる。また、スイッチ１４に供給されるも
のは１分配ｌ弓路中にもうけられた速度変換回路により
予備用伝送信号中のフレーム・ビットなどを除いたデー
タとなっている。
上記通常の状態の下で、現用伝送信号に瞬断が生じたと
すると、スイッチ１４において、第２図図示の場合と同
様に予備用伝送信号側に切替えられる。即ち無瞬断切替
が行われる。
すると、スイッチ１４において、第２図図示の場合と同
様に予備用伝送信号側に切替えられる。即ち無瞬断切替
が行われる。
（Ｅ） 発明の詳細
な説明した如く２本発明によれば、従来の構成（第１図
）中の同期切替回路４と速度変換回路５とを一体化した
同期切替兼速度変換ユニットを用いるようにしている。
）中の同期切替回路４と速度変換回路５とを一体化した
同期切替兼速度変換ユニットを用いるようにしている。
この結果１回路構成が大幅に簡易化され、同時にジッタ
の現象と同期引込み時間の短縮を計ることが可能である
。
の現象と同期引込み時間の短縮を計ることが可能である
。
第１図ないし第３図は従来の構成例、第４図は本発明の
一実施例全体図、第５図は第４図図示の同期切替兼速度
変換ユニットの一実施例構成を示す。 図中、■は現用フレーム同期回路、２は予備用フレーム
同期回路、３は分配回路、Ｇ（１５）はエラスティック
・メモリ、７．８（１６）はライト・カウンタ、９（１
７）はリード・カウンタ、 １０（１８）はマルチプ
レクサ、９（１７）と１．１（１９）と１２（２０）と
１３（２１）とはＰＬＬ、１４はスイッチ、２３は同期
切替兼速度変換ユニットを表わしている。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛（外１名）’Ｉｔ”１０
一実施例全体図、第５図は第４図図示の同期切替兼速度
変換ユニットの一実施例構成を示す。 図中、■は現用フレーム同期回路、２は予備用フレーム
同期回路、３は分配回路、Ｇ（１５）はエラスティック
・メモリ、７．８（１６）はライト・カウンタ、９（１
７）はリード・カウンタ、 １０（１８）はマルチプ
レクサ、９（１７）と１．１（１９）と１２（２０）と
１３（２１）とはＰＬＬ、１４はスイッチ、２３は同期
切替兼速度変換ユニットを表わしている。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛（外１名）’Ｉｔ”１０
Claims (1)
- 【特許請求の範囲】 現用伝送信号と予備用伝送信号とを夫々伝送せしめると
共に、受信側において、上記現用伝送信号と上記予備用
伝送信号とを夫々フレーム同期回路を介して受信し、上
記現用伝送信号のデータを当該現用伝送信号のクロック
に同期して格納した上で上記予備用伝送信号のクロック
に同期して抽出するエラスティック・メモリを有する同
期切替回路によって上記現用伝送信号のデータと上記予
備用伝送信号のデータとを同期切替可能とし、史に当該
切替え後の伝送信号のデータについて速度変換を行うよ
う構成されるデジタル時分割多重無線通信方式における
無瞬断回線切替装置において。 上記現用伝送信号のデータを当該現用伝送信号のクロッ
クに同期して格納すると共に上記予備用伝送信号のクロ
ックに同期して抽出するエラスティック・メモリ、上記
予備用伝送信号のクロックに同期化されるフェーズ・ロ
ックド・／ｌ／−’：Ｑ回路を該フェーズ・ロックド・
ループ回路からの出方によって上記エラスティック・メ
モリからの出方を選択するマルチプレクサ、当該マルチ
プレクサの出力と上記予備用伝送信号のデータとのいず
れかを切替えるスイッチ部をそなえ、かつ上記予備用伝
送信号のクロックのうちの所望のクロックのみを選択的
に抽出するクロック抽出機構をそなえた同期切替兼速度
変換ユニットを有し、上記フェーズ・ロックド・ループ
は上記クロック抽出機構によって抽出されたクロックに
同期化せしめられるよう制御されることを特徴とする無
瞬断回線切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57149481A JPS5939139A (ja) | 1982-08-27 | 1982-08-27 | 無瞬断回線切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57149481A JPS5939139A (ja) | 1982-08-27 | 1982-08-27 | 無瞬断回線切替装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5939139A true JPS5939139A (ja) | 1984-03-03 |
Family
ID=15476088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57149481A Pending JPS5939139A (ja) | 1982-08-27 | 1982-08-27 | 無瞬断回線切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939139A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117430A (ja) * | 1985-11-18 | 1987-05-28 | Furukawa Electric Co Ltd:The | 光線路の無瞬断切替方法 |
| JPH01235431A (ja) * | 1988-03-16 | 1989-09-20 | Fujitsu Ltd | ディジタル通信方式の中間中継局 |
| JPH03272231A (ja) * | 1990-03-22 | 1991-12-03 | Nec Corp | 伝送路切替方式 |
| JPH0442625A (ja) * | 1990-06-08 | 1992-02-13 | Nec Corp | 光端局装置 |
-
1982
- 1982-08-27 JP JP57149481A patent/JPS5939139A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117430A (ja) * | 1985-11-18 | 1987-05-28 | Furukawa Electric Co Ltd:The | 光線路の無瞬断切替方法 |
| JPH01235431A (ja) * | 1988-03-16 | 1989-09-20 | Fujitsu Ltd | ディジタル通信方式の中間中継局 |
| JPH03272231A (ja) * | 1990-03-22 | 1991-12-03 | Nec Corp | 伝送路切替方式 |
| JPH0442625A (ja) * | 1990-06-08 | 1992-02-13 | Nec Corp | 光端局装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5577075A (en) | Distributed clocking system | |
| US7145920B2 (en) | SDH transmission apparatus and frame timing re-clocking method for SDH transmission apparatus | |
| JPS5939139A (ja) | 無瞬断回線切替装置 | |
| US4355386A (en) | Time-division multiplex digital switching network for a PCM telephone exchange system utilizing duplicate connecting field installations | |
| CN100563171C (zh) | 一种提高bits设备输出可靠性的方法及系统 | |
| JPH0213499B2 (ja) | ||
| JP2007221259A (ja) | 無瞬断切り替え装置 | |
| JPH09321723A (ja) | 無瞬断回線切替え装置及び方法 | |
| JPH1117669A (ja) | 位相同期回路 | |
| CN206658207U (zh) | 一种msap多业务接入平台 | |
| KR100848893B1 (ko) | 이동통신 시스템의 망동기용 클럭 공급 장치 및 그 방법 | |
| JP3455474B2 (ja) | ディジタル交換装置およびその装置のデータ交換方法 | |
| JPH05235976A (ja) | 通信スイッチ | |
| JP3842534B2 (ja) | 伝送装置 | |
| JP2722903B2 (ja) | 同期網無線電送システム | |
| CN100578981C (zh) | 采用异步帧脉冲解决光网络中系统时钟和帧脉冲变化的方法 | |
| JP2611246B2 (ja) | 無瞬断同期切替装置 | |
| JP2918943B2 (ja) | 位相同期回路 | |
| JP2746683B2 (ja) | クロック位相制御回路 | |
| JP3283418B2 (ja) | 冗長系出力切替回路及び交換機 | |
| JPS5911057A (ja) | スタツフ同期回路 | |
| JPH06120918A (ja) | 回線切替装置の受信部 | |
| JP3274062B2 (ja) | ビット位相同期回路 | |
| JPS5816772B2 (ja) | 同期方式 | |
| KR20040083860A (ko) | 비동기전송모드 교환기의 스위치/망동기 장치 |