JPS5939032A - 電荷結合素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は電荷結合素子に関し、特に暗電流を低減した構
造のものを提供するものである。

背景技術 ２化領域内で転送させることにより信号遅延を行なうこ
とを基本動作原理としている。従って半導体空乏化領域
で熱励起により発生する暗電流は信号電荷パケットを汚
すことになり、グイナミソクレンジの低下及びノイズの
増大を招く。上記暗電流の生成箇所は、良く知られてい
るように半導体基板側の空乏化領域と、半導体・絶縁膜
界面とに大別される。即ち、バルク中の欠陥等によるト
ラップ準位を介する生成及び半導体　絶縁膜界面に存在
する表面準位を介する生成である。

ここで半導体基板としてシリコンを用いる通常のＣＣＤ
においては、シリコン・ウェハの裏面にリン拡散を行な
うゲッタリング法と呼ばれる処理によりバルク中の欠陥
は大幅に低下する。さらに近年は、シリコン中の酸素濃
度を適変に選びアニール処理することにより、ウェハ表
面近傍のバルクを無欠陥層とするイントリンシック・ゲ
ッタリング法によりバルク欠陥がほとんど無い状態にす
るで発生する暗電流のうちバルク側からの寄与は非常に
小さくなり、大部分は表面準位を介する表面からの寄与
となってきている。

目　　的 本発明はこのような表面から発生する暗電流を信号電荷
と分離し、転送チャネル外へ排除する手段を提供するも
のである。以下図面を用いて詳細に説明する。

実施例 第１図（ａ）は本発明による電荷結合素子の転送チャネ
ル部を示すもので、転送チャネル部の転送方向に直角方
向での断面である。ｐ＋チャネルストップ領域に挾まれ
た基板領域に、基板をｐ形としてｎ形及びｐ形の層が埋
込みチャネルとして形成されている。尚以下では、基板
はｐ形、該基板上のより表面側に位置する第１層はｎ形
、表面側の第２層はｐ形であり、信号電荷は電子の場合
を示すが、各半導体層の導電形が上記と反対であり信号
電荷は正孔の場合においても同様に議論すること一賜、 舛函熊である。第１図（ｂ）は第１図（ａ）における構
造のチャネルに、高いゲート電圧あるいは低いゲート電
圧を印加した場合のポテンシャルを示したものである。

即ち第１図（ａ）において基板濃度、第１層及び第２層
の濃度プロファイル、ゲート絶縁膜厚を適当に選ぶこと
により、第１層中にポテンシャルの極大点、第２層中に
ポテンシャルの極小点を持つポテンシャル・プロファイ
ルを広いゲート電圧領域にわたって持たせることが可能
となる。

この場合、信号電荷を第１層中のポテンシャル極大点に
保持すれば、絶縁膜界面で発生する暗電流電荷と分離す
ることが可能となる。即ち、絶縁膜界面での電子・正孔
対生成により生じる暗電流電荷のうち、正孔は転送チャ
ネル両側のｐ＋チャネルストップ領域を介して基板側へ
排除される。これは第１図（ｃ）に等電位を結んで示し
たポテンシャルの空間分布より明らかである。一方界面
で生成される暗電流電荷のうち電子は界面がポテンシャ
ルの極大点であるから界面で保持され信号電荷と混じる
ことはない。

一竿ま第１図（ｂ）においてポテンシャルの極大点と極
小点の電位差をΔ■１、極小点と表面ポテンシャル（半
導体・絶縁膜界面のポテンシャル）との電位差をΔＶ２
とすると、ゲート電圧が変位しても常にΔＶ１λ４ｖ、
Δｖ２λ１０■：０．３ｖが成立するならば信号電荷を
ゲート電極のクロックにより転送動作させても、信号電
荷と界面電荷は各々分離されたまま同一方向へ転送され
ることとなる。従って界面電荷のみ転送チャネル外へ排
除することが可能であれば、信号電荷に寄与する暗電流
はノくルク成分のみとなり実質的な暗電流は大幅に低下
する。

第２図は界面電荷排除法の１手法を示したもので、転送
チャネル途中に界面電荷掃き出し領域を設けるものであ
る。第２図（ａ）’、　（ｂ）に平面パターンを示す。

なおここでは４相駆動の場合を示すが、３相駆動、２相
駆動等他の駆動モードにても同様に議論することが可能
である。まず基板半導体上にゲート絶縁膜を介して１層
目電極１を形成した後、電極１をマスクとして前記ｎ形
第１層領域及び、ｐ形第２層領域をイオン注入技術によ
り形成す及び３層目電極３を形成する。これにより転送
チャネル部は前記ｐｎｐ　３層構造であり、電極１下は
表面チャネル構造となる。第２図（Ｃ）はこれらチャネ
ル構造の違いによるポテンシャル関係を示したもので曲
線２１は表面チャネル、曲線２２は電荷がある場合のｐ
ｎｐチャネル、曲線２３は電荷がない場合のｐｎｐチャ
ネルのポテンシャルを示す。これよりゲート電極電位が
クロック動作する範囲内においては常に表面チャネル部
の表面ポテンシャルはｐｎｐチャネル部の表面ポテンシ
ャルより深く、かつ両者の電位差はｐｎｐチャネル表面
に電荷が存在することにより増大することが明らかであ
る。従って、ｐｎｐチャネル部の界面電荷は表面チャネ
ル側へ流出する。一方、ｐｎｐチャネルのｎ層部信号電
荷は表面側０層領域に生じるバリヤのため表面チャネル
側へ流出することは防止されている。この関係は第２図
（ｄ）に模式的に示されている。

加されるクロックにより同一方向へ転送されるが、電極
１に隣接する電極２の下へ達すると、上記関係から界面
電荷のみ電極ｌのゲート下を通り界面電荷吸い出しドレ
イン４へ排除される。ここで第２図（ａ）は転送チャネ
ル途中に上記構造を設けたものであり、第２図（ｂ）は
転送の最終段に設けた例である。結局、信号電荷のみが
出力ゲー）ＯＧを介して検出ダイオード５へ流出する。

他の実施例 第３図は界面電荷排除法の別の手法を示したものである
。第３図（ａ）は転送チャネルを転送方向に平行に切断
した断面を示すものである。ここで電極は１層目６．２
層目７の２層構造である。前記ｐｎｐチャネルの表面側
９層ないしｎ層の濃度分布形状を電極６の下側と電極７
の下側とで変えて２相駆動動作させる。例えば、まずｐ
基板上にｎ層及びｐ層をイオン注入法ないしエピタキシ
ャル法等により順次形成し、ゲート絶縁膜を介して電極
６を形成する。次に電極６をマスクとしてアクの接合深
さより深く注入・拡散し、前記ｎ層の濃度を下げるか前
記ｐ層の接合深さを深くする。さらにゲート絶縁膜を介
して電極７を形成する。即ち、ｎ層について交互に位置
する電極６及び電極７下で夫々高濃度及び低濃度が交互
に形成される。

なお、以上と反対にｐｎｐ層及び電極６形成後電極６を
マスクとしてドナー不純物（例えばリン）を深く注入・
拡散し、前記ｎ層の濃度を上げることも可能であるが、
この場合は信号電荷は電極７の下側に蓄積し、電極の結
線も１電極分ずれる。

第３図（ｂ）に上記のようにｎ層濃度を変えた場グ曲線
３１，３２はｎ層低濃度、曲線３３．３４はｎ層高濃度
）のポテンシャルの関係を示す。

同図においてクロックが高レベルＶｃ（Ｈ）　時におい
ては信号電荷はｎ層中のポテンシャルの極大点に保持さ
れる。また界面で発生する暗電流電荷のうち正孔はポテ
ンシャルの極小点を伝い転送チャネル両側のｐ−領域を
介して基板側へ流出する。

次にクロックの低レベルＶｃ（Ｌ）を基板と同電位とす
ると、界面近傍のｐ影領域は蓄積状態となり、転送チャ
ネル両側のｐ十領域と接続する。即ち、多数キャリヤの
正孔で満たされるため、その前に存在した暗電流による
電子は正孔と結合し消滅する。つまり基板側へ注入され
ることとなる。従って再度クロックが高レベルになった
時点ではもはや暗電流による電子は界面に存在しない。

なお、これら動作は界面上の電子が界面に沿って隣接す
るゲート下へ移動する前に行なわなければならない。即
ち、第３図（ｃ）に示すように転送りロックφ１．φ２
は転送の半周期の間に両者とも低レベルの状態を保持す
る必要がある。以上の動作により、転送チャネル界面で
発生する暗電流電荷は転送の半周期毎に基板側へ注入さ
れ、信号電荷を汚すことがない。

効果 以上説明してきたように、本発明によればＣＣＤるから
、実質的な暗電流はバルク内で発生する分のみとなり、
暗電流を大幅に低減することが可能となる。

【図面の簡単な説明】

第１図は本発明の素子構造を示す図で、（ａ）はＣＣＤ
転送チャネルの断面図、（ｂ）はポテンシャル図、（ｃ
）はポテンシャルの空間分布を示す図、第２図は本発明
の実施例を示す図で、（ａ）及び（ｂ）は平面パターン
図、（ｃ）はポテンシャル図、（ｄ）はポテンシャルの
空間分布を示す図、第３図は本発明の他の実施例を示す
図で、（ａ）は断面図、（ｂ）はポテンシャル図、（Ｃ
）はクロックのタイミングを示す図である。 １．２，３，６．７　：ゲート電極、４：電荷吸い出し
ドレイン、５：電荷検出ダイオード。 代理人　弁理士　福　士　愛　彦（他２名）ドしイン ′ｋＳ　２　　（Ｂ （Ｃノ 第２　図 （ａ）

Claims (1)

1. 【特許請求の範囲】 ＋１）　　−導電形を有する半導体基板上に該半導体基
   板と反対の導電形を有する第１の層が形成され、さらに
   前記第１の層の上に前記半導体基板と同一の導電形を有
   する第２の層が形成されてなる多層構造半導体上に、ゲ
   ート絶縁膜を介してゲート電極を設けることにより電荷
   結合素子の転送チャネルが形成され、転送チャネル両側
   のゲート絶縁膜下は半導体基板と同−導電形の層のみで
   形成されてなり、ゲート電極に前記第１及び第２の層と
   も空乏化しかつ電位の極大点と極小点が半導体層中に形
   成されるよう電圧が印加され、前記第１層中を当該層中
   で多数キャリヤとなる信号電荷が転送されることを特徴
   とする電荷結合素子。 （２）前記転送チャネルを転送方向に沿って前記第２の
   層の濃度分布が交互に異なる領域に分割し、該領域の繰
   返し周期を１転送段とする２相駆動電荷結合素子を形成
   し、両転送りロックは信号電荷に対するポテンシャルが
   浅くなるクロックレベル側を基板と同一電位とし、かつ
   当該クロックレベルに両転送りロックとも保持される期
   ゛間が転送の半周期毎に存在するよう動作させることに
   より、半導体とゲート絶縁膜界面で発生する暗電流電荷
   のうち信号電荷と反対の導電形の電荷は転送チャネル両
   側の半導体基板へ排除されると敏に、信号電荷と同一の
   導電形の電荷は両転送りロックが基板と同一電位になる
   時に基板側へ注入され、転送チャネルから排除されるこ
   とを特徴とする特許請求の範囲第１項記載の電荷結合素
   子。 （３）前記転送チャネルの途中に界面電荷掃き出し領域
   を設けることにより、半導体と絶縁膜界面で発生する暗
   電流電荷のうち信号電荷と反対の導電形の電荷は転送チ
   ャネル両側の半導体基板へ排除されるとスに、信号電荷
   と同一の導電形セミ荷は信号電荷と同一のタイミングで
   半導体・絶縁膜界面を転送され、前記界面電荷掃き出し
   領域を介して転送チャネル外へ排除されることを特徴と
   する特許請求の範囲第１項記載の電荷結合素子。 （４）前記転送チャネル途中のチャネル近傍には電荷吸
   出しドレインを設け、該ドレインと転送チャネル間には
   半導体基板上にゲート絶縁膜を介してゲート電極を形成
   した表面チャネルＭＯ５領域を形成し、該ゲート電極に
   は隣接する転送ゲート電極と同一の電位とすることによ
   り、転送チャネル界面に存在する暗電流電荷が前記ドレ
   イン側へ排除されることを特徴とする特許請求の範囲第
   ３項記載の電荷結合素子。