JPS5936757B2 - 電子楽器 - Google Patents
電子楽器Info
- Publication number
- JPS5936757B2 JPS5936757B2 JP51144957A JP14495776A JPS5936757B2 JP S5936757 B2 JPS5936757 B2 JP S5936757B2 JP 51144957 A JP51144957 A JP 51144957A JP 14495776 A JP14495776 A JP 14495776A JP S5936757 B2 JPS5936757 B2 JP S5936757B2
- Authority
- JP
- Japan
- Prior art keywords
- key code
- storage device
- key
- time
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
本発明はキーコード発生器より可変フレームのキーコー
ドを受け複数チャンネルに対応する時分割キーコードを
発生するキーコードデータアサイナを具えた電子楽器に
関するものである。
ドを受け複数チャンネルに対応する時分割キーコードを
発生するキーコードデータアサイナを具えた電子楽器に
関するものである。
従来、電子楽器の鍵盤のように多数のキースイッチを有
する装置において、スイッチの開閉にともなう情報を所
要の回路に転送する場合、各スイツナと回路間を直接結
線しようとすると、配線量はぼう大なものとなり不経済
である。
する装置において、スイッチの開閉にともなう情報を所
要の回路に転送する場合、各スイツナと回路間を直接結
線しようとすると、配線量はぼう大なものとなり不経済
である。
また半導体集積回路等を利用しようとした場合ピン数が
多くなりすぎこのままでは利用は困難である。現在この
ような点に鑑み、すべてのスイツチを所定時間で走査し
、走査に応じた時間列につきオンされたキースイツチに
対応する時点において、パルスを発生させ、多数のスイ
ツチと所要の回路間の結線を節約する方式が考えられて
いる。
多くなりすぎこのままでは利用は困難である。現在この
ような点に鑑み、すべてのスイツチを所定時間で走査し
、走査に応じた時間列につきオンされたキースイツチに
対応する時点において、パルスを発生させ、多数のスイ
ツチと所要の回路間の結線を節約する方式が考えられて
いる。
たとえば各キースイツチを時分割に走査することによつ
てオンされたスイツチの情報をＴＤＭ（時分割変調）信
号またはＰＣＭ（パルス符号変調）信号として送るキー
コード多重方式が一般に用いられている。しかしながら
全キースイツチを走査するための時間は固定されてしま
うため、オンされているキースイツチが少ない場合等で
も固定された走査時間が必要であるから無駄が生ずる。
通常の鍵盤楽器の演奏において同時にオンされるキース
イツチの数は両手と足を考えて１１鍵である。
てオンされたスイツチの情報をＴＤＭ（時分割変調）信
号またはＰＣＭ（パルス符号変調）信号として送るキー
コード多重方式が一般に用いられている。しかしながら
全キースイツチを走査するための時間は固定されてしま
うため、オンされているキースイツチが少ない場合等で
も固定された走査時間が必要であるから無駄が生ずる。
通常の鍵盤楽器の演奏において同時にオンされるキース
イツチの数は両手と足を考えて１１鍵である。
いま１ブ頭ノクを１オクターブ単位で考えるとすると片
手で２オクターブ以上を押鍵することは不可能でありこ
れより５プロツクが同時に占有される最大数である。従
つて鍵盤スイツチを複数ブ頭ノクに別けて走査し１つで
もオンされたスイツチがあればそのプロツクで走査を停
止してオンスイツチを検出する。オンスイツチがないプ
ロツクは通過するからオンされたスイツチ情報を得るた
めの１走査の時間を短縮することができる筈である。こ
れに対し、最近本出願人はキースイツチをプロツク分け
し、各プロツク内の閉成キースイツチ数とプロツク数の
タイムスロツトより成る可変フレームのキーコードを発
生するキーコード発生回路を別出願により提案している
。
手で２オクターブ以上を押鍵することは不可能でありこ
れより５プロツクが同時に占有される最大数である。従
つて鍵盤スイツチを複数ブ頭ノクに別けて走査し１つで
もオンされたスイツチがあればそのプロツクで走査を停
止してオンスイツチを検出する。オンスイツチがないプ
ロツクは通過するからオンされたスイツチ情報を得るた
めの１走査の時間を短縮することができる筈である。こ
れに対し、最近本出願人はキースイツチをプロツク分け
し、各プロツク内の閉成キースイツチ数とプロツク数の
タイムスロツトより成る可変フレームのキーコードを発
生するキーコード発生回路を別出願により提案している
。
本発明の目的はキーコード発生器より可変フレームのキ
ーコードを受け複数チヤンネルに対応する時分割キーコ
ードをフレーム毎に発生するキーコードデータアサイナ
を具えた電子楽器を提供することである。
ーコードを受け複数チヤンネルに対応する時分割キーコ
ードをフレーム毎に発生するキーコードデータアサイナ
を具えた電子楽器を提供することである。
前記目的を達成するため、本発明の電子楽器は１回の鍵
走査フレームが閉成されている鍵数に基づいて変化する
可変フレームのキーコードを発生するキーコード発生回
路から送出されるキーコードを最大同時発音数のチヤン
ネルのいずれかに記憶させ、前記キーコード発生回路か
ら出力する１キーコード発生時間に対しチヤンネル数倍
以上のクロツク速度で時分割キーコードを出力するキー
コード記憶装置、前記キーコード発生回路から送出され
るキーコードと前記キーコード記憶装置から出力される
時分割キーコードとを比較し新しくオンされたキーコー
ドを検出し該キーコードを一時記憶するニユーキーコー
ド記憶装置、前記キーコード記憶装置のチヤンネルの内
容の有無をあられす内容有無信号を出力する手段、該手
段により前記キーコード記憶装置の空きナヤンネルを検
出しフレーム信号時にニユーキーコード記憶装置に記憶
された複数のキーコードを前記空きチヤンネルに順次転
送する手段より成るキーコードデータアサイナを具えた
ことを特徴とし、さらにフレーム信号時にキーコード記
憶装置のチヤンネルのうちキーオフされたチヤンネルを
検出しキーオフ状態を一時記憶しエンベロープのレリー
ス信号を出力するオフ記憶装置、エンベロープ終了を一
時記憶するエンベロープ終了記憶装置、およびフレーム
信号時に前記エンベロープ終了記憶装置の出力によりナ
ヤンネルをクリアする手段を具えることを特徴とするも
のである。
走査フレームが閉成されている鍵数に基づいて変化する
可変フレームのキーコードを発生するキーコード発生回
路から送出されるキーコードを最大同時発音数のチヤン
ネルのいずれかに記憶させ、前記キーコード発生回路か
ら出力する１キーコード発生時間に対しチヤンネル数倍
以上のクロツク速度で時分割キーコードを出力するキー
コード記憶装置、前記キーコード発生回路から送出され
るキーコードと前記キーコード記憶装置から出力される
時分割キーコードとを比較し新しくオンされたキーコー
ドを検出し該キーコードを一時記憶するニユーキーコー
ド記憶装置、前記キーコード記憶装置のチヤンネルの内
容の有無をあられす内容有無信号を出力する手段、該手
段により前記キーコード記憶装置の空きナヤンネルを検
出しフレーム信号時にニユーキーコード記憶装置に記憶
された複数のキーコードを前記空きチヤンネルに順次転
送する手段より成るキーコードデータアサイナを具えた
ことを特徴とし、さらにフレーム信号時にキーコード記
憶装置のチヤンネルのうちキーオフされたチヤンネルを
検出しキーオフ状態を一時記憶しエンベロープのレリー
ス信号を出力するオフ記憶装置、エンベロープ終了を一
時記憶するエンベロープ終了記憶装置、およびフレーム
信号時に前記エンベロープ終了記憶装置の出力によりナ
ヤンネルをクリアする手段を具えることを特徴とするも
のである。
以下本発明を実施例につき詳述する。
まず本発明を適用した新規な電子楽器の実施例の概要を
説明し、次に本発明の要部であるキーコードデ一’タア
サイナの実施例の細部をその前段階となるキーコード発
生回路の細部に引続き説明する。
説明し、次に本発明の要部であるキーコードデ一’タア
サイナの実施例の細部をその前段階となるキーコード発
生回路の細部に引続き説明する。
本発明を適用した電子楽器は楽音を従来の純正弦波の合
成方式によらず、係数により重みづけられた方形波の合
成方式とし、これに適当な係数を付与したデジタルフイ
ルタを組合せることにより所望の楽音を少ない構成波形
で実現しうるようにしたものである。
成方式によらず、係数により重みづけられた方形波の合
成方式とし、これに適当な係数を付与したデジタルフイ
ルタを組合せることにより所望の楽音を少ない構成波形
で実現しうるようにしたものである。
その原理と構成の概要を述べると、楽音を周期波形ｈ（
ｔ）とすればフーリエ級数の展開式で表わされる。
ｔ）とすればフーリエ級数の展開式で表わされる。
ここで３０倍音までをとりτ時間毎のサンプリングをす
れば、ｎ＝二１ で表わされる。
れば、ｎ＝二１ で表わされる。
これを時分割で３０倍音までを楽音と同期して波形計算
し、かつ８音を同時に発音しようとすれば２ＫＨｚの楽
音においては２８．８ＭＨｚのクロツクが最低必要にな
る。このため高い音域に対しては高調波抑止を行なうこ
とにより７．２ＭＨｚ程度まで下げることは可能である
が、それでもこれを実現する回路は複雑となり回路の集
積化という点では依然困難である。そこで基本的には正
弦波合成方式と等価であるが、純正弦波ではなく方形波
の合成方式とし高調波ひずみを利用することを考えた。
し、かつ８音を同時に発音しようとすれば２ＫＨｚの楽
音においては２８．８ＭＨｚのクロツクが最低必要にな
る。このため高い音域に対しては高調波抑止を行なうこ
とにより７．２ＭＨｚ程度まで下げることは可能である
が、それでもこれを実現する回路は複雑となり回路の集
積化という点では依然困難である。そこで基本的には正
弦波合成方式と等価であるが、純正弦波ではなく方形波
の合成方式とし高調波ひずみを利用することを考えた。
すなわち低次正弦波を作るためには方形波に強いフイル
タをかけることで実現し、中次正弦波を作るためには弱
いフイルタをかけることで高調波ひずみを発生させ、高
次正弦波を近似的に補足することにより、従来３０倍音
までの正弦波を必要としていたのに対し％以下の方形波
で合成しようとするものである。方形波をＳＱＵ（ＮＴ
）で表わすものとすれば、ＡｌＳＱＵ（ωＴ），Ａ２Ｓ
ＱＵ（ωＴ），・・・・・，ＡＮＳＱＵ（ωＴ）なる重
み付けられた波形を発生させ、各々に対し次数が低い程
強いフイルタをかけたとすれば出力波はなる波形が取出
される。
タをかけることで実現し、中次正弦波を作るためには弱
いフイルタをかけることで高調波ひずみを発生させ、高
次正弦波を近似的に補足することにより、従来３０倍音
までの正弦波を必要としていたのに対し％以下の方形波
で合成しようとするものである。方形波をＳＱＵ（ＮＴ
）で表わすものとすれば、ＡｌＳＱＵ（ωＴ），Ａ２Ｓ
ＱＵ（ωＴ），・・・・・，ＡＮＳＱＵ（ωＴ）なる重
み付けられた波形を発生させ、各々に対し次数が低い程
強いフイルタをかけたとすれば出力波はなる波形が取出
される。
たとえばＮ−１０までの方形波による合成を試みれば１
〜１０倍音までの波形はほぼ完全に再生される。次に高
調波ひずみにより出力される倍音は１２，１５，１８，
・・・・・３０倍音と多くの倍音が発生され、また楽音
の音色を決定づけている要因が１０倍音程度までである
とすれば得ようとする楽音波形は近似的に実現できる。
すなわち、従来正弦波合成において３０倍音までの合成
が必要とされていたのに対し％の１０倍音までの合成で
よいことになる。これにより必要とされるクロツク周波
数は２．４ＭＨｚ程度でよい。さらにこの周波数を下げ
るためには並列処理することにより％，％，・・・・・
と下げうることは明らかである。第１図は上述の原理に
基づく本発明の電子楽器の実施例の構成を示す説明図で
ある。
〜１０倍音までの波形はほぼ完全に再生される。次に高
調波ひずみにより出力される倍音は１２，１５，１８，
・・・・・３０倍音と多くの倍音が発生され、また楽音
の音色を決定づけている要因が１０倍音程度までである
とすれば得ようとする楽音波形は近似的に実現できる。
すなわち、従来正弦波合成において３０倍音までの合成
が必要とされていたのに対し％の１０倍音までの合成で
よいことになる。これにより必要とされるクロツク周波
数は２．４ＭＨｚ程度でよい。さらにこの周波数を下げ
るためには並列処理することにより％，％，・・・・・
と下げうることは明らかである。第１図は上述の原理に
基づく本発明の電子楽器の実施例の構成を示す説明図で
ある。
同図において、１はキーボードであり、６１鍵のメイク
接点のキースイツチが１オクターブ１２鍵を１プロツク
とし６つのプロツクに分割されている。すなわち１２行
６列のマトリツクス状に配置されている。各キー情報は
このキーコード発生回路２によりプロツク毎に走査され
、キーオンのあつたプロツクに関してはそのプロツク内
のキー情報が送出されるまで一時的にプロツク走査を停
止する。さらにプロツク内のキー情報もキーオンされた
キーを指定された優先順位に従い、順次選択出力され、
必要とされるタイムスロツトはオンされたキースイツチ
数とプロツク数とに限定され、たとえば５鍵が押されて
いるならば１走査タイムスロツトは５＋６＝１１のみで
ある。このキーオン情報は各キースイツチに対応する２
進符号化されたキーコードで出力され、１走査終了を表
わすフレーム信号とともにキーコードデータアサイナ３
に与えられる。キーコードデータアサイナ３は最大同時
発音数８チヤンネルを有しており、上記キーコードデー
タ１タイムスロツト内を８分割した高速時分割動作をし
ている゜。またキーコードデータアサイナ３の制御動作
はフレーム信号時に全て行なわれ、エンベロープ制脚信
号、すなわち内容有無信号（ＢＷＳ），レリース信号（
ＲＳ），高速レリース信号（Ｆｌ｛Ｓ），エンベロープ
終了信号（ＥＥＳ）等をエンベロープ発生回路４に、周
波数情報であるキーコードデータＫＣＤをＮ次方形波発
生回路７にそれぞれ与えられる。エンベロープ発生回路
４は巡回形デジタルフイルタで構成され、入力信号とフ
イルタ特性を決定するフイルタ定数を制御することによ
り所望とするエンベロープ波形データを出力し、乗算器
９に入力する。方形波発生回路７はキーコードＫＣＤに
より読み出された角速度情報を累算することにより基本
周期Ｔの方形波信号から１イ。の周期？。の方形波信号
ＳＱＵ〜を１チヤンネルタイムスロツト内に時分割に発
生する。一方音を決定する方形波レベルメモリ部６はタ
ブレツトスイツチ・ドローバースイツチ５により指定さ
れた方形波レベルが計算され方形波レベルメモリ部６よ
り上記方形波信号と同期してレベル係数値ＡＮが読み出
される。このレベル係数値ＡＮは方形波信号ＳＱＵ（Ｎ
）により反転ゲートされ重み付けられたＮ次方形波ＡＮ
ＳＱＵ（Ｎ）が時分割的にデジタルフイルタ部８に入力
される。このデジタルフイルタ部８は巡回形デジタルフ
イルタより構成されフイルタ特性を決定するフイルタ定
数が各音階と各次数によつて読み出し制御され入力する
信号ＡＮＳＱＵＮに対して各々フイルタがかけられ、Ｆ
ＮＣＡＮＳＱＵ”〕なる波形が時分割的に出力され乗算
器９に入力する。この乗算器９において各チヤンネル、
各次数に対し独立にエンベローブが付加される。乗算器
９の出力は累算器（ＡＣＣ）１０で各次数毎に累算され
、さらに各チヤンネル毎に累算され、１サンプル毎の波
形ｈ（ｔ）がＤ／Ａ変換器１１に入力し、音響システム
１２を介して楽音が出力される。第２図は第１図の電子
楽器の基本タイミング波形を示す。
接点のキースイツチが１オクターブ１２鍵を１プロツク
とし６つのプロツクに分割されている。すなわち１２行
６列のマトリツクス状に配置されている。各キー情報は
このキーコード発生回路２によりプロツク毎に走査され
、キーオンのあつたプロツクに関してはそのプロツク内
のキー情報が送出されるまで一時的にプロツク走査を停
止する。さらにプロツク内のキー情報もキーオンされた
キーを指定された優先順位に従い、順次選択出力され、
必要とされるタイムスロツトはオンされたキースイツチ
数とプロツク数とに限定され、たとえば５鍵が押されて
いるならば１走査タイムスロツトは５＋６＝１１のみで
ある。このキーオン情報は各キースイツチに対応する２
進符号化されたキーコードで出力され、１走査終了を表
わすフレーム信号とともにキーコードデータアサイナ３
に与えられる。キーコードデータアサイナ３は最大同時
発音数８チヤンネルを有しており、上記キーコードデー
タ１タイムスロツト内を８分割した高速時分割動作をし
ている゜。またキーコードデータアサイナ３の制御動作
はフレーム信号時に全て行なわれ、エンベロープ制脚信
号、すなわち内容有無信号（ＢＷＳ），レリース信号（
ＲＳ），高速レリース信号（Ｆｌ｛Ｓ），エンベロープ
終了信号（ＥＥＳ）等をエンベロープ発生回路４に、周
波数情報であるキーコードデータＫＣＤをＮ次方形波発
生回路７にそれぞれ与えられる。エンベロープ発生回路
４は巡回形デジタルフイルタで構成され、入力信号とフ
イルタ特性を決定するフイルタ定数を制御することによ
り所望とするエンベロープ波形データを出力し、乗算器
９に入力する。方形波発生回路７はキーコードＫＣＤに
より読み出された角速度情報を累算することにより基本
周期Ｔの方形波信号から１イ。の周期？。の方形波信号
ＳＱＵ〜を１チヤンネルタイムスロツト内に時分割に発
生する。一方音を決定する方形波レベルメモリ部６はタ
ブレツトスイツチ・ドローバースイツチ５により指定さ
れた方形波レベルが計算され方形波レベルメモリ部６よ
り上記方形波信号と同期してレベル係数値ＡＮが読み出
される。このレベル係数値ＡＮは方形波信号ＳＱＵ（Ｎ
）により反転ゲートされ重み付けられたＮ次方形波ＡＮ
ＳＱＵ（Ｎ）が時分割的にデジタルフイルタ部８に入力
される。このデジタルフイルタ部８は巡回形デジタルフ
イルタより構成されフイルタ特性を決定するフイルタ定
数が各音階と各次数によつて読み出し制御され入力する
信号ＡＮＳＱＵＮに対して各々フイルタがかけられ、Ｆ
ＮＣＡＮＳＱＵ”〕なる波形が時分割的に出力され乗算
器９に入力する。この乗算器９において各チヤンネル、
各次数に対し独立にエンベローブが付加される。乗算器
９の出力は累算器（ＡＣＣ）１０で各次数毎に累算され
、さらに各チヤンネル毎に累算され、１サンプル毎の波
形ｈ（ｔ）がＤ／Ａ変換器１１に入力し、音響システム
１２を介して楽音が出力される。第２図は第１図の電子
楽器の基本タイミング波形を示す。
φｏはマスタクロツクであり、２．４ＭＨｚである。φ
１０１〜φ１１０は方形波発生のためのタイムスロツト
であり、方形波信号ＳＱＵＩ〜ＳＱＵｌＯに対応して１
０タイムスロツトに時分割されており、１タイムスロツ
トは１イ．。０ｍｓ（ミリ秒）である。
１０１〜φ１１０は方形波発生のためのタイムスロツト
であり、方形波信号ＳＱＵＩ〜ＳＱＵｌＯに対応して１
０タイムスロツトに時分割されており、１タイムスロツ
トは１イ．。０ｍｓ（ミリ秒）である。
φ２１〜φ２８はキーコードデータアサイナ３より出力
される時分割キーコードデータＴＫＣＤに対応して８チ
ヤンネル分に時分割されており１タイムスロツトは１イ
．。Ｍｓである。また、キーコード発生回路２の動作速
度は１キー時間１イ。Ｍｓのタイムスロツトであり、こ
のタイミングで全回路は時分割動作をしている。第３図
は第２図の基本タイミング波形発生のため、第１図の方
形波発生回路Ｔに含まれるクロツク発生回路を示す。
される時分割キーコードデータＴＫＣＤに対応して８チ
ヤンネル分に時分割されており１タイムスロツトは１イ
．。Ｍｓである。また、キーコード発生回路２の動作速
度は１キー時間１イ。Ｍｓのタイムスロツトであり、こ
のタイミングで全回路は時分割動作をしている。第３図
は第２図の基本タイミング波形発生のため、第１図の方
形波発生回路Ｔに含まれるクロツク発生回路を示す。
マスタクロツク発振器Ｔ−１は２．４ＭＨｚのクロツク
φ。を出力し、１０進カウンタJヨ黷Qに入力しておりデ
コーダ６−２よりタイミングクロツクφ，０１〜φ１１
０を出力する。次にカウンタJヨ黷Qの出力パルスφ１は
８進カウンタＴ−３に入力しデコーダＴ−４よりタイミ
ングクロツクφ２１〜φ２８を出力しカウンタＴ−３は
パルスφ２を出力し各機能に用いられる。第４図は第１
図の電子楽器における本発明の要部と関連するキーコー
ド発生回路の詳細な実施例説明図である。
φ。を出力し、１０進カウンタJヨ黷Qに入力しておりデ
コーダ６−２よりタイミングクロツクφ，０１〜φ１１
０を出力する。次にカウンタJヨ黷Qの出力パルスφ１は
８進カウンタＴ−３に入力しデコーダＴ−４よりタイミ
ングクロツクφ２１〜φ２８を出力しカウンタＴ−３は
パルスφ２を出力し各機能に用いられる。第４図は第１
図の電子楽器における本発明の要部と関連するキーコー
ド発生回路の詳細な実施例説明図である。
同図において、キース不ツチマトリツクス１は６１個の
メイク接点スイツチで構成され、１オクターブ１２個を
１ブ頭ノクとし６オクターブプロツクに分割されている
。ク頭ノクφ２３はＮＯＲＩを介してモジユロ６進カウ
ンタ２−１に与えられ、カウンタ２−１の出力はデコー
ダ２−２に入力しキースイツチマトリツクス１を１プロ
ツク毎に走査する。キースイツチマトリツクスより出力
されるキーデータＮＤは優先選択回路２−３に入力する
。オンされているキースイツナがあれば所定優先順位に
従い前述のク頭ノクφ２１により順次キーデータＮＤは
１つづつ出力され、ノートコードメモリ２−４に入力し
ノートコードデータＮＣＤを順次出力する。選択出力さ
れている間優先選択回路２−３は信号ＰＳＳを出力し、
ノア回路ＮＯＲＩに゜“１’’を入力しカウンタ２−１
の動作を一時停止する。オンされたキー情報が全て出力
されると信号ＰＳＳは““ｏ’’となり、ＮＯ旧を介し
前述のクロツクφ２３をカウンタ２−１に入力し次のプ
ロツクを走査する。このようにしてプロツク走査を一時
停止しながら順次キースイツチを走査する。またカウン
タ２−１の出力はラツチ回路２−５に入力し、クロツク
φ２１でラツチされ、ノートコードメモリ２−４より出
力されるノートコードデータＮＣＤとのタイミングがと
られる。この出力はゲート２−６に入力し信号ＰＳＳで
ゲートされ、オクターブコードデータ０ＣＤが出力され
る。ノートコードデータＮＣＤとオクターブコードデー
タ０ＣＤとを合せてキーコードデータＫＣＤと呼ぶこと
にする。次にオクターブコードが’″１１０’’（１０
進数６）となつた時と優先選択回路２−３より出力され
る信号ＰＳＳが“ｏ’’となつた時をフレーム検出回路
２−？で検出し、フレーム信号ＦＳを出力する。第５図
は第４図のキーコード発生回路の動作を示すタイミング
チヤートである。
メイク接点スイツチで構成され、１オクターブ１２個を
１ブ頭ノクとし６オクターブプロツクに分割されている
。ク頭ノクφ２３はＮＯＲＩを介してモジユロ６進カウ
ンタ２−１に与えられ、カウンタ２−１の出力はデコー
ダ２−２に入力しキースイツチマトリツクス１を１プロ
ツク毎に走査する。キースイツチマトリツクスより出力
されるキーデータＮＤは優先選択回路２−３に入力する
。オンされているキースイツナがあれば所定優先順位に
従い前述のク頭ノクφ２１により順次キーデータＮＤは
１つづつ出力され、ノートコードメモリ２−４に入力し
ノートコードデータＮＣＤを順次出力する。選択出力さ
れている間優先選択回路２−３は信号ＰＳＳを出力し、
ノア回路ＮＯＲＩに゜“１’’を入力しカウンタ２−１
の動作を一時停止する。オンされたキー情報が全て出力
されると信号ＰＳＳは““ｏ’’となり、ＮＯ旧を介し
前述のクロツクφ２３をカウンタ２−１に入力し次のプ
ロツクを走査する。このようにしてプロツク走査を一時
停止しながら順次キースイツチを走査する。またカウン
タ２−１の出力はラツチ回路２−５に入力し、クロツク
φ２１でラツチされ、ノートコードメモリ２−４より出
力されるノートコードデータＮＣＤとのタイミングがと
られる。この出力はゲート２−６に入力し信号ＰＳＳで
ゲートされ、オクターブコードデータ０ＣＤが出力され
る。ノートコードデータＮＣＤとオクターブコードデー
タ０ＣＤとを合せてキーコードデータＫＣＤと呼ぶこと
にする。次にオクターブコードが’″１１０’’（１０
進数６）となつた時と優先選択回路２−３より出力され
る信号ＰＳＳが“ｏ’’となつた時をフレーム検出回路
２−？で検出し、フレーム信号ＦＳを出力する。第５図
は第４図のキーコード発生回路の動作を示すタイミング
チヤートである。
いまスイツチ０２Ｎ１，０２Ｎ５，０２Ｎ１０，０４Ｎ
３，０４Ｎδ，０６Ｎ８の６鍵がオンされた後に０４Ｎ
３，０６Ｎ８がオフされた場合について考えてみる。第
４図のカウンタ２−１は同図ｂのクロツクφ２３により
計数が行なわれる。
３，０４Ｎδ，０６Ｎ８の６鍵がオンされた後に０４Ｎ
３，０６Ｎ８がオフされた場合について考えてみる。第
４図のカウンタ２−１は同図ｂのクロツクφ２３により
計数が行なわれる。
同図ｃに示すようにカウンタ２−１がキースイツナマト
リツクス１の２オクターブ泪になつた時、優先選択回路
２一３はＮＤＩ，ＮＤ５，ＮＤｌＯを同図ａのクロツク
φ２１により検出し、同図ｄのノートコード（ＮＣ）を
順次優先選択出力する。この時信号ＰＳＳは“１’’と
なりＮＯＲＩに入力し、カウンタ２−１に入力する同図
ｂのクロツクφ２３を禁止し、この間同図ｃのカウンタ
２−１は停止している。優先選択回路２−３よりノート
コードメモリ２−４に格納されたノートコード（ＮＣ）
は同図ｈの２進符号で示される。この場合同図ｅのオク
ターブコード（０Ｃ）はカウンタ２−１の出力をクロツ
クφ２１でタイミングをとつたもので２オクターブプロ
ツクは長いタイムスロツトとなり同図ｇの２進符号で示
される。このＮＣ（５０Ｃより成るキーコードデータＫ
ＣＤが出力され終ると信号ＰＳＳば１″″となり再びカ
ウンタ２−１にクロツクφ２３を入力し次のオクターブ
プロツクを走査する。このようにして１走査が終了する
時すなわち６オクターブ目でＰＳＳ信号が゛０″゛とな
つた時フレーム検出回路２−７より１タイムスロツトよ
り成るフレーム信号ＦＳを出力する。次のフレーム信号
において図示のように２鍵がオフされ２オクターブ目は
変らず、４オクターブ目は１鍵となり、６オクターブ目
は無くなり全部で４鍵が残る。従つて６鍵押されている
場合の１フレームのタイムスロツトは６＋６＝１２個で
あり４鍵押されている時には４＋６＝１０個のタイムス
ロツトというように押されている鍵数によつて１周期は
変化するいわゆる可変フレーム方式が構成される。この
場合のＮＣと０Ｃより成るキーコードデータＫＣＤはＰ
ＳＳ信号によりゲートされ必要なタイムスロツト時にの
み出力される。第６図は本発明の要部である第１図のキ
ーコードデータアサイナ３の詳細な実施例説明図である
。同図において、第２図および第５図で説明したような
タイミングφ２１，φ２３により第４図のキーコード発
生回路より送出されるキーコードデータＫＣＤ（第５図
ＮＣ，ＯＣ）およびフレーム信号ＦＳ（第５図ＦＳ）に
対しキーコードデータアサイナ３は８倍の速度で動作し
ており、各チヤンネルは８つの時分割タイムスロツトに
振り分けられており、時分割キーコードデータＴＫＣＤ
、内容有無信号ＢＷＳｌレリース信号ＲＳ、高速レリー
ス信号ＦＲＳとを出力する。さらに出力信号の変化はフ
レーム信号ＦＳのタイムスロツトで行なわれる。キーコ
ード発生回路２より転送されるキーコードデータＫＣＤ
はニユーキーコードメモリ３−１と比較回路３−５に入
力する。またキーコードメモリ３−４は８倍の速度で動
作しており、第２図のクロツクφ１０１により時分割キ
ーコードデータＴＫＣＤが出力されており比較回路３−
５に入力する。ＳＲフリツプフロツプＦＦｌはクロツク
φ１０１によつてセツトされる。次にキーコードデータ
ＫＣＤと時分割キーコードデータＴＫＣＩ）／）≦一致
した時比較回路３−５ば１゛５を出力し、アンド回路Ａ
３ｌを通しタイミングクロツクφ１０１のタイミングで
アンド回路Ａ３２を介しフリツプフロツプＦＦｌはりセ
ツトされる。次に一致がない場合、すなわち新しいキー
コードデータＫＣＤがあつた場合、タイミングクロツク
φ１０，のタイミングでアンド回路Ａ３３に入力するフ
リツプフロツプＦＦｌのＱ出力ぱ゛１゛″であるからア
ンド回路Ａ３３の出力でＦｌＦＯメモリで構成されるニ
ユーキーコードメモリ３−１にそのニユーキーコードデ
ータがオア回路０Ｒ３２を介して書込まれる。このニユ
ーキーコードメモリ３−１はライト・レフトシフトレジ
スタまたはリードライトメモリＲＡＭで構成することも
容易に可能である。またこれらの動作はオア回路０Ｒ３
２の出力、すなわちキーコードデータＫＣＤがきた時に
のみ動作するようにオア回路０Ｒ３２の出力はアンド回
路Ａ３２，Ａ３３に入力されている。このように新しい
キーコードデータＫＣＤを検出し、順次ニユーキーコー
ドメモリ３−１に書き込んで一時ストアしておく。１周
期分のキーコードデータＫＣＤが出力され終ると、フレ
ーム信号ＦＳが゛１″”となる。
リツクス１の２オクターブ泪になつた時、優先選択回路
２一３はＮＤＩ，ＮＤ５，ＮＤｌＯを同図ａのクロツク
φ２１により検出し、同図ｄのノートコード（ＮＣ）を
順次優先選択出力する。この時信号ＰＳＳは“１’’と
なりＮＯＲＩに入力し、カウンタ２−１に入力する同図
ｂのクロツクφ２３を禁止し、この間同図ｃのカウンタ
２−１は停止している。優先選択回路２−３よりノート
コードメモリ２−４に格納されたノートコード（ＮＣ）
は同図ｈの２進符号で示される。この場合同図ｅのオク
ターブコード（０Ｃ）はカウンタ２−１の出力をクロツ
クφ２１でタイミングをとつたもので２オクターブプロ
ツクは長いタイムスロツトとなり同図ｇの２進符号で示
される。このＮＣ（５０Ｃより成るキーコードデータＫ
ＣＤが出力され終ると信号ＰＳＳば１″″となり再びカ
ウンタ２−１にクロツクφ２３を入力し次のオクターブ
プロツクを走査する。このようにして１走査が終了する
時すなわち６オクターブ目でＰＳＳ信号が゛０″゛とな
つた時フレーム検出回路２−７より１タイムスロツトよ
り成るフレーム信号ＦＳを出力する。次のフレーム信号
において図示のように２鍵がオフされ２オクターブ目は
変らず、４オクターブ目は１鍵となり、６オクターブ目
は無くなり全部で４鍵が残る。従つて６鍵押されている
場合の１フレームのタイムスロツトは６＋６＝１２個で
あり４鍵押されている時には４＋６＝１０個のタイムス
ロツトというように押されている鍵数によつて１周期は
変化するいわゆる可変フレーム方式が構成される。この
場合のＮＣと０Ｃより成るキーコードデータＫＣＤはＰ
ＳＳ信号によりゲートされ必要なタイムスロツト時にの
み出力される。第６図は本発明の要部である第１図のキ
ーコードデータアサイナ３の詳細な実施例説明図である
。同図において、第２図および第５図で説明したような
タイミングφ２１，φ２３により第４図のキーコード発
生回路より送出されるキーコードデータＫＣＤ（第５図
ＮＣ，ＯＣ）およびフレーム信号ＦＳ（第５図ＦＳ）に
対しキーコードデータアサイナ３は８倍の速度で動作し
ており、各チヤンネルは８つの時分割タイムスロツトに
振り分けられており、時分割キーコードデータＴＫＣＤ
、内容有無信号ＢＷＳｌレリース信号ＲＳ、高速レリー
ス信号ＦＲＳとを出力する。さらに出力信号の変化はフ
レーム信号ＦＳのタイムスロツトで行なわれる。キーコ
ード発生回路２より転送されるキーコードデータＫＣＤ
はニユーキーコードメモリ３−１と比較回路３−５に入
力する。またキーコードメモリ３−４は８倍の速度で動
作しており、第２図のクロツクφ１０１により時分割キ
ーコードデータＴＫＣＤが出力されており比較回路３−
５に入力する。ＳＲフリツプフロツプＦＦｌはクロツク
φ１０１によつてセツトされる。次にキーコードデータ
ＫＣＤと時分割キーコードデータＴＫＣＩ）／）≦一致
した時比較回路３−５ば１゛５を出力し、アンド回路Ａ
３ｌを通しタイミングクロツクφ１０１のタイミングで
アンド回路Ａ３２を介しフリツプフロツプＦＦｌはりセ
ツトされる。次に一致がない場合、すなわち新しいキー
コードデータＫＣＤがあつた場合、タイミングクロツク
φ１０，のタイミングでアンド回路Ａ３３に入力するフ
リツプフロツプＦＦｌのＱ出力ぱ゛１゛″であるからア
ンド回路Ａ３３の出力でＦｌＦＯメモリで構成されるニ
ユーキーコードメモリ３−１にそのニユーキーコードデ
ータがオア回路０Ｒ３２を介して書込まれる。このニユ
ーキーコードメモリ３−１はライト・レフトシフトレジ
スタまたはリードライトメモリＲＡＭで構成することも
容易に可能である。またこれらの動作はオア回路０Ｒ３
２の出力、すなわちキーコードデータＫＣＤがきた時に
のみ動作するようにオア回路０Ｒ３２の出力はアンド回
路Ａ３２，Ａ３３に入力されている。このように新しい
キーコードデータＫＣＤを検出し、順次ニユーキーコー
ドメモリ３−１に書き込んで一時ストアしておく。１周
期分のキーコードデータＫＣＤが出力され終ると、フレ
ーム信号ＦＳが゛１″”となる。
これによりニユーキーコードデータの書き込みが開始さ
れる。オア回路０Ｒ３１はキーコードデータの有無を検
出し内容有無信号ＢＷＳを出力する。この出力のインバ
ータによる反転出力ＢＷＳすなわち空きチヤンネルを示
す信号がアンド回路Ａ３４に入力し、フレーム信号ＦＳ
が″１′２の時セレクトゲート（ＳＧ）３−２はニユー
キーコードメモリ３一１の出力を選択し、ゲート（Ｃｆ
３−３を介してキーコードメモリ３−４に与えられる。
またアンド回路Ａ３４の出力はアンド回路Ａ３５に入力
し、クロツクφ１００のタイミングでニユーキーコード
メモリ３−１が読み出される。これによりニユーキーコ
ードメモリ３−１にストアされている新しくキーオンさ
れたキーコードデータＫＣＤはフレーム信号ＦＳが゛゜
１′″の時キーコードメモリ３−４の空きチヤンネルに
順次書き込まれる。また上記比較回路３−５の出力はア
ンド回路Ａ３ｌを介しオア回路（０Ｒ）３−７に入力し
、ゲート（Ｑ３−８を介しオンシフトレジスタ３−１２
に順次書き込まれ、この反転出力がアンド回路Ａ３７に
入力する。また内容有無信号ＢＷＳもアンド回路Ａ３７
に入力しキーオフが検出される。このアンド回路Ａ３７
の出力はフレーム信号ＦＳが゜゜１″″の時セレクトゲ
ート（Ｓｌ３−１０で選択され、ゲート（Ｑ３−１１を
介しオフシフトレジスタ３−１２に書き込まれる。この
出力をレリース信号ＲＳとする。次に第１図のエンベロ
ープ発生回路４より送出されるエンベロープ終了信号Ｅ
ＳＳはオア回路（０Ｒ）３−１３を介してゲート（Ｑ３
−１４に入力する。このゲート（Ｑ３−１４はオフシフ
トレジスタ３−１２の出力信号ＲＳが“″１”の時開き
“ｏ”の時閉じる。これにより信号ＲＳがあつた時信号
ＥＥＳはＥＥシフトレジスタ３−１５に書き込まれる。
ＥＥシフトレジスタ３−１５の出力はフレーム信号ＦＳ
と共にアンド回路Ａ３８に入力し、フレーム信号ＦＳが
““１’’の時ゲート（Ｑ３−１１，ゲート（Ｑ３−３
、フリツプフロツプＦＦ２に入力する。これにより各チ
ヤンネルは“’ｏ”が書き込まれりセツトされる。次に
空きチヤンネル数以上に新しくキーがオンされた場合、
ニユーキーコードメモリ３−１は全部のキーコードデー
タＫＣＤが読み出されることなくいくつかが残る場合が
ある。
れる。オア回路０Ｒ３１はキーコードデータの有無を検
出し内容有無信号ＢＷＳを出力する。この出力のインバ
ータによる反転出力ＢＷＳすなわち空きチヤンネルを示
す信号がアンド回路Ａ３４に入力し、フレーム信号ＦＳ
が″１′２の時セレクトゲート（ＳＧ）３−２はニユー
キーコードメモリ３一１の出力を選択し、ゲート（Ｃｆ
３−３を介してキーコードメモリ３−４に与えられる。
またアンド回路Ａ３４の出力はアンド回路Ａ３５に入力
し、クロツクφ１００のタイミングでニユーキーコード
メモリ３−１が読み出される。これによりニユーキーコ
ードメモリ３−１にストアされている新しくキーオンさ
れたキーコードデータＫＣＤはフレーム信号ＦＳが゛゜
１′″の時キーコードメモリ３−４の空きチヤンネルに
順次書き込まれる。また上記比較回路３−５の出力はア
ンド回路Ａ３ｌを介しオア回路（０Ｒ）３−７に入力し
、ゲート（Ｑ３−８を介しオンシフトレジスタ３−１２
に順次書き込まれ、この反転出力がアンド回路Ａ３７に
入力する。また内容有無信号ＢＷＳもアンド回路Ａ３７
に入力しキーオフが検出される。このアンド回路Ａ３７
の出力はフレーム信号ＦＳが゜゜１″″の時セレクトゲ
ート（Ｓｌ３−１０で選択され、ゲート（Ｑ３−１１を
介しオフシフトレジスタ３−１２に書き込まれる。この
出力をレリース信号ＲＳとする。次に第１図のエンベロ
ープ発生回路４より送出されるエンベロープ終了信号Ｅ
ＳＳはオア回路（０Ｒ）３−１３を介してゲート（Ｑ３
−１４に入力する。このゲート（Ｑ３−１４はオフシフ
トレジスタ３−１２の出力信号ＲＳが“″１”の時開き
“ｏ”の時閉じる。これにより信号ＲＳがあつた時信号
ＥＥＳはＥＥシフトレジスタ３−１５に書き込まれる。
ＥＥシフトレジスタ３−１５の出力はフレーム信号ＦＳ
と共にアンド回路Ａ３８に入力し、フレーム信号ＦＳが
““１’’の時ゲート（Ｑ３−１１，ゲート（Ｑ３−３
、フリツプフロツプＦＦ２に入力する。これにより各チ
ヤンネルは“’ｏ”が書き込まれりセツトされる。次に
空きチヤンネル数以上に新しくキーがオンされた場合、
ニユーキーコードメモリ３−１は全部のキーコードデー
タＫＣＤが読み出されることなくいくつかが残る場合が
ある。
このようにオーバフローがあつた場合、ニユーキーコー
ドメモリ３−１の出力に接続されたオア回路０Ｒ３３は
“１”を出力しており、フレーム信号のインバータを介
した反転信号「ｇはワンシヨツトマルチパイプレータ３
−６とアンド回路Ａ３６を介してフリツプフロツプＦＦ
２をセツトし、オーバフロー信号ＴＳを出力する。この
信号ＴＳによりオーバフロー処理を行なう動作が開始さ
れる。以上説明したように、本発明のキーコードアサイ
ナは、キーコード発生回路からの可変フレームのキーコ
ードを最大同時発音数のいずれかのチヤンネルのキーコ
ード記憶装置に記憶させナヤンネル数以上のクロツク速
度で時分割キーコードを出力させる。
ドメモリ３−１の出力に接続されたオア回路０Ｒ３３は
“１”を出力しており、フレーム信号のインバータを介
した反転信号「ｇはワンシヨツトマルチパイプレータ３
−６とアンド回路Ａ３６を介してフリツプフロツプＦＦ
２をセツトし、オーバフロー信号ＴＳを出力する。この
信号ＴＳによりオーバフロー処理を行なう動作が開始さ
れる。以上説明したように、本発明のキーコードアサイ
ナは、キーコード発生回路からの可変フレームのキーコ
ードを最大同時発音数のいずれかのチヤンネルのキーコ
ード記憶装置に記憶させナヤンネル数以上のクロツク速
度で時分割キーコードを出力させる。
そして前記キーコード発生回路より送出されるキーコー
ドと前記時分割キーコードを比較して新しくオンされた
キーコードを検出してこれをニユーキーコード記憶装置
に一時記憶させ、キーコード記憶装置のチヤンネルの内
容有無信号によりキーコード記憶装置の空きチヤンネル
を検出し、フレーム信号時にニユーキ・−コード記憶装
置のキーコードをキーコード装置の空きチヤンネルに順
次転送するように構成される。さらにキーコード記憶装
置のチヤンネルのうちキーオフされたチヤンネルを検出
しキーオフ状態をオフ記憶装置に一時記憶させ、エンベ
ロープレリース信号を出力させるように構成される。か
くしてキーコード発生回路からの非同期の可変フレーム
のキーコードデータを複数チヤンネルに対応ししかも電
子楽器の後段の複数クロツクに同期させた時分割キーコ
ードに変換させたものである。またキーオフ状態を検出
してエンベロープのレリース信号を出力する等の処理を
上述の機能と関連させて簡単な構成で実現することがで
きるものである。
ドと前記時分割キーコードを比較して新しくオンされた
キーコードを検出してこれをニユーキーコード記憶装置
に一時記憶させ、キーコード記憶装置のチヤンネルの内
容有無信号によりキーコード記憶装置の空きチヤンネル
を検出し、フレーム信号時にニユーキ・−コード記憶装
置のキーコードをキーコード装置の空きチヤンネルに順
次転送するように構成される。さらにキーコード記憶装
置のチヤンネルのうちキーオフされたチヤンネルを検出
しキーオフ状態をオフ記憶装置に一時記憶させ、エンベ
ロープレリース信号を出力させるように構成される。か
くしてキーコード発生回路からの非同期の可変フレーム
のキーコードデータを複数チヤンネルに対応ししかも電
子楽器の後段の複数クロツクに同期させた時分割キーコ
ードに変換させたものである。またキーオフ状態を検出
してエンベロープのレリース信号を出力する等の処理を
上述の機能と関連させて簡単な構成で実現することがで
きるものである。
第１図は本発明の電子楽器の実施例の概略構成説明図、
第２図、第３図は第１図の電子楽器に用いる基本タイミ
ング波形とその発生回路、第４図は本発明の要部と関連
するキーコード発生回路の詳細説明図、第５図は第４図
の動作波形図、第６図は本発明の要部のキーコードデー
タアサイナの詳細な実施例説明図であり、図中、１はキ
ースイツナマトリツクス、２はキーコード発生回路、３
はキーコードデータアサイナ、３−１はニユーキーコー
ドメモリ、３ − ２，３−１０はセレクトゲート、３
−３，３−１１，３−１４はゲート、３−４はキーコー
ドメモリ、３−５は比較回路、３−６はワンシヨツトマ
ルチパイプレータ、３−Ｔ，３−１３はオア回路、３−
９はオンシフトレジスタ、３−１２はオフシフトレジス
タ、３−一１５はＥＥシフトレジスタ、４はエンベロー
プ発生回路、５はタブレツト・ドローバースイツチ、６
は方形波レベルメモリ部、Ｔは方形波発生回路、８はデ
ジタルフイルタ部、９は乗算器、１０は累算器、１１は
Ｄ／Ａ変換器、１２は音響システムを示す。
第２図、第３図は第１図の電子楽器に用いる基本タイミ
ング波形とその発生回路、第４図は本発明の要部と関連
するキーコード発生回路の詳細説明図、第５図は第４図
の動作波形図、第６図は本発明の要部のキーコードデー
タアサイナの詳細な実施例説明図であり、図中、１はキ
ースイツナマトリツクス、２はキーコード発生回路、３
はキーコードデータアサイナ、３−１はニユーキーコー
ドメモリ、３ − ２，３−１０はセレクトゲート、３
−３，３−１１，３−１４はゲート、３−４はキーコー
ドメモリ、３−５は比較回路、３−６はワンシヨツトマ
ルチパイプレータ、３−Ｔ，３−１３はオア回路、３−
９はオンシフトレジスタ、３−１２はオフシフトレジス
タ、３−一１５はＥＥシフトレジスタ、４はエンベロー
プ発生回路、５はタブレツト・ドローバースイツチ、６
は方形波レベルメモリ部、Ｔは方形波発生回路、８はデ
ジタルフイルタ部、９は乗算器、１０は累算器、１１は
Ｄ／Ａ変換器、１２は音響システムを示す。
Claims (1)
- 【特許請求の範囲】 １ １回の鍵走査フレームが閉成されている鍵数に基づ
いて変化する可変フレームのキーコードを発生するキー
コード発生回路から送出されるキーコードを最大同時発
音数のチャンネルのいずれかに記憶させ、前記キーコー
ド発生回路から出力する１キーコード発生時間に対しチ
ヤンネル数倍以上のクロック速度で時分割キーコードを
出力するキーコード記憶装置、前記キーコード発生回路
から送出されるキーコードと前記キーコード記憶装置か
ら出力される時分割キーコードとを比較し新しくオンさ
れたキーコードを検出し該キーコードを一時記憶するニ
ューキーコード記憶装置、前記キーコード記憶装置のチ
ャンネルの内容の有無をあらわす内容有無信号を出力す
る手段、該手段により前記キーコード記憶装置の空きチ
ャンネルを検出しフレーム信号時にニューキーコード記
憶装置に記憶された複数のキーコードを前記空きチヤン
ネルに順次転送する手段より成るキーコードデータアサ
イナを具えたことを特徴とする電子楽器。 ２ １回の鍵走査フレームが閉成されている鍵数に基づ
いて変化する可変フレームのキーコードを発生するキー
コード発生回路から送出されるキーコードを最大同時発
音数のチャンネルのいずれかに記憶させ、前記キーコー
ド発生回路から出力する１キーコード発生時間に対しチ
ヤンネル数倍以上のクロック速度で時分割キーコードを
出力するキーコード記憶装置、前記キーコード発生回路
から送出されるキーコードと前記キーコード記憶装置か
ら出力される時分割キーコードとを比較し新しくオンさ
れたキーコードを検出し該キーコードを一時記憶するニ
ューキーコード記憶装置、前記キーコード記憶装置のチ
ヤンネルの内容の有無をあらわす内容有無信号を出力す
る手段、該手段により前記キーコード記憶装置の空きチ
ヤンネルを検出しフレーム信号時にニューキーコード記
憶装置に記憶された複数のキーコードを前記空きチャン
ネルに順次転送する手段を具え、さらにフレーム信号時
にキーコード記憶装置のチャンネルのうちキーオフされ
たチャンネルを検出しキーオフ状態を一時記憶しエンベ
ロープのレリース信号を出力するオフ記憶装置、エンベ
ロープ終了を一時記憶するエンベロープ終了記憶装置、
およびフレーム信号時に前記エンベロープ終了記憶装置
の出力によりチヤンネルをクリアする手段より成るキー
コードデータアサイナを具えたことを特徴とする電子楽
器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51144957A JPS5936757B2 (ja) | 1976-12-02 | 1976-12-02 | 電子楽器 |
| US05/856,359 US4185529A (en) | 1976-12-02 | 1977-12-01 | Electronic musical instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51144957A JPS5936757B2 (ja) | 1976-12-02 | 1976-12-02 | 電子楽器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5369626A JPS5369626A (en) | 1978-06-21 |
| JPS5936757B2 true JPS5936757B2 (ja) | 1984-09-05 |
Family
ID=15374116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51144957A Expired JPS5936757B2 (ja) | 1976-12-02 | 1976-12-02 | 電子楽器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936757B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5120816A (ja) * | 1974-08-12 | 1976-02-19 | Nippon Musical Instruments Mfg | |
| JPS5129120A (ja) * | 1974-09-05 | 1976-03-12 | Nippon Musical Instruments Mfg |
-
1976
- 1976-12-02 JP JP51144957A patent/JPS5936757B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5120816A (ja) * | 1974-08-12 | 1976-02-19 | Nippon Musical Instruments Mfg | |
| JPS5129120A (ja) * | 1974-09-05 | 1976-03-12 | Nippon Musical Instruments Mfg |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5369626A (en) | 1978-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4022098A (en) | Keyboard switch detect and assignor | |
| US4641564A (en) | Musical tone producing device of waveform memory readout type | |
| US4166405A (en) | Electronic musical instrument | |
| US4890527A (en) | Mixing type tone signal generation device employing two channels generating tones based upon different parameter | |
| US4220068A (en) | Method and apparatus for rhythmic note pattern generation in electronic organs | |
| US4152966A (en) | Automatic chromatic glissando | |
| JPS5936757B2 (ja) | 電子楽器 | |
| US4185529A (en) | Electronic musical instrument | |
| US4103581A (en) | Constant speed portamento | |
| JPS5936756B2 (ja) | 電子楽器 | |
| JPS6048760B2 (ja) | 電子楽器におけるノ−トクロック発生装置 | |
| JPS6259320B2 (ja) | ||
| JPS6113239B2 (ja) | ||
| JPS6330638B2 (ja) | ||
| JPH02203394A (ja) | 電子楽器の楽音周波数変調装置 | |
| JPS5937837B2 (ja) | 電子楽器におけるキ−コ−ド検出回路 | |
| US4384504A (en) | Method of and apparatus for phase synchronization of digitally synthesized signals | |
| US4495846A (en) | Electronic musical instrument | |
| JPS5952839B2 (ja) | 電子楽器 | |
| US4218949A (en) | Master control LSI chip | |
| JPS6118559Y2 (ja) | ||
| JPS6035116Y2 (ja) | 電子楽器の楽音波形処理装置 | |
| JPH0135357B2 (ja) | ||
| JPS6334475B2 (ja) | ||
| JPS5821796A (ja) | 電子楽器 |