JPS5934644A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS5934644A JPS5934644A JP57144224A JP14422482A JPS5934644A JP S5934644 A JPS5934644 A JP S5934644A JP 57144224 A JP57144224 A JP 57144224A JP 14422482 A JP14422482 A JP 14422482A JP S5934644 A JPS5934644 A JP S5934644A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- channel
- boundary
- integrated circuit
- linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、一層多結晶シリコン構造で、ｎチャネル側、
ｎチャネル側の多結晶シリコンの導電形がそれぞれｐ形
およびｎ形であるシリコンゲートＭＯＳトランジスタか
ら成る半導体集積回路（以下Ｃ−ＭＯ３・ＩＣと称す）
に関するもので、特にｎチャネルとｎチャネルを結ぶ配
線の構造に関するものである。
ｎチャネル側の多結晶シリコンの導電形がそれぞれｐ形
およびｎ形であるシリコンゲートＭＯＳトランジスタか
ら成る半導体集積回路（以下Ｃ−ＭＯ３・ＩＣと称す）
に関するもので、特にｎチャネルとｎチャネルを結ぶ配
線の構造に関するものである。
前述の如きＣ−ＭＯＳ−ＩＣにおいて、ｎチャネルとｎ
チャネルの接続は、従来Ａ１等の金属配線で行なわれて
いたことは周知である。かかる構造ビ第１図に示す。
チャネルの接続は、従来Ａ１等の金属配線で行なわれて
いたことは周知である。かかる構造ビ第１図に示す。
第１図において、１１はＡ７．１２は多結晶シリコン、
１３はコンタクトホール、および１４はｎチャネルとｎ
チャネルの境界である。かかる構造においては、ｎチャ
ネルとｎチャネルを結ぶ配線の数だけ線状のＡ７が必要
であり、したがって回路の寸法のうち最小横幅について
は、かかる線状のＡ７のピッチとその配線数との積で決
まることになる。
１３はコンタクトホール、および１４はｎチャネルとｎ
チャネルの境界である。かかる構造においては、ｎチャ
ネルとｎチャネルを結ぶ配線の数だけ線状のＡ７が必要
であり、したがって回路の寸法のうち最小横幅について
は、かかる線状のＡ７のピッチとその配線数との積で決
まることになる。
しかしながら線状のｋｌは、線状の多結晶シリコンに比
べ解像度が低いため、ＡＡ配線のピッチは多結晶シリコ
ンに比べ大きく設計せざるを得々い。そのためＣ−ＭＯ
Ｓ−ＩＣにおいて、回路の最小横幅もまた大きくならざ
るを得ず、こ、のことがＣ−ＭＯＳ・ＩＣの微細化を妨
げる大きな要因となっていた。
べ解像度が低いため、ＡＡ配線のピッチは多結晶シリコ
ンに比べ大きく設計せざるを得々い。そのためＣ−ＭＯ
Ｓ−ＩＣにおいて、回路の最小横幅もまた大きくならざ
るを得ず、こ、のことがＣ−ＭＯＳ・ＩＣの微細化を妨
げる大きな要因となっていた。
そこで本発明の目的は、金属配線のピッチの制約を逃れ
、Ｃ−ＭＯＳ・ＩＣの微細化が達成できる構造を提供す
ることである。以下に図面を用いて詳しく説明する。
、Ｃ−ＭＯＳ・ＩＣの微細化が達成できる構造を提供す
ることである。以下に図面を用いて詳しく説明する。
アライナ−の解像度は、同一の下地であっても、形成し
ようとするパターン形状によって大きく異なり、一般て
線状のパターンを形成するよりも島状のパターンを形成
する方が解像度が高い。
ようとするパターン形状によって大きく異なり、一般て
線状のパターンを形成するよりも島状のパターンを形成
する方が解像度が高い。
本発明の特徴は、レジストの下地がＡｌであっても島状
にパターンを形成するのであれば、そのピッチを線状の
多結晶シリコンと同程度に縮小することができることに
着目し、ｐチャ坏ルとｎチャネルの境界部のみに島状の
Ａ ｌ ｔ、＜残し、実際の配線の引き回しは多結晶シ
１ノコンにすることで、Ａｌピッチの制約を逃れ、微細
化を達成するものである。かかる構造の一実施例を第２
図に示す。
にパターンを形成するのであれば、そのピッチを線状の
多結晶シリコンと同程度に縮小することができることに
着目し、ｐチャ坏ルとｎチャネルの境界部のみに島状の
Ａ ｌ ｔ、＜残し、実際の配線の引き回しは多結晶シ
１ノコンにすることで、Ａｌピッチの制約を逃れ、微細
化を達成するものである。かかる構造の一実施例を第２
図に示す。
第２図において、２１はＡ ｌ、２２は多結晶シリコン
、２３はコンタクトホール、および２４はｎチャネルと
ｎチャネルの境界である。ｎチャネルとｎチャネルの境
界を多結晶シリコン配線が横切っており、そのままでは
ｐ−ｎジャンクションが形成されてしまうので、該多結
晶シリコン上でｎチャネルとｎチャネルの境界にコンタ
クトボルルを設け、該コンタクトホール上に島状のＡｌ
を配置するのである。かかる構造をポリシリクロスオー
バーと称する。このポリシリクロスオーバーを用いれば
、回路の最小横幅は線状の多結晶シリコンのピッチと配
線数との積で決まることになり、線状のＡｌｔ用いる場
合に比べ大幅に寸法を縮小することができる。
、２３はコンタクトホール、および２４はｎチャネルと
ｎチャネルの境界である。ｎチャネルとｎチャネルの境
界を多結晶シリコン配線が横切っており、そのままでは
ｐ−ｎジャンクションが形成されてしまうので、該多結
晶シリコン上でｎチャネルとｎチャネルの境界にコンタ
クトボルルを設け、該コンタクトホール上に島状のＡｌ
を配置するのである。かかる構造をポリシリクロスオー
バーと称する。このポリシリクロスオーバーを用いれば
、回路の最小横幅は線状の多結晶シリコンのピッチと配
線数との積で決まることになり、線状のＡｌｔ用いる場
合に比べ大幅に寸法を縮小することができる。
本実施例によれば、電子時計用Ｃ−ＭＯＳ・Ｉ−Ｃの分
周回路１段あたりの横幅を、約３／４に縮小することが
できた。特にソース・ドレーンからの配線の引き出しを
多結晶シリコンで行なう、いわゆるポリシリコンタクト
方式との組合せておいては、分周回路１段あたりの面積
を約１／２Ｋまで縮小することが可能となった。
周回路１段あたりの横幅を、約３／４に縮小することが
できた。特にソース・ドレーンからの配線の引き出しを
多結晶シリコンで行なう、いわゆるポリシリコンタクト
方式との組合せておいては、分周回路１段あたりの面積
を約１／２Ｋまで縮小することが可能となった。
以上のように、本発明に！すＣ−ＭＯＳ・ＩＣの微細化
を達成することができ、その効果は甚大である。
を達成することができ、その効果は甚大である。
第１図は従来方式のＡｌＫよるｎチャネルとｎチャネル
の接続構造を示すパターンの平面図、第２図は本発明の
一実施例によるポリシリクロスオーバーの構造を示すパ
ターンの平面図である。 １１．２１・・・・・・Ａぎ、 １２．２２・・・・・・多結晶シリコン、１１２３・・
・・・コンタクトポール、１４．２４・・・・ｎチャネ
ルとｎチャイ、ルの境界。
の接続構造を示すパターンの平面図、第２図は本発明の
一実施例によるポリシリクロスオーバーの構造を示すパ
ターンの平面図である。 １１．２１・・・・・・Ａぎ、 １２．２２・・・・・・多結晶シリコン、１１２３・・
・・・コンタクトポール、１４．２４・・・・ｎチャネ
ルとｎチャイ、ルの境界。
Claims (1)
- 一層多結晶シリコン構造で、ｎチャネル側、ｎチャネル
側の多結晶シリコンの導電形がそれぞれｐ形およびｎ形
であるシリコンゲート相補形ＭＯＳトランジスタから成
る半導体集積回路において、ｎチャネルとｎチャネルの
境界を横切る多結晶シリコンと、該多結晶シリコン上で
ｎチャネルとｎチャネルの境界を横切るコンタクトホー
ルと、該コンタクトホール上でｎチャネルとｎチャネル
の境界を横切る島状の金属配線とが存在することを特徴
とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144224A JPS5934644A (ja) | 1982-08-20 | 1982-08-20 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144224A JPS5934644A (ja) | 1982-08-20 | 1982-08-20 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5934644A true JPS5934644A (ja) | 1984-02-25 |
Family
ID=15357123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57144224A Pending JPS5934644A (ja) | 1982-08-20 | 1982-08-20 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934644A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200096247A (ko) | 2017-12-27 | 2020-08-11 | 미쓰비시 마테리알 가부시키가이샤 | 폐수의 처리 방법 |
| KR20200098539A (ko) | 2017-12-27 | 2020-08-20 | 미쓰비시 마테리알 가부시키가이샤 | 폐수의 처리 방법 |
-
1982
- 1982-08-20 JP JP57144224A patent/JPS5934644A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200096247A (ko) | 2017-12-27 | 2020-08-11 | 미쓰비시 마테리알 가부시키가이샤 | 폐수의 처리 방법 |
| KR20200098539A (ko) | 2017-12-27 | 2020-08-20 | 미쓰비시 마테리알 가부시키가이샤 | 폐수의 처리 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10403644B2 (en) | Semiconductor device | |
| US6271548B1 (en) | Master slice LSI and layout method for the same | |
| KR100510319B1 (ko) | 반도체 집적 회로 | |
| US7564104B2 (en) | Low ohmic layout technique for MOS transistors | |
| US4771327A (en) | Master-slice integrated circuit having an improved arrangement of transistor elements for simplified wirings | |
| US6346427B1 (en) | Parameter adjustment in a MOS integrated circuit | |
| JPS5934644A (ja) | 半導体集積回路 | |
| JPS58139446A (ja) | 半導体集積回路装置 | |
| JPH0821595B2 (ja) | 半導体装置 | |
| KR920004225B1 (ko) | 마스터 슬라이스(Master slice)방법을 사용하여 반도체 집적회로를 형성하는 방법 | |
| US6780745B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| US6720214B2 (en) | Method for manufacturing semiconductor integrated circuit | |
| JPH02280353A (ja) | 半導体集積回路 | |
| US5171701A (en) | Method of manufacturing master-slice semiconductor integrated circuits | |
| JPS60130138A (ja) | 半導体集積回路装置 | |
| JPS60110137A (ja) | 半導体装置 | |
| JPH098227A (ja) | 半導体集積回路装置 | |
| JP2911980B2 (ja) | 半導体集積回路装置 | |
| JPS584456B2 (ja) | Ｍｏｓ シユウセキカイロ | |
| JPH01144667A (ja) | 基板電位検出回路 | |
| JPS5940294B2 (ja) | 相補形回路 | |
| KR100239845B1 (ko) | 반도체 집적 회로 | |
| JPH0774252A (ja) | 半導体集積回路 | |
| JPH06216383A (ja) | 半導体集積回路装置 | |
| JPH11330434A (ja) | 半導体装置 |