JPS5934631A - 半導体装置製造方法 - Google Patents

半導体装置製造方法

Info

Publication number
JPS5934631A
JPS5934631A JP14541482A JP14541482A JPS5934631A JP S5934631 A JPS5934631 A JP S5934631A JP 14541482 A JP14541482 A JP 14541482A JP 14541482 A JP14541482 A JP 14541482A JP S5934631 A JPS5934631 A JP S5934631A
Authority
JP
Japan
Prior art keywords
beams
region
source
particle beam
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14541482A
Other languages
English (en)
Inventor
Tomoyasu Inoue
井上 知泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP14541482A priority Critical patent/JPS5934631A/ja
Publication of JPS5934631A publication Critical patent/JPS5934631A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技3;1分野〕 この発明は1粒子線を利用する半導体装置製造方法に関
する。
〔発明の技術的背景とその問題点〕
集積回路素子をはじめとする殆ど全ての半導体素子では
薄膜の一部を写真蝕刻法を用いて除去しパターンニング
するブレーナ法が用いられ、同一平面内に各種素子を形
成させている。この種の工程で問題となる点は、パター
ンユング後に膜厚と等しい段差が発生する事である。こ
の問題を解決するために素子基板面におかれた薄膜が例
えばリン添加シリカガラス膜(PSG膜)である喝rL
バターニング後にこの薄膜を高温処理し溶融させて段差
を平滑にし、又はパターニングするに際して特殊なエツ
チング液を用いることにより段差になめらかな傾斜を設
け、或いは予じめ所定の厚さよりも厚く薄膜を堆積した
後ドライエツチングによりエツチング速度の形状依存性
を利用して段差を減少させる等の手法が開発され、実用
に供されて来た。
しかしこれらの手法は本質的に完全な平坦表面を得させ
るものでなく、素子の微Xl!1 (5、多層化に伴な
い、これらの方法によって段差の問題を解決する事は円
錐になっている。
〔発明の目的〕
この発明は各種領域を設けるにあたりこのように段差を
おくような欠点を除き改pされた半導体装同製造方法を
提供するにある。
〔発明の概要〕
即ちこの発明は、各段がそれぞれ種類1組合わせを異に
し−て選択された1y数の領域群から成っている半導体
基板−ヒの多段領域群を、各段毎に領域群の各領域に対
応して選択され且つ少くとも一部がイオン化されている
粒子線を所望範囲に走査させることにより形成する半導
体装置製造方法にある。
このようなこの発明は、イオンビーム域は一部がイオン
fヒされた塊状イオンビームである粒子線を基板上に照
射して所望領域を形成する事を基本とする。その際粒子
線源は各種所望の半導体装置形成に必−Mな利ネ4を1
n11えたものとする。発生させた所望の粒子線、即ち
堆積させたい材料の粒子線を基板上に走存さlすながら
、所定素子形状に対応して区切られた領域を各段毎に選
択的に照射する。
走査速度は各粒子の堆積速度を考慮して領域別に変fヒ
させ、全体が常に平坦な表向形状を保つ様に制御する。
イオンfヒは、電子衝撃、プラズマ応用、放電応用等の
手段により粒子線源側で行なう。但しイオンビームは、
精密な粒子1((i財址制御を必要とする場合5例えば
不純物添加領域の形成の場合等に有利であるし、一部イ
オン化した塊状ビームは高い領域形成速度を必要とする
場合に有利である。この手法により各段毎に絶縁膜、半
zn体摸、不純物添加領域、電極、配線等容く・q域か
ら成る複雑な半導体装置を形成するのである。使用する
粒子線径は形成する素子の最小寸法に比べ充分に小さい
値である事が必要で、高年41JL度LSIを形成する
には規準寸法の1/2〜1/104’Ii度の径に集束
された粒子線を用いる必要がある。
〔発明の実施例〕
この発明の実施例について図面を用いて1説明する。第
1図はこの例で用いられ各111を粒子PA諒(1,1
1)−(lln)を備えた河咬堆積装置iZ (+01
の断面図である。所望の半導体装置に対応して選択され
る各種粒子線源は%液体窒素冷却槽(121内に設けら
れて分岐している各室(131’)・・・(13n)に
ガス状態或いは抵抗加熱又は電子線加熱による融面状帳
で収められている。この線源の上方に開閉自在のシャ゛
ツタ(1,4]、)・・・(14n)が詩かれ、さらに
その上部に粒子線を所望の方向に照射させるXY走査電
極(19が配置されている。半導体基板(16)は、ボ
ルダ−(171に保持され背後にヒータ081をおいて
、粒子線照射方向に向けられている。
粒子線源としてはS;tObPmA)、N、R等を準備
する。Si、Aノ、B等は電子ビーム筒音により溶解さ
せ次いで蒸発させた粒子をイオン化し、静電レンズで収
束させて粒子線源とするつPは、通常の分子線エピタキ
シーに用いるものと同様にルツボを用い抵抗加熱して蒸
発させ、この粒子を電子衝撃によりイオン化し、静電レ
ンズにより収束させて粒子線源とする。0.N等はそれ
ぞれO,、N。
ガスを11離させ、静電レンズで収束させて粒子線()
γさする。
各粒子線瞭は、基板の同一位置にビームがあたる様に軸
合せされており、またXY走査電極により基板上を走査
できる。又各粒子線源には1機械的に動作するシャッタ
が備えられており、外部から駆+14bシて粒子線の照
射を断続できる。これら粒子線源の周囲には、液体窒素
槽が配備され、主として粒子源の高温部から放出される
ガスを吸着させて5薄膜堆積装置内を汚染から守る様に
しである。
シリコン基板は抵抗加熱ヒータ(18)にマウントされ
て、最高1200゛Oまで加熱される事ができる。
基板ホルダーは、以下図示されていない試料予備室で予
め10−’ Torr程度に真空排気された鏝、隔離バ
ルブを開放して堆積チェンバに挿入される。
堆積チェンバはクライオポンプ、イオンポンプ、ターボ
分子ポンプにより、2 X 10”’ Tnrr以下の
圧力に排気される。
このような第1図装置によりま4゛シリコン基板を予め
予備室内で1000℃に加熱処理し1表面を清浄化させ
る。堆積チェンバにこの基板を移送した後、計算機制御
により各粒子線源の断続、xy定走査制御して所望@V
膜を各段毎に形成する。薄膜を堆積する開基板は特別の
場合を除き表面幌度700℃に加熱する。
第2図に粒子線走査と粒子+1!i!断続の様子を2ρ
、−段について示す。基板帯域r% T、Itでは、S
r”とO−ビームをあててS +02領域(It)を堆
積させ、帯域■上では、Rj゛ビームみをあててSrを
エピクキシャル成長させである。
この(パβな方法で形成されたMOSFETの断面図を
第3図に示す。但しアルミニウム配線層形成時には基板
篇度は特に300 ’0に変更されている。まずl′1
号初に段Ca1lをSi+Oのビーム?こよるS +0
2領域(31イ)とSiビームにBビームを加えて、型
S1領域(310)により形成する。次にp型S1領域
の一部にソース、ドレインを形成するためにshビーム
を添加して、n型Si領域(32/−)を選択的に形成
する。
次に段(3:脅をフィールド酸化膜及びソースとドレイ
ンの中間のゲート酸reyとしてSi→Oビームによる
Nl 1ヒlI′J(33イ)、及びソース、ドレイン
上の人ノビームによるAノ配線(33ホ)で形成する。
次に段(肺を81ビームによる多結晶シリコンゲート電
極(34二)、AノビームによるAノ配線(34ホ)及
びフィールド酸化1f;【(34イ)で形成する。段G
51は、ゲートticI’A 」二の7〜ノ電極とソー
ス、ドレイン配線の各(35ホ)。
ゲート電極を包囲するetヒ模(35−0で形成される
段(3(]は、ゲート電極上のAノミ極とソース、ドレ
イン配線の各(36ホ)5及びゲー) iij 4+f
uとソース、ドレイン配線の間を絶縁する酸化1じ¥(
36イ)で形成される。この段(3!ilの表面に保護
嘆として5i0211り(3フイ)を形成すると第3図
(1q造のnチャネルMOSトランジスタが形成される
〔発明の他の実施例〕
尚粒子線源には液体金(・九を1す艷った集束イオンビ
ーム源を使用しても良く、またパターン梢I更を高める
ため粒子線走査籍囲を狭め、基板をx、yステージtこ
取り付けてステップ駆1iiIJさせてもぼろしい。
基板加熱には抵抗加熱を使用するほか、RF詩導加熱、
ランプ加熱、レーザビーム加熱* ’Jj子ビーム加熱
等を使用しても同様の効果が得られる・基板表面の清浄
fヒには、高幅加熱法を便用するほか、希ガスイオンス
パックリンク、Gaイオン照射等を使用しても良ろしい
才だ基体はSr素子基板であるほか(iaAs 、 (
1XIP。
0aAj2A=、I n P等の化合物半導体を用いて
LED。
レーザ、センサ、高速論理素子等を形成する事もできる
〔発明の効果〕
このようなこの発IJJの方法を用いることにより常に
平」tlな表向形状を保ぢつつ、半尋体累子の多段領域
群を形成する事ができるので、幾層もの多層配線体を容
易に実現できる。また不純物ドーピングを十ノ、・老体
層形成と同時に行なうことが出来、成長1?liu度を
低くすれば極めて急峻な不純物分布を実現できる。
寸だ所望の股間に絶縁層を今した半導体層を多層積層し
て能動素子を形成し、各素子を配線する事により積層l
’i ti”j遺体を形成する事もできる。
4 [イ1面の1“)+]単な説明 8ij ]図はこの発明に用いた半導体装置の製造装置
を断面図、2132図6.↓素子第一段形成工程を説明
するための半成品換式図、第3図は実施例により形tJ
ly、シたM (l S Ii” ETの1仇面図であ
る。
代理人 jPjr+:士 井 上 −男第1図

Claims (1)

    【特許請求の範囲】
  1. 各段がそれぞれ種類1組合わせを異にして選択された複
    数の領域/ffから成っている半導体基板上の多段領域
    群を、各段毎に領域群の各領域に対応しで選択され目つ
    少くとも一部がイオンfヒされている粒子線を所望範囲
    に走査させることにより形成するこきを特徴さする半導
    体装置製造方法
JP14541482A 1982-08-23 1982-08-23 半導体装置製造方法 Pending JPS5934631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14541482A JPS5934631A (ja) 1982-08-23 1982-08-23 半導体装置製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14541482A JPS5934631A (ja) 1982-08-23 1982-08-23 半導体装置製造方法

Publications (1)

Publication Number Publication Date
JPS5934631A true JPS5934631A (ja) 1984-02-25

Family

ID=15384700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14541482A Pending JPS5934631A (ja) 1982-08-23 1982-08-23 半導体装置製造方法

Country Status (1)

Country Link
JP (1) JPS5934631A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481220A (en) * 1987-09-22 1989-03-27 Semiconductor Res Found Formation of metal and semiconductor contact
JPH01127589A (ja) * 1987-11-09 1989-05-19 Shimizu Corp 人荷用エレベータ等の荷物積卸装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481220A (en) * 1987-09-22 1989-03-27 Semiconductor Res Found Formation of metal and semiconductor contact
JPH01127589A (ja) * 1987-11-09 1989-05-19 Shimizu Corp 人荷用エレベータ等の荷物積卸装置

Similar Documents

Publication Publication Date Title
KR100327086B1 (ko) 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기
JP4556329B2 (ja) 薄膜形成装置
JP2001131741A (ja) 触媒スパッタリングによる薄膜形成方法及び薄膜形成装置並びに半導体装置の製造方法
JP2002280570A (ja) 主として<100>配向した多結晶シリコン薄膜トランジスタの形成方法
JP2002280569A (ja) 主として<100>配向した多結晶シリコン膜上に薄膜トランジスタを形成する方法
CN106024606A (zh) 制造半导体装置的设备以及使用其制造半导体装置的方法
JPS5934631A (ja) 半導体装置製造方法
JPH01295416A (ja) プラズマドーピング方法
JP3146702B2 (ja) 薄膜トランジスタの製造方法
JPH02126634A (ja) 半導体装置の製造方法および製造装置
JPS5994829A (ja) 半導体装置の製造方法
JPS5965479A (ja) 薄膜トランジスタとその製造方法
US6123774A (en) Apparatus and method of manufacturing semiconductor element
US5976919A (en) Apparatus and method of manufacturing semiconductor element
JPH05343685A (ja) シリコン薄膜トランジスタの製造方法
JPH02224339A (ja) 薄膜トランジスタの作製方法
JPH01171275A (ja) 薄膜トランジスタの製造方法
JPS5999713A (ja) 薄膜トランジスタ用基板の製造方法
JPS5968921A (ja) 薄膜の形成方法
JPH04119633A (ja) 薄膜半導体装置の製造方法
JPS60216564A (ja) 半導体集積回路の製造方法
JPH04186734A (ja) 半導体装置の製造方法
JPH0334459A (ja) 電界効果型半導体装置の作製方法
JPH04288812A (ja) 半導体製造装置
JP3051363B2 (ja) 半導体装置の作製方法