JPS5932069B2 - タンタル接点及びその形成方法 - Google Patents

タンタル接点及びその形成方法

Info

Publication number
JPS5932069B2
JPS5932069B2 JP53084103A JP8410378A JPS5932069B2 JP S5932069 B2 JPS5932069 B2 JP S5932069B2 JP 53084103 A JP53084103 A JP 53084103A JP 8410378 A JP8410378 A JP 8410378A JP S5932069 B2 JPS5932069 B2 JP S5932069B2
Authority
JP
Japan
Prior art keywords
tantalum
layer
chromium
aluminum
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53084103A
Other languages
English (en)
Other versions
JPS5436178A (en
Inventor
ホルマズデイヤ−ル・ミノチヤ−・ダラル
マジド・ガフガイチ
ル−シヤン・アレキサンダ−・カスパザツク
ハンス・ウイムフアイマ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5436178A publication Critical patent/JPS5436178A/ja
Publication of JPS5932069B2 publication Critical patent/JPS5932069B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Description

【発明の詳細な説明】 本発明はシリコン半導体基板上に於けるショットキ障壁
夕゛ィオード接点として働くタンタル接点及びその形成
方法に係る。
半導体基板上にオーム接点及びショットキ障壁ダイオー
ド接点を形成するために用いられる材料又は材料の組合
わせには電気的及び化学的観点から極めて厳しい条件が
必要とされる。
従来に於て、多数の金属系がオーム接点及びショットキ
障壁ダイオード接点として提案されそして用いられてい
る。
シリコン・プレーナ・トランジスタ及び集積回路の相互
接続体に用いられている最も良好な金属はアルミニウム
又は少量の銅をドープされたアルミニウムである。アル
ミニウムはシリコン及び周囲の絶縁層に対して極めて良
好なオーム特性及び機械的特性を有する接点を形成する
。アルミニウムは標準的な蒸着技術又はスパッタリング
技術によつて容易に付着されそして食刻技術又は同様な
技術によつて容易にパターン状にされ得る。しかしなが
ら、アルミュゥ，ょ特．高温処理中に於てシリコンと相
互に作用する傾向を有している。更に、アルミニウム単
独では、極めて高い障壁の高さ又は低い障壁の高さを有
するシヨツトキ障壁ダイオード接点をシリコン上に形成
することが出来なＸ．′０金属接点として１つ又はそれ
以上の機能を達成する他の種々の金属系が従米の文献に
於て数多く記載されている。
それらの中で最も良好な金属系の１つは、アルミニウム
とシリコンとの間の障壁層として当技術分野で広く用い
られているチタン−タングステン合金である。しかしな
がら、チタン−タングステン合金は半導体基板上に蒸着
され得ず、スパツタリングされねばならない。従つて、
この合金はリフト・オフ方法を用いてパターン状にされ
得ない。約０．５電子ボルトの低い障壁の高さを有する
シヨツトキ障壁ダイオードが長い間必要とされていた。
例えば、ダイオード・トランジスタ論理（ＤＴＬ）回路
に於ては、人力ダイオードの障壁の高さは約０．５電子
ボルトであることが望ましい。具体的に云えば、一般に
Ｃ３Ｌと称されているＤＴＬ型の回路は、該回路に於て
入力ＡＮＤ機能を行うシヨツトキ障壁ダイオードが上記
の障壁の高さを示すときに、最も有用である。Ｃ３Ｌ回
路については、１９７５１ＥＥＥＩｎｔｅｒｎａｔｉ０
ｎａ１Ｓ０１ｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓＣＯｎ
ｆｅｒｅｎｅｅ〜ＤｉｇｅｓｔＯｆＴｅｃｈｎｉｃａｌ
Ｐａｐｅｒｓｌ第１６８頁乃至第１６９頁に於てＡ．Ｗ
．Ｐｅｌｔｉｅｒによる１ＡｄｖａｎｃｅｓｉｎＳ０１
１ｄ−ＳｔａｔｅＬＯｇｉｃ−ＡＮｅｗＡｐｐｒＯａｅ
ｈｔＯＢｉｐＯｌａｒＬＳＩ：Ｃ３Ｌ” と題する論文
に記載されている。上記論文は、チタン、タングステン
、又はチタン−タングステン合金がいずれも上記の条件
を充たすことを述べている。しかしながら、これらの接
点は前述の欠截を有している。従つて、本発明の目的は
、シリコン半導体基板上に於ける改良されたタンタル接
点及びその形成方法を提供することである。
本発明の他の目的は、改良された単一の金属系を用いて
オーム接点並びに高い及び低い障壁の高さを有するシヨ
ツトキ障壁ダイオード接点を形成するための方法を提供
することである。
本発明の他の目的は、改良されたタンタル付着方法を用
いて慎重に制御された障壁の高さを有するシヨツトキ障
壁ダイオード接点を形成するための方法を提供すること
である。
本発明の更に他の目的は、アルミニウムの相互接続金属
と適合し得る金属接点系を用いてタンタル接点を形成す
るための方法を提供することである。
上記及び他の目的は、シリコン半導体基板上にタンタル
接点を形成するための本発明による方法によつて達成さ
れる。
本発明による方法は選択可能な、慎重に制御された、低
い障壁の高さを有するショットキ障壁夕゛イオードを形
成する。具体的に云えば、本発明による方法を用いてタ
ンタルがＮ導電型シリコン上に直接付着されたとき、０
．５電子ボルトの障壁の高さが得られる。このダイオー
ドは長期間Ｖｃ匡る応力テストの間極めて安定である。
本発明による方法は、好ましくはタンタルを付着する前
にシリコン半導体基板をＨＦ希薄溶液中に於て制御され
た照射条件の下で清浄化することによつて非晶質のシリ
コンが形成されない様にシリコン半導体基板の表面を処
理し、タンタルが酸化しない様に真空圧中に於て低い圧
力及び基板温度でタンタルを付着し、上記基板と上記タ
ンタルとの間に残つている表面電荷及び被膜を除去する
ために上記構造体を焼結させることを含む。
タンタルの付着は、最高２．５×１０−６Ｔ０ｒｒの真
空圧及び最高２００℃の基板温度に於て電子ビームによ
る蒸着を行うことによつて達成され得る。又、スパツタ
リングの前に始めに４×１０−７ＴＯｒｒの真空圧を有
しているチエンバ内に於て高周波スパツタリングを行う
ことによつても達成され得る。この様にして付着された
タンタルは又、Ｎ＋導電型シリコン中に形成された金属
珪化物上に付着された場合にはオーム接点として、そし
てＮ一導電型シリコン中に形成された金属珪化物上に付
着された場合には高い障壁の高さを有するシヨツトキ障
壁ダイオードとしても有用である。アルミニウムが相互
接続金属として用いられる場合にｆま、タンタルとアル
ミニウムとの間にクロム層が付着されねばならない。
クロム層は、クロム元素を蒸着又はスパツタリングする
間水蒸気を流す方法（Ｗａｔｅｒ−Ｂｌｅｅｄｉｎｇｔ
ｅｃｈｎｉｑｕｅ）を用いることによつて形成される。
この金属系の長期間にαる信頼性は極めて著しい。次に
、図面を参照して、本発明による方法をその好実施例に
ついて更に詳細に説明する。
第１Ａ図は本発明の方法によるシヨツトキ障壁ダイオー
ド（ＳＢＤ）を含むべき半導体チツプの部分を示してい
る。通常は、何千個ものダイオード、及びトランジスタ
、抵抗等の如き他の半導体素子が同一チツプ内に含まれ
ることを理解されたい。チツプの基板１は例えば典型的
には１０Ω一？の抵抗値を有するＰ一導電型のシリコン
として示されている。上記基板１上に、好ましくは１×
１０１６乃至８Ｘ１０−１６原子／Ｃｄの導電率を有す
るＮ一導電型のエピタキシヤル層３が付着されている。
この構造体内【は、各々関連する導通領域５及び７を有
している領域４及び６が埋込まれている。基板１は又、
Ｐ＋導電型のサブ分離領域２を含み、該領域はｐ＋導電
型の分離領域８とともＶＣ．Ｎ＋導電型領域を分離させ
ている。領域２，４及び６は、基板１を露出させている
開孔中にそれらの領域を拡散する標準的な方法によつて
有利に形成される。
典型的なＮ＋導電型不純物は砒素又は燐であり、典型的
なＰ＋導電型不純物は砒素である。それから、基板１か
らマスク層が従来の食刻技術により剥離されそしてエピ
タキシヤル層３が成長されて、領域２，４及び６が層３
中に外方拡散される。
それから、典型的には２酸化シリコン層９と窒化シリコ
ン層１０との複合層であるマスク層が層３の表面上に形
成され、該複合層中に開孔が形成され、そして導通領域
５及び１並びに分離領域８を形成するために各々Ｎ＋導
電型及びＰ＋導電型の不純物が上記開孔を通して拡散さ
れる。それから、白金層１５が層１０上及び開孔１１，
１２，１３及び１４内に全体的に付着される。好ましく
は、白金層は蒸着又はスバツタリングにより約４００Ａ
の厚さに付着される。開孔１３中の２酸化シリコン層９
は該開孔内の白金が基板に接触することを防ぐ。第１Ｂ
図に於て、白金をシリコンと反応させて開孔１１，１２
及び１４内に珪化白金層１５′を形成するために、ウエ
ハが窒素雰囲気中に於て約５５０℃で２０分間暁結され
る。
それから、２酸化シリコン層９及び窒化シリコン層１０
上の白金を含む反応していない白金が王水中に於て食刻
されることにより除去される。周知の如く、パラジウム
、ニッケル、又はハフニウムの如き他の金属も白金の代
りに用いられ得る。第１Ｃ図に示されている如く、次の
工程に於て、低い障壁の高さを有するシヨツトキ障壁夕
゛イオード（ＳＢＤ）の陽極を構成することになる基板
の部分を露出させるために、開孔１３中に付着されてい
る２酸化シリコン層９の部分が標準的な湿式又は乾式の
食刻技術によつて除去される。次に、本発明の方法によ
る新規な金属系の付着が開孔１１乃至１４中に於て行わ
れる。
その好ましい方法は、本出願人所有の米国特許第４００
４０４４号の明細書に記載されているリフトオフ方法を
含む。
この方法は第１Ｄ図乃至第１Ｆ図に於て概略的に示され
ている。上記リフト・オフ方法の代り【、当技術分野に
於て周知である標準的な湿式の又は反応性イオン（プラ
ズマ）ＶＣよる除去的食刻方法も用いられ得る。しかし
ながら、リフト・オフ方法は金属系を極めて良好に限定
することが出来、従つて配線に要する領域を最小限に留
め得る。 ゛第１Ｄ図に於て、リ
フト・オフ方法は、リフトオフ方法を容易にする薄いポ
リエーテル・スルホン層２０を全体的に付着することに
よつて開始される。
ポリエーテル・スルホンの使用は、前述の米国特許に記
載されている技術の変形であり、ＩＢＭＴｅｃｈｎｉｃ
ａｌＤｉｓｃｌＯｓｕｒｅＢｕｌｌｅｔｉｎ〜第１９巻
、第４号、１９７６年９月、第１２２６頁に於けるＵＳ
ｔｒｉｐｐｉｎｇＰｒＯｍＯｔＯｒｆＯｒＬｉｆｔ−０
ｆｆＭａｓｋ１と題するＣａｒｒ等による論文に記載さ
れている。ポリエーテル・スルホン層２０上に、非感光
性にするために２１０乃至２３０℃の温度でベークされ
た、ノボラック樹脂を基材とするポジテイブ型レジスト
の如き有機重合体材料の層２２が配置される。層２２上
に、メチルシロキサン樹脂の障壁層２４が被覆され、そ
の上に放射線感知レジスタ層２６が被覆される。層２６
が放射線に対して曝されそして現像されて、第１Ｃ図の
開孔１１，１２，１３及び１４に対応するパターン状の
レリーフ像が形成される。
このレジスト層２６のマスクを用いて、第１Ｃ図に示さ
れている開孔に対応する第１Ｅ図に示されている開孔１
１″，１２″，１３゛及び１４゛を露出させるために下
の層２０，２２及び２４が選択的に除去される。これら
の開孔が形成された後、珪化白金層１５′を含む露出さ
れた基板が１５：１又はそれ以下の比率の水と弗化水素
酸とから成る食刻液中に於て制御された放射条件の下で
予め清浄化される。
５：１の比率が最も有利である。
制御された放射条〜件とは、５０００Ａよりも短い波長
を有する光が殆ど食刻工程中に於て存在していないこと
を意味する。
この表面処理工程は、障壁の高さを増加させるので有害
である、接点領域に於ける非晶質シリコンの被膜の形成
を防ぐ。シリコン表面の処理は、低い障壁の高さを有す
る、即ち約０．５電子ボルトのＳＢＤを達成するための
必要条件である。白色光の下で化学的食刻を行う標準的
技術を用いてゾリコン表面を清浄化してみたが、この技
術を用いた場合には、充分に低い障壁の高さを達成し得
ず、約０．６１電子ボルトの障壁の高さが得られた。又
、スパッタリング・チエンバ内に於てその場でスパッタ
リングを行うことにより清浄化する技術を試みた。この
技術は約０．５電子ボルトの障壁の高さを達成したが、
その理想係数（ＩｄｅａｌｉｔｙｆａｃｔＯｒ）ηが高
すぎて約１．１５であり、更に障壁の高さに再現性がな
い。第１Ｅ図に於て、タンタル層２８が基板及びリフト
・オフ・マスク構造体上に全体的に付着される。
低い障壁の高さを有するＳＢＤ接点を達成するためＶｃ
は、タンタルの付着も又厳密な方法に従つて行われねば
ならない。タンタルの付着は電子ビームによる蒸着によ
つて最も良好に達成される。処理中に於ける蒸着チエン
バ内の最高圧力は２．５Ｘ１０−６Ｔ０ｒｒであり、チ
エンバ内の始めの圧力は４×１０−７ＴＯｒｒよりも低
くされる。基板の最高温度は２００℃である。圧力は、
チエンバ内に存在する水蒸気、炭化水素、及び他の気体
汚染物の量に関連して重要である。圧力が高い程、水蒸
気及び汚染物は多くなつて、タンタルを僅かに酸化させ
、その結果０．５電子ボルトよりも高い障壁の高さを生
ぜしめることになる。この値の障壁の高さが許容され得
るならば、チエンバ内の圧力は余り重要ではなく、通常
の方法が用いられ得る。付着方法は、毎秒約２Ａの速度
で行われ、６００±１５０Ａの厚さが達成される迄続け
られる。この方法を用いて形成されるタンタルぱ体心立
方（Ｂ．ｅ．ｃ）である。蒸着方法の代りに、タンタル
は同一の開始圧力及び温度条件の下で高周波スパツタリ
ングにより付着されてもよい。
直流スパツタリングは不適当である。直流スパツタリン
グにより付着されたタンタルは体心正方であり、高周波
スパツタリングにより付着されたタンタルは体心立方で
ある。タンタル層２８が蒸着された後、クロム層３０、
及びアルミニウム、銅をドープされたアルミニウム、又
は銅をドープされたアルミニウム−シリコンの層３２が
好ましくは同一の蒸着チエンバ内に於て付着される。
クロムは６００乃至１０００Ａの好ましい厚さに付着さ
れる。
蒸着中、水蒸気が流されねばならない。基板は最高１６
００Ｃに保たれ又は何ら熱を加えられない。クロムの付
着工程に於て、クロムの塊が炉床に配置され、水蒸気が
蒸着チエンバ内に流されて、蒸気チエンバが約１０−５
Ｔ０ｒｒに保たれる。電子ビームで加熱されると、クロ
ムが炉床から蒸発されて、障壁層の形成に重要なクロム
に変換される。水蒸気を流して蒸着されたクロムは粒子
の境界に酸化クロムを有するクロム粒子を有している。
純粋なクロムはアルミニウムとタンタルとの間の障壁と
して有効ではないことが解つた。アルミニウムは８５０
０乃至１００００Ａの厚さに有利に付着される。
純粋なアルミニウムよりも少量の銅をドープされたアル
ミニウムが好ましい。本明細書の説明に於て用いられて
いる”アルミニウム１なる用語は又、銅をドープされた
アルミニウム及び銅をドープされたアルミニウム−シリ
コンをも含んでいる。その結果形成された中間的構造体
第１Ｅ図に示されている。残されているリフト・オフ・
マスク構造体及びその上の金属が、第１Ｆ図に示されて
いる如く基板又は窒化シリコン層１０の表面に付着して
いる金属のパターンが残される様に、Ｎ−メチルピロリ
ドン又は他の適当な溶剤を用いて迅速にリフトオフされ
る。
次に、構造体が４００℃に於て１時間の間焼結され、そ
れから４５０℃に於て更に２時間の間焼結される。
この焼結工程はシリコン基板とタンタルとの間の界面電
荷及び被膜を減少させるために重要である。上記の特定
の時間及び温度が最も有利であるが、通常の実験により
他の有効な値も得られる。この焼結工程は、クロム及び
アルミニウムを用いずにタンタルだけが接点材料として
用いられる場合でも、０．５電子ボルトの障壁の高さを
達成するために必要である。この様にして本発明による
方法が完成されて、高障壁の高さを有するＳＢＤ及び低
い障壁の高さを有するＳＢＤの両者が形成される。
高い障壁の高さを有するＳＢＤの陽極及び陰極は第１Ｆ
図に於て各々参照番号３４及び３５により示されている
。低い障壁の高さを有するＳＢＤの陽極及び陰極は各々
参照番号３６及び３７により示されている以上の如く、
同一の金属系を用いて３つの異なる型の接点が形成され
る。
両方のＳＢＤの陰極は層３中の▼導電型の導通領域５及
び７に対するオーム接点である。高い障壁の高さを有す
るＳＢＤの陽極３４は珪化白金層１５５とアルミニウム
層３２との間に拡散障壁として働くクロム−タンタル金
属系を用いており、珪化白金層１５′は 化白金属を用
いていない低い障壁の高さを有するＳＢＤの陽極３６の
場合と比べて障壁の高さを増加させる。陽極３６に於て
は、タンタルそれ自体が直接Ｎ一導電型シリコンの基板
３に接触している。実際に於て、タンタル層は高割障壁
の高さを有するＳＢＤを形成するために必要なものでは
ない。アルミニウム層、クロム層、及び珪化白金層から
成る接点で充分である。しかしながら、製造条件に於て
は、タンタル層をすべての接点開孔内に全体的に付着す
ることが実際的である。クロム層３０はアルミニウムと
タンタルとの間の相互作用を防ぐ障壁として働くので重
要であることが解つた。
当技術分野に於て周知の如く、アルミニウムはシリコン
との間に有害な反応を生じ、又珪化白金中にも浸透して
シリコンと相互に作用する。しかしながら、当技術分野
に於て予想されなかつたことであるが、タンタルとアル
ミニウムとは焼結工程が行われるとき相互に反応して極
めて抵抗の大きい被膜を形成する。従つて、アルミニウ
ムとタンタルとの間に障壁としてクロムを挿入すること
が必要である。その結果、直列抵抗が相当に減少し、典
型的には約１タグオームから約１００Ω迄減少する．又
、白金はアルミニウムとも反応してアルミニウムをタン
タル中に浸透せしめるので、白金はアルミニウムとタン
タルとの間の有効な障壁材料ではないことも解つた。タ
ンタルとアルミニウムとの間に障壁としてクロムを挿入
することが極めて重要であることは、第２図のグラフを
参照することにより説明され得る。
第２図のグラフは、タンタル層と銅をドープされたアル
ミニウム層との複合層を含むＳＢＤの場合及びタンタル
層と、クロム層と、銅をドープされたアルミニウム層と
の複合層を含むＳＢＤの場合について、順方向電圧に於
ける百分率変化（ΔＶＦ（！））を時間に関して示して
いる。後者の金属系は前者の金属系より４倍乃至６倍も
安定であることが理解され得る。第３図は、本発明によ
る方法に従つて同一チップ上に形成された高い障壁の高
さを有するＳＢＤ及び低い障壁の高さを有するＳＢＤＶ
Ｃ於て測定された順方向電流一電圧特性を示すグラフで
ある。
両ＳＢＤの陽極領域は同一である。低い障壁の高さを有
するＳＢＤの障壁の高さφＢは略０．５電子ボルトであ
り、理想係数ηは略１．１０である。高い障壁の高さを
有するＳＢＤの障壁の高さφＢは略０．８電子ボルトで
あり、理想係数ηは略１．０６である。前述の如く、本
発明による方法は低い障壁の高さを有するＳＢＤを必要
とする集積回路に於て特に有用である。
第４図に示されているその様な回路の１つは、ＮＡＮＤ
機能を行う従来技術によるＤＴＬ型の回路である。この
回路は本発明による方法それ自体の要旨を成すものでは
なく、当技術分野に於て周知のものである。又、本発明
による方法はチツプに於けるこの特定の回路又は配置に
何ら限定されるものではないことも理解されたい。実際
に於て、本発明による方法ぱＴＴＬｌ標準的ＤＴＬ等の
如き種々の回路に適用され得る。この型の回路及びその
変形については、１９７５ＩＥＥＥＩｎｔｅｒｎａｔｉ
０ｎａ１Ｓ０１ｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓＣＯ
ｎｆｅｒｅｎｃｅｓｈＤｉｇｅｓｔＯｆＴｅｃｈｎｉｅ
ａｌＰａｐｅｒｓ５第１６８頁乃至第１６９頁に於て８
ＡＮｅｗＡｐｐｒ０ａｃｈｔ０Ｂｉｐ０１ａｒＬＳＩ：
Ｃ３Ｌ”と題するＰｅｌｔｉｅｒによる前述の論文に記
載されている。第４図に示されている回路は、単一のト
ランジスタＴ１、トランジスタＴ１のベース領域及びコ
レクタ領域に各々接続されている１対のバイアス抵抗Ｒ
Ｂ及びＲＣｌ並びにクランプ・ダイオードとして用いら
れている高い障壁を有するシヨツトキ障壁ダイオードＤ
Ｏを含んでいる。ゲートは、Ｄｌ，Ｄ２，Ｄ３，Ｄ４，
Ｄ５及びＤ６として示されている低い障壁の高さを有す
るＳＢＤの形で６つの接続可能な出力、並びにＣとして
示されているコレクタ領域へのオーム接点を有している
。第５図はＤＴＬセルの断面図であり、当技術分野に於
て周知の如くこの様なセルが半導体チツプ上に同一の形
で数百個設けられている。
トランジスタＴ，は細長いサブコレクタ領域１０４、ベ
ース領域１２３、及びエミッタ領域１２４を含んでいる
。
シヨツトキ障壁ダイオードＤ１乃至Ｄ６はエピタキシヤ
ル層１０３中にトランジスタＴｌの両側に対称的に形成
されている。コレクタ領域へのオーム接点Ｃによつてト
ランジスタＴｌが完成される。抵抗ＲＢ及びＲＣは示さ
れていない。第５図に示されている如く、実際に回路に
接続されているダイオードだけが、実際にダイオードを
形成するために必要な本発明の方法に於ける新規な金属
系を有している。従つて、実際に用いられている不純物
領域の数は設けられ得るダイオードの最大数よりも少な
く、用いられていないシヨツトキ障壁ダイオードＤ２及
びＤ６の位置が点線により示されている。シヨツトキ障
壁ダイオードＤｌ，Ｄ３，Ｄ４及びＤ５は本発明による
方法に従つて形成された低い障壁の高さを有するＳＢＤ
である。
それらは、略０．５電子ボルトの障壁の高さφＢを達成
するため、Ｎ一導電型シリコンのエピタキシヤル層１０
３、タンタル層１２８、クロム層１３０、及びアルミニ
ウム一銅の相互接続金属層１３２を有している。クラン
プ・ダイオードＤ。は、略０．８電子ボルトの障壁の高
さφＢを達成するため、珪化白金層１１５を含んでいる
。金属パターンを形成するためにリフト・オフ方法を用
いる代りに、除去的食刻、反応性イオン（プラズマ）に
よる食刻、又は化学的食刻も用いられ得る。
それらの場合にも、同一の表面処理工程、チエンバ内の
真空圧条件、及び焼結工程が必要である。前述の如く、
これらの方法はリフト・オフ方法程有利ではない。これ
らの各食刻方法に於ては、タンタル層、クロム層、銅を
ドーブされたアルミニウム層又は銅をドーブされたアル
ミニウム−シリコン層が第１Ａ図に示されている開孔１
１，１２，１３及び１４中に全体的に付着される。
ポジテイブ型のパターンが、Ｓｈｉｐｌｅｙ社製のＡＺ
ｌ３５Ｏ又はＡＺｌｌｌ（商品名）の如きポジテイブ型
レジストを用いて限定される。露出された不要な金属層
が、除去的食刻方法に於ては標準的な湿式の金属食刻剤
によつて、又はプラズマ食刻方法に於てはＣｃｔ４−Ａ
ｒガス混合物を含むプラズマ食刻チエンバ内に基板を配
置することによつて除去される。
化学的食刻方法に於ては、露出されたアルミニウムがＨ
３ＰＯ４−ＨＮＯ３−Ｈ２Ｏの混合物によつて除去され
る。
次に、露出されたクロムが５０７のＫＭｎＯ４と１ｔｆ
）Ａｚｌ３５Ｏの現像剤との混合物によつて除去される
。それから、残されているアルミニウムをマスクとして
タンタルがスパツタリング食刻により除去される。金属
パターンの幅が０．２５倫よりも広い場合には、タンタ
ルは１部のＨＦと、２０部のＨＮＯ３と、２０部のＨ２
Ｏとの混合物によつて除去され得る。以上に於て、本発
明による方法をその好実施例について説明したが、他の
変更も可能である。
例えば、以上の説明に於ては、本発明による方法を、オ
ーム接点、高い障壁の高さを有するＳＢＤ接点、及び低
い障壁の高さを有するＳＢＤ接点を有する集積回路構造
体に関して説明したが、その様な接点のすべてを形成す
る必要はないことを理解されたい。
【図面の簡単な説明】
第１Ａ図乃至第１Ｆ図は本発明による方法の種種の段階
に於ける半導体素子を示す部分的断面図であり、第２図
はタンタル層とアルミニウム層とを含むシヨツトキ障壁
夕゛イオード（ＳＢＤ）の場合及びタンタル層と、クロ
ム層と、アルミニウム層とを含むＳＢＤの場合について
応力の下に於ける順方向電圧の百分率変化を時間に関し
て示すグラフであり、第３図は本発明による方法に従つ
て形成された高！障壁の高さを有するＳＢＤ及び低い障
壁の高さを有するＳＢＤｆ）順方向電流一電圧特性を示
ずグラフであり、第４図はダイオード・トランジスタ論
理（ＤＴＬ）型の回路を示す図であり、第５図は本発明
による方法に従つて形成されたＳＢＤを有する半導体装
置としての上記ＤＴＬ型の回路を示す断面図である。 １・・・基板、２・・・サブ分離領域、３・・・エピタ
キシヤル層、４，６・・・埋込領域、５，７・・・導通
領域、８・・・分離領域、９・・・２酸化シリコン層、
１０・・・窒化シリコン層、１１，１１５、１２，１２
′，１３，１３゛，１４，１４′・・・開孔、１５・・
・白金層、１５ζ・・珪化白金層、２０・・・ポリエー
テル・スルホン層、２２・・・非感光性にされた有機重
合体材料の層、２４・・・障壁層、２６・・・放射線感
知レジスト層、２８・・・タンタル層、３０・・・クロ
ム層、３２・・・アルミニウム層、３４・・・高い障壁
の高さを有するＳＢＤの陽極（高い障壁の高さを有する
ＳＢＤ接点）、３５・・・高い障壁の高さを有するＳＢ
Ｄの陰極（オーム接点）、３６・・・低い障壁の高さを
有するＳＢＤの陽極（低い障壁の高さを有するＳＢＤの
接点）、３７・・・低い障壁の高さを有するＳＢＤの陰
極（オーム接点）。

Claims (1)

  1. 【特許請求の範囲】 １ シリコン半導体基板と、上記基板上に配置されたタ
    ンタル層と、上記タンタル層上に配置されたクロム酸化
    物を有するクロム層と、上記クロム層上に配置されたア
    ルミニウム層とを含むショットキ障壁ダイオード接点を
    構成するタンタル接点。 ２ 非晶質のシリコンが形成されない様にシリコン半導
    体基板の少なくとも一部の表面を処理し、上記表面上に
    タンタルが酸化しない様に真空チエンバ内に於て低い圧
    力及び基板温度でタンタルを付着し、水蒸気雰囲気中で
    クロムを蒸着することによりクロム酸化物を有するクロ
    ムを上記タンタル上に付着し、上記クロム上にアルミニ
    ウムを付着し、上記基板と上記タンタルとの間から界面
    電荷及び被膜を除去するために上記構造体を充分な温度
    及び時間で焼結させることを含む、シリコン半導体基板
    上にショットキ障壁ダイオード接点を構成するタンタル
    接点を形成するための方法。
JP53084103A 1977-08-26 1978-07-12 タンタル接点及びその形成方法 Expired JPS5932069B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/827,912 US4215156A (en) 1977-08-26 1977-08-26 Method for fabricating tantalum semiconductor contacts
US000000827912 1977-08-26

Publications (2)

Publication Number Publication Date
JPS5436178A JPS5436178A (en) 1979-03-16
JPS5932069B2 true JPS5932069B2 (ja) 1984-08-06

Family

ID=25250468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53084103A Expired JPS5932069B2 (ja) 1977-08-26 1978-07-12 タンタル接点及びその形成方法

Country Status (6)

Country Link
US (1) US4215156A (ja)
EP (1) EP0000743B1 (ja)
JP (1) JPS5932069B2 (ja)
CA (1) CA1111570A (ja)
DE (1) DE2860169D1 (ja)
IT (1) IT1158954B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312136Y2 (ja) * 1984-08-24 1991-03-22
JPH0312134Y2 (ja) * 1984-06-29 1991-03-22
JPH0315737Y2 (ja) * 1984-10-30 1991-04-05

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307132A (en) * 1977-12-27 1981-12-22 International Business Machines Corp. Method for fabricating a contact on a semiconductor substrate by depositing an aluminum oxide diffusion barrier layer
US4412376A (en) * 1979-03-30 1983-11-01 Ibm Corporation Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation
JPS55132068A (en) * 1979-03-30 1980-10-14 Ibm Pnp bipolar transistor
CA1138795A (en) * 1980-02-19 1983-01-04 Goodrich (B.F.) Company (The) Escape slide and life raft
US4379832A (en) * 1981-08-31 1983-04-12 International Business Machines Corporation Method for making low barrier Schottky devices of the electron beam evaporation of reactive metals
DE3230050A1 (de) * 1982-08-12 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit bipolaren bauelementen und verfahren zur herstellung derselben
JPS59175763A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置
JPS6116568A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp シヨツトキ障壁形半導体装置
DE3664702D1 (en) * 1985-03-13 1989-08-31 Siemens Ag Thin-film layer structure with a reactive intermediate layer for integrated circuits
US4994301A (en) * 1986-06-30 1991-02-19 Nihon Sinku Gijutsu Kabusiki Kaisha ACVD (chemical vapor deposition) method for selectively depositing metal on a substrate
US4849260A (en) * 1986-06-30 1989-07-18 Nihon Sinku Gijutsu Kabushiki Kaisha Method for selectively depositing metal on a substrate
JP2620240B2 (ja) 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
US5155565A (en) * 1988-02-05 1992-10-13 Minnesota Mining And Manufacturing Company Method for manufacturing an amorphous silicon thin film solar cell and Schottky diode on a common substrate
US5116464A (en) * 1989-06-02 1992-05-26 Massachusetts Institute Of Technology Cesium hydroxide etch of a semiconductor crystal
US6183685B1 (en) 1990-06-26 2001-02-06 Littlefuse Inc. Varistor manufacturing method
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
US5221638A (en) * 1991-09-10 1993-06-22 Sanken Electric Co., Ltd. Method of manufacturing a Schottky barrier semiconductor device
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6326601B1 (en) * 1999-07-19 2001-12-04 Agilent Technologies, Inc. Optical barrier
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
DE10011886A1 (de) * 2000-03-07 2001-09-20 Infineon Technologies Ag Verfahren zur Herstellung einer Leiterstruktur für einen integrierten Schaltkreis
US6271068B1 (en) * 2001-01-08 2001-08-07 Taiwan Semiconductor Manufacturing Company Method for making improved polysilicon emitters for bipolar transistors on BiCMOS integrated circuits
US6852167B2 (en) 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US6844203B2 (en) 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6900122B2 (en) * 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6812100B2 (en) 2002-03-13 2004-11-02 Micron Technology, Inc. Evaporation of Y-Si-O films for medium-k dielectrics
US7045430B2 (en) 2002-05-02 2006-05-16 Micron Technology Inc. Atomic layer-deposited LaAlO3 films for gate dielectrics
US7589029B2 (en) 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7205218B2 (en) * 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7135421B2 (en) 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US6804136B2 (en) * 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US7193893B2 (en) 2002-06-21 2007-03-20 Micron Technology, Inc. Write once read only memory employing floating gates
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7221017B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6790791B2 (en) 2002-08-15 2004-09-14 Micron Technology, Inc. Lanthanide doped TiOx dielectric films
US6884739B2 (en) * 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
US6967154B2 (en) * 2002-08-26 2005-11-22 Micron Technology, Inc. Enhanced atomic layer deposition
US7199023B2 (en) 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US6958302B2 (en) 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US7192892B2 (en) 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US6955932B2 (en) * 2003-10-29 2005-10-18 International Business Machines Corporation Single and double-gate pseudo-FET devices for semiconductor materials evaluation
US20050233477A1 (en) * 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
US7498247B2 (en) * 2005-02-23 2009-03-03 Micron Technology, Inc. Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7400042B2 (en) * 2005-05-03 2008-07-15 Rosemount Aerospace Inc. Substrate with adhesive bonding metallization with diffusion barrier
US7628309B1 (en) * 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
US20070013014A1 (en) * 2005-05-03 2007-01-18 Shuwen Guo High temperature resistant solid state pressure sensor
US7538401B2 (en) * 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US20070096281A1 (en) * 2005-11-02 2007-05-03 Greenberg Robert J Implantable microelectronic device and method of manufacture
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3567508A (en) * 1968-10-31 1971-03-02 Gen Electric Low temperature-high vacuum contact formation process

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3442012A (en) * 1967-08-03 1969-05-06 Teledyne Inc Method of forming a flip-chip integrated circuit
GB1290926A (ja) * 1969-06-20 1972-09-27
US3662458A (en) * 1969-06-20 1972-05-16 Westinghouse Electric Corp Electrical contact for silicon carbide members
US3820236A (en) * 1969-06-20 1974-06-28 Texas Instruments Inc Method of making metal semiconductor diodes having plated heat sink members
US3663279A (en) * 1969-11-19 1972-05-16 Bell Telephone Labor Inc Passivated semiconductor devices
US3641402A (en) * 1969-12-30 1972-02-08 Ibm Semiconductor device with beta tantalum-gold composite conductor metallurgy
US3967371A (en) * 1970-01-06 1976-07-06 Sescosem- Societe Europeenne Des Semi-Conducteurs Et De Microelectronique Methods of manufacturing multilayer interconnections for integrated circuits and to integrated circuits utilizing said method
US3652905A (en) * 1970-05-26 1972-03-28 Westinghouse Electric Corp Schottky barrier power rectifier
DE2057204C3 (de) * 1970-11-20 1975-02-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung von Metall-Halbleiterkontakten
US3939047A (en) * 1971-11-15 1976-02-17 Nippon Electric Co., Ltd. Method for fabricating electrode structure for a semiconductor device having a shallow junction
JPS557020B2 (ja) * 1971-11-15 1980-02-21
NL163370C (nl) * 1972-04-28 1980-08-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting met een geleiderpatroon.
US3906540A (en) * 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
US3923975A (en) * 1973-10-09 1975-12-02 Cutler Hammer Inc Tantalum-gallium arsenide schottky barrier semiconductor device
US3900944A (en) * 1973-12-19 1975-08-26 Texas Instruments Inc Method of contacting and connecting semiconductor devices in integrated circuits
US4035208A (en) * 1974-09-03 1977-07-12 Texas Instruments Incorporated Method of patterning Cr-Pt-Au metallization for silicon devices
JPS5136878A (en) * 1974-09-14 1976-03-27 Tokyo Shibaura Electric Co Handotaisochi no seizohoho
NL7510586A (nl) * 1975-09-09 1977-03-11 Philips Nv Werkwijze voor het vervaardigen van een la- dingsoverdrachtinrichting en ladingsoverdracht- inrichting vervaardigd met behulp van de werk- wijze.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3567508A (en) * 1968-10-31 1971-03-02 Gen Electric Low temperature-high vacuum contact formation process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312134Y2 (ja) * 1984-06-29 1991-03-22
JPH0312136Y2 (ja) * 1984-08-24 1991-03-22
JPH0315737Y2 (ja) * 1984-10-30 1991-04-05

Also Published As

Publication number Publication date
US4215156A (en) 1980-07-29
DE2860169D1 (en) 1980-12-18
EP0000743A1 (de) 1979-02-21
IT7826099A0 (it) 1978-07-26
EP0000743B1 (de) 1980-09-17
CA1111570A (en) 1981-10-27
JPS5436178A (en) 1979-03-16
IT1158954B (it) 1987-02-25

Similar Documents

Publication Publication Date Title
JPS5932069B2 (ja) タンタル接点及びその形成方法
US3434020A (en) Ohmic contacts consisting of a first level of molybdenum-gold mixture of gold and vanadium and a second level of molybdenum-gold
US3617824A (en) Mos device with a metal-silicide gate
US5858873A (en) Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US4080719A (en) Method of manufacturing a semiconductor device and device manufactured according to the method
US4206472A (en) Thin film structures and method for fabricating same
US4214256A (en) Tantalum semiconductor contacts and method for fabricating same
US4332839A (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US4063964A (en) Method for forming a self-aligned schottky barrier device guardring
US4545115A (en) Method and apparatus for making ohmic and/or Schottky barrier contacts to semiconductor substrates
US4233337A (en) Method for forming semiconductor contacts
JPS5852342B2 (ja) 基体上に珪化金属の層を設ける方法
US3601888A (en) Semiconductor fabrication technique and devices formed thereby utilizing a doped metal conductor
US4574298A (en) III-V Compound semiconductor device
JPS5846192B2 (ja) 接点構造体
US4307132A (en) Method for fabricating a contact on a semiconductor substrate by depositing an aluminum oxide diffusion barrier layer
JP3152739B2 (ja) 半導体集積回路装置の製造方法
US3560809A (en) Variable capacitance rectifying junction diode
US5322815A (en) Method for producing semiconductor device with multilayer leads
USRE32207E (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
JP3023853B2 (ja) 半導体装置の製造方法
EP0186350B1 (en) Multilayer ohmic contact for p-type semiconductor and method of making same
US4954852A (en) Sputtered metallic silicide gate for GaAs integrated circuits
EP0419361B2 (en) Method for forming an electrode for electrical connection to oxide superconductor
US5457330A (en) Tin and/or lead contacts to P-type HgCdTe