JPS5931055A - アクテイブマトリツクス基板 - Google Patents
アクテイブマトリツクス基板Info
- Publication number
- JPS5931055A JPS5931055A JP57141352A JP14135282A JPS5931055A JP S5931055 A JPS5931055 A JP S5931055A JP 57141352 A JP57141352 A JP 57141352A JP 14135282 A JP14135282 A JP 14135282A JP S5931055 A JPS5931055 A JP S5931055A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- active matrix
- tpt
- matrix substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＯ８薄膜トランジスタｃ以下ＴＩＰＴと略す
）を備えたアクティブマトリックス基板を１− 用いた液晶表示装置に関するもので、表示性能の向上を
図ったものである。
）を備えたアクティブマトリックス基板を１− 用いた液晶表示装置に関するもので、表示性能の向上を
図ったものである。
近年、絶縁基板上にＴＰＴを形成する研究が活発に行な
われている。この技術は安価な絶縁基板を用いて薄形デ
ィスプレイを実現するアクティブマトリックスパネル、
あるいは通常の半導体集積回路上にトランジスタ等の能
動素子を形成する。
われている。この技術は安価な絶縁基板を用いて薄形デ
ィスプレイを実現するアクティブマトリックスパネル、
あるいは通常の半導体集積回路上にトランジスタ等の能
動素子を形成する。
いわゆる三次元集積回路等、多くの応用が期待できる。
アクティブマトリックス基板を用いた液晶表示装置にお
いて、スイッチング素子として用いるＴＰＴは例えば次
のように形成される。第１図に従って説明する。
いて、スイッチング素子として用いるＴＰＴは例えば次
のように形成される。第１図に従って説明する。
第１図【α１で絶縁基板１に多結晶シリコン２を形成、
所定のパターンに加工する。その後ゲート酸化膜３ｔ−
形成する。次に同図１６１のように多結晶シリコンによ
シゲート電極４を形成、Ｎ型あるいはＰ型の不純物５を
熱拡散あるいはイオン注入することによルソース・ドレ
イン拡散領域６を形成する。さらに層間絶縁膜７を形成
後、引き出し配線用の窓開けをおこなったのが同図ＩＧ
ｌである。最後２− にへ！等の配線用金属８で配線形成したものが同図１ｄ
ｌである。この例では薄膜として多結晶ンリコンを用い
たがアモルファスシリコン、あるいハ他の半導体薄膜で
も構わない。こうして形成したＴＦＴｔ−例えば透明基
板上にマトリックス状に配置し、透明電極を駆動用電極
として用い、対向した透明電極間に液晶を挿入すること
によし、透過型液晶表示パネル構成がとれる。第２図に
従来における表示パネル用ＴＰＴアレーの一部拡大図を
示す。第２図で１０１はスイッチング素子として用いる
ＴＰＴ、１０２はゲート線、１０３がソース線であｐ、
１０４が透明駆動電極である。このようなＴＰＴの配置
図だと、透明電極の面積がＴＰＴの大きさに制限され、
駆動面積、開口率など表示性能の劣る起因となる。
所定のパターンに加工する。その後ゲート酸化膜３ｔ−
形成する。次に同図１６１のように多結晶シリコンによ
シゲート電極４を形成、Ｎ型あるいはＰ型の不純物５を
熱拡散あるいはイオン注入することによルソース・ドレ
イン拡散領域６を形成する。さらに層間絶縁膜７を形成
後、引き出し配線用の窓開けをおこなったのが同図ＩＧ
ｌである。最後２− にへ！等の配線用金属８で配線形成したものが同図１ｄ
ｌである。この例では薄膜として多結晶ンリコンを用い
たがアモルファスシリコン、あるいハ他の半導体薄膜で
も構わない。こうして形成したＴＦＴｔ−例えば透明基
板上にマトリックス状に配置し、透明電極を駆動用電極
として用い、対向した透明電極間に液晶を挿入すること
によし、透過型液晶表示パネル構成がとれる。第２図に
従来における表示パネル用ＴＰＴアレーの一部拡大図を
示す。第２図で１０１はスイッチング素子として用いる
ＴＰＴ、１０２はゲート線、１０３がソース線であｐ、
１０４が透明駆動電極である。このようなＴＰＴの配置
図だと、透明電極の面積がＴＰＴの大きさに制限され、
駆動面積、開口率など表示性能の劣る起因となる。
本発明は以上の欠点の改善したものであシ、本発明の目
的とするところは、スイッチング素子であるＴＰＴをゲ
ート線と直交し、且つ、直交領域がチャンネル領域とな
るよう配置するととによシ駆動面積、開口率を大幅に増
大し、表示性能を高３− めることにある。
的とするところは、スイッチング素子であるＴＰＴをゲ
ート線と直交し、且つ、直交領域がチャンネル領域とな
るよう配置するととによシ駆動面積、開口率を大幅に増
大し、表示性能を高３− めることにある。
本発明の実施例を第３図、第４図に示す。
第３図で２０１がスイッチングＴＰＴであシ、ケート線
２０２と直交し、且つ直交領域がチャンネル領域２０７
となるよう配置する。ＴＦＴ２０１とソース線２０３の
コンタクト部が２０５．ＴＦＴ２０１と駆動電極２０４
のコンタクト部が２０６である。
２０２と直交し、且つ直交領域がチャンネル領域２０７
となるよう配置する。ＴＦＴ２０１とソース線２０３の
コンタクト部が２０５．ＴＦＴ２０１と駆動電極２０４
のコンタクト部が２０６である。
さらに本発明は、第４図に示すようにゲート線３０２と
ソース線３０３の直交領域に、スイッチング（ｌｌＦＴ
３Ｑｌのチャンネル領域３０７を形成することも可能で
ある。この時、ＴＦＴ３Ｑｌとソース線３０３のコンタ
クト部が３０５．またＴＰＴ３０１と駆動電極３０４の
コンタクト部が３０６である。第４図におけるα−α１
での断面図を第５図に示す。本発明のようにスイッチン
グＴＰＴを形成、配置することにょシ、従来例のものに
対し、大幅に駆動面積、開口率を高めることができる。
ソース線３０３の直交領域に、スイッチング（ｌｌＦＴ
３Ｑｌのチャンネル領域３０７を形成することも可能で
ある。この時、ＴＦＴ３Ｑｌとソース線３０３のコンタ
クト部が３０５．またＴＰＴ３０１と駆動電極３０４の
コンタクト部が３０６である。第４図におけるα−α１
での断面図を第５図に示す。本発明のようにスイッチン
グＴＰＴを形成、配置することにょシ、従来例のものに
対し、大幅に駆動面積、開口率を高めることができる。
以上のように本発明は表示性能の向上を図ったアクティ
ブマトリックス基板に関するものであ；４− る。
ブマトリックス基板に関するものであ；４− る。
第１図はＴＰＴの製造方法、第２図は従来のＴＰＴアレ
ーの一部拡大図である。第３図、第４図が本発明による
ＴＰＴアレーの一部拡大図、第５図はその断面図である
。 ２０１．３０１・・スイッチング用ＴＦ’Ｔ２Ｏ２，３
０２拳Φゲート配線 ２０３．３０３・・ソース配線 ２０４．３０４・Φ透明駆動電極 ２０５．３０５・−ＴＦＴとソース線のコンタクト部 ２０６．３０６．、ＴＰＴと駆動電極のコンタクト部 ２０７．３０７・・ＴＦＴにおけるチャンネル領域 以 上 出願人 株式会社諏訪精工舎 ５− 第１図 第２図 第３図 第４図 第１５−図
ーの一部拡大図である。第３図、第４図が本発明による
ＴＰＴアレーの一部拡大図、第５図はその断面図である
。 ２０１．３０１・・スイッチング用ＴＦ’Ｔ２Ｏ２，３
０２拳Φゲート配線 ２０３．３０３・・ソース配線 ２０４．３０４・Φ透明駆動電極 ２０５．３０５・−ＴＦＴとソース線のコンタクト部 ２０６．３０６．、ＴＰＴと駆動電極のコンタクト部 ２０７．３０７・・ＴＦＴにおけるチャンネル領域 以 上 出願人 株式会社諏訪精工舎 ５− 第１図 第２図 第３図 第４図 第１５−図
Claims (1)
- （１）複数本のゲート線及び該ゲート線と直交する複数
本のソース線を備え、各交点に駆動電極を有するＭＯ８
型薄膜トランジスタを形成した基板に於いて、該ＭＯ８
型薄膜トランジスタが、前記ゲート線と直交し、且つそ
の直交領域がチャンネル領域となるよう配置されたこと
を特徴とするアクティブマトリックス基板。 （２１’Ｍ ＯＢ型薄膜トランジスタのチャンネル領域
がゲート線とソース線の直交領域にあることを特徴とす
る特許請求の範囲第１項記載のアクティブマトリックス
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57141352A JPS5931055A (ja) | 1982-08-13 | 1982-08-13 | アクテイブマトリツクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57141352A JPS5931055A (ja) | 1982-08-13 | 1982-08-13 | アクテイブマトリツクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5931055A true JPS5931055A (ja) | 1984-02-18 |
Family
ID=15289969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57141352A Pending JPS5931055A (ja) | 1982-08-13 | 1982-08-13 | アクテイブマトリツクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931055A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
-
1982
- 1982-08-13 JP JP57141352A patent/JPS5931055A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7148506B2 (en) | 1994-06-02 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100509662B1 (ko) | 액티브 매트릭스형 디스플레이장치 및 그 제조방법 및 반도체장치의 제조방법 | |
| JPH0577303B2 (ja) | ||
| JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
| US6078060A (en) | Active matrix display devices and methods of manufacturing the active matrix display devices | |
| US5767531A (en) | Thin-film transistor, method of fabricating the same, and liquid-crystal display apparatus | |
| JPS58142566A (ja) | 薄膜半導体装置 | |
| JPH05203977A (ja) | 電気光学的表示装置 | |
| JPS60186053A (ja) | 薄膜相補型ｍｏｓ回路 | |
| JPS58158971A (ja) | 薄膜半導体装置 | |
| JPS61252667A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3423108B2 (ja) | 表示装置及び表示装置の製造方法 | |
| TW200421618A (en) | Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same | |
| JPS5931055A (ja) | アクテイブマトリツクス基板 | |
| JPH07326767A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JP2884723B2 (ja) | 薄膜半導体装置およびその製造方法 | |
| JPS6336574A (ja) | 薄膜トランジスタ | |
| JPH01192173A (ja) | 半導体装置の製造方法 | |
| JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
| JP2697730B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2622661B2 (ja) | 液晶表示パネル | |
| JPS58190063A (ja) | 透過型液晶表示パネル用薄膜トランジスタ | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| JP2697728B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2001156295A (ja) | 半導体装置の作製方法 | |
| KR100212270B1 (ko) | 박막 트랜지스터 및 그 제조 방법 |