JPS592929B2 - デ−タ受授システム - Google Patents
デ−タ受授システムInfo
- Publication number
- JPS592929B2 JPS592929B2 JP54071484A JP7148479A JPS592929B2 JP S592929 B2 JPS592929 B2 JP S592929B2 JP 54071484 A JP54071484 A JP 54071484A JP 7148479 A JP7148479 A JP 7148479A JP S592929 B2 JPS592929 B2 JP S592929B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pos
- terminal
- ipl
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Between Computers (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は各端末装置が始業時に運用動作を開始するとき
、所定データを互いに略等しい時間内において取込むこ
とを可能としたデータ支援システムに関する。
、所定データを互いに略等しい時間内において取込むこ
とを可能としたデータ支援システムに関する。
流通業のデータを取扱うＰＯＳターミナルと中央処理装
置とを含むデータ支援システムでは、端末装置としての
金銭登録機が電源投入時に中央処理装置（以下本明細書
においてＣＰＵと略記する）よりイニシャルプログラム
・ローディング（以下本明細書においてＩＰＬと略記す
る）がなされる。
置とを含むデータ支援システムでは、端末装置としての
金銭登録機が電源投入時に中央処理装置（以下本明細書
においてＣＰＵと略記する）よりイニシャルプログラム
・ローディング（以下本明細書においてＩＰＬと略記す
る）がなされる。
第１図の構成図に示すようにＰＯＳターミナル＃１乃至
＃ｎはそれぞれメモリＭＥＭを有し、ＣＰＵの有するフ
ァイルＦＩＬに蓄積されたプログラムを例えばデパート
始業時にメモリＭＥＭへ取込んで行く。この手順は従来
次のように行なわれている。（１）ＣＰＵはその電源が
投入された時からＰＯＳターミナルを呼出すポーリング
信号ＰＯＬをＰＯＳ＃１からＰＯＳ♯ｎまで順次送出す
る。
＃ｎはそれぞれメモリＭＥＭを有し、ＣＰＵの有するフ
ァイルＦＩＬに蓄積されたプログラムを例えばデパート
始業時にメモリＭＥＭへ取込んで行く。この手順は従来
次のように行なわれている。（１）ＣＰＵはその電源が
投入された時からＰＯＳターミナルを呼出すポーリング
信号ＰＯＬをＰＯＳ＃１からＰＯＳ♯ｎまで順次送出す
る。
（２）第２図に示すタイムチャートにおいてＰＯＳ＃ｌ
が時刻ＴＯに電源ＰＯＷが投入されると所定タイミング
Ｔ１においてＩＰＬ要求データをＣＰＵに対し送出する
。（３）ＣＰＵはこのＩＰＬ要求データを受信すると、
ＩＰＬデータの第１回分ＩＰＬＩにＰＯＳ♯ｉ宛信号を
付して回線上に転送する。
が時刻ＴＯに電源ＰＯＷが投入されると所定タイミング
Ｔ１においてＩＰＬ要求データをＣＰＵに対し送出する
。（３）ＣＰＵはこのＩＰＬ要求データを受信すると、
ＩＰＬデータの第１回分ＩＰＬＩにＰＯＳ♯ｉ宛信号を
付して回線上に転送する。
（４）ＰＯＳ♯ｉは自己宛信号であることを確認してメ
モリＭＥＭに取込ませる。
モリＭＥＭに取込ませる。
この転送途中においてＰＯＳ♯ｊ）＃ｐに電源ＰＯＷが
相次いで投入されると、ＣＰＵに対しＩＰＬ要求データ
が相次いで発生される。ＩＰＬデータＩＰＬＩは実際は
数ブロックに分割されているので、各ブロックの中間に
Ｐ０Ｌ１〜ｎを挿入することで前記ＩＰＬ要求データを
ＣＰＵは取込むことができる。（５）該ＩＰＬ要求デー
タをＣＰＵに取込ませることのできたＰＯＳターミナル
＃ｊ）＃ｐは要求データが受付けられた時点の次に到来
するＰＯＳ＃ｉ宛のＩＰＬデータのブロックから次々に
自己装置内に取込むことができる（第２図においてＩＰ
Ｌ−Ｉｊ、、ＩＰＬ−Ｉｐと図示している）。
相次いで投入されると、ＣＰＵに対しＩＰＬ要求データ
が相次いで発生される。ＩＰＬデータＩＰＬＩは実際は
数ブロックに分割されているので、各ブロックの中間に
Ｐ０Ｌ１〜ｎを挿入することで前記ＩＰＬ要求データを
ＣＰＵは取込むことができる。（５）該ＩＰＬ要求デー
タをＣＰＵに取込ませることのできたＰＯＳターミナル
＃ｊ）＃ｐは要求データが受付けられた時点の次に到来
するＰＯＳ＃ｉ宛のＩＰＬデータのブロックから次々に
自己装置内に取込むことができる（第２図においてＩＰ
Ｌ−Ｉｊ、、ＩＰＬ−Ｉｐと図示している）。
（６）ＩＰＬデータＩＰＬＩの送信が終了し応答として
ＰＯＳ＃ｉからＩＰＬ完了電文を受信するとＣＰＵはＰ
ＬデータＩＰＬｌの送信途中にＩＰＬ要求を受けたＰＯ
Ｓターミナルの番号を検索し最も早くＩＰＬ要求を受け
たＰＯＳターミナルを次の代表ＰＯＳとしてそのＰＯＳ
（この場合ＰＯＳ＃ｊ）にＩＰＬデータの送信を開始す
る。（７） ＰＯＳ＃ＪはＩＰＬ２の当初部分（ＩＰＬ
２ｊ）が自己メモリに格納してないため順次受信し格納
する。（８） ＰＯＳ＃ｐはＰＯＳ＃Ｊ宛に送られてい
るＩＰＬ２を同時に受信することができるため格納して
行くと、ＰＬ２の途中においてＩＰＬデータを全部格納
し終り、ＩＰＬ２のプロツク中間でＣＰＵから送出され
るボーリング信号に対しＩＰＬ信号を送ることができる
。
ＰＯＳ＃ｉからＩＰＬ完了電文を受信するとＣＰＵはＰ
ＬデータＩＰＬｌの送信途中にＩＰＬ要求を受けたＰＯ
Ｓターミナルの番号を検索し最も早くＩＰＬ要求を受け
たＰＯＳターミナルを次の代表ＰＯＳとしてそのＰＯＳ
（この場合ＰＯＳ＃ｊ）にＩＰＬデータの送信を開始す
る。（７） ＰＯＳ＃ＪはＩＰＬ２の当初部分（ＩＰＬ
２ｊ）が自己メモリに格納してないため順次受信し格納
する。（８） ＰＯＳ＃ｐはＰＯＳ＃Ｊ宛に送られてい
るＩＰＬ２を同時に受信することができるため格納して
行くと、ＰＬ２の途中においてＩＰＬデータを全部格納
し終り、ＩＰＬ２のプロツク中間でＣＰＵから送出され
るボーリング信号に対しＩＰＬ信号を送ることができる
。
（９） ＩＰＬデータＩＰＬ２を転送中に他のＰＯＳ＃
ｋの電源が投入されると［ＰＬ２のプロツク中間に挿入
されるボーリング信号によりＩＰＬ要求がＣＰＵに受信
される。
ｋの電源が投入されると［ＰＬ２のプロツク中間に挿入
されるボーリング信号によりＩＰＬ要求がＣＰＵに受信
される。
００） ＣＰＵは次にＰＯＳ＃ｐを代表ＰＯＳとして選
定し、［ＰＬデータの第３回分１ＰＬ３を転送し始める
。
定し、［ＰＬデータの第３回分１ＰＬ３を転送し始める
。
このようにＣＰＵが代表ＰＯＳを選定してＩＰＬデータ
を転送し始めた後、ＩＰＬ要求を発したＰＯＳの最も早
いものを、次のＩＰＬデータ転送に際し次の代表ＰＯＳ
と選定して動作させている。
を転送し始めた後、ＩＰＬ要求を発したＰＯＳの最も早
いものを、次のＩＰＬデータ転送に際し次の代表ＰＯＳ
と選定して動作させている。
第２図においてＰＯＳ＃ｊはＩＰＬ一１ｊとＰＬ−２ｊ
とを合わせて受信する時間だけ動作すればメモリＭＥＭ
にＰＬデータとして全部格納できるが、ＩＰＬ３転送に
際し代表ＰＯＳとなつたＰＯＳ＃ｐは、ＰＯＳ＃１及び
ｊと比較し長い時間動作し続けＩＰＬ３転送終了のとき
完了信号を中央処理装置ＣＰＵに送出する（このときＩ
ＰＬ２で受信済みのためＩＰＬ．３での斜線部が無駄と
なる）。本発明の目的は前述の欠点を改善し、データ取
込のための所要時間を略等しくするよう、要求信号を最
後に発した端末装置を代表端末に選定して動作させるデ
ータ受授システムを提供することにある。
とを合わせて受信する時間だけ動作すればメモリＭＥＭ
にＰＬデータとして全部格納できるが、ＩＰＬ３転送に
際し代表ＰＯＳとなつたＰＯＳ＃ｐは、ＰＯＳ＃１及び
ｊと比較し長い時間動作し続けＩＰＬ３転送終了のとき
完了信号を中央処理装置ＣＰＵに送出する（このときＩ
ＰＬ２で受信済みのためＩＰＬ．３での斜線部が無駄と
なる）。本発明の目的は前述の欠点を改善し、データ取
込のための所要時間を略等しくするよう、要求信号を最
後に発した端末装置を代表端末に選定して動作させるデ
ータ受授システムを提供することにある。
以下本発明の実施例を示す図面について説明する。
第３図は第２図と対応して示すＰＯＳターミナルに適用
した本発明実施例のタイムチヤートを示す。この例では
ＰＯＳ＃２がＩＰＬ要求を発しフＣＰＵがデータＩＰＬ
ｌを送出し始めた後、ＰＯＳ＃１、＃４、＃３の順序に
ＩＰＬ要求が発せられてＩＰＬｌの送出が終了している
。
した本発明実施例のタイムチヤートを示す。この例では
ＰＯＳ＃２がＩＰＬ要求を発しフＣＰＵがデータＩＰＬ
ｌを送出し始めた後、ＰＯＳ＃１、＃４、＃３の順序に
ＩＰＬ要求が発せられてＩＰＬｌの送出が終了している
。
したがつて要求信号を最後に発したＰＯＳ＃３を代表Ｐ
ＯＳに選定し、第２回目データＰＬ２を送出する。この
ときＰＯＳ＃１、＃４はＩＰＬ２を全部受信する必要は
なくＩＰＬ完了信号を発することができることは第３図
から直ちに判断される。したがつて各ＰＯＳはＰＬ要求
を発した順序に従つて第２図に示す従来例のように動作
する場合には、ＰＯＳ＃１が代表端末となり、ＩＰＬ２
の転送終了時刻の後に漸く運用開始となる。第３図では
ＰＯＳ＃３が代表端末となり、ＩＰＬ２の転送終了時刻
直前においてデータ取込みは終了し、転送終了時刻にお
いてＩＰＬ２の転送終了をＣＰＵに送出している。なお
第３図においてはＩＰＬ２の送出途中においてＰＯＳ＃
ｎがＩＰＬ要求を発したため、第３回目データＰＬ３に
ついてはＰＯＳ＃ｎが次の代表ＰＯＳとなることを示し
ている。次に第４図は第３図の動作を行なわせるための
ＣＰＵ側のプロツク構成図を示している。
ＯＳに選定し、第２回目データＰＬ２を送出する。この
ときＰＯＳ＃１、＃４はＩＰＬ２を全部受信する必要は
なくＩＰＬ完了信号を発することができることは第３図
から直ちに判断される。したがつて各ＰＯＳはＰＬ要求
を発した順序に従つて第２図に示す従来例のように動作
する場合には、ＰＯＳ＃１が代表端末となり、ＩＰＬ２
の転送終了時刻の後に漸く運用開始となる。第３図では
ＰＯＳ＃３が代表端末となり、ＩＰＬ２の転送終了時刻
直前においてデータ取込みは終了し、転送終了時刻にお
いてＩＰＬ２の転送終了をＣＰＵに送出している。なお
第３図においてはＩＰＬ２の送出途中においてＰＯＳ＃
ｎがＩＰＬ要求を発したため、第３回目データＰＬ３に
ついてはＰＯＳ＃ｎが次の代表ＰＯＳとなることを示し
ている。次に第４図は第３図の動作を行なわせるための
ＣＰＵ側のプロツク構成図を示している。
ＲＣＶは信号受信部でＰＯＳターミナルからのターミナ
ル番号を含むＩＰＬ要求、ＩＰＬ完了信号を受信して識
別し、前者はシフトレジヌタＳＲＧに、後者は登録レジ
スタＲＧＳに信号を送る。ＩＰＬ要求信号が到来したと
きはシフトレジスタＳＲＧにＰＯＳターミナル番号を順
次詰込んで行く。ＩＰＬ完了信号であれば第５図に示す
レジスタＲＧＳのように例えばターミナル＃１２４５が
ＩＰＬ完了のときフラグビツトを８１″より３０″に変
える。フラグ調査部ＦＬＩはレジスタＲＧＳのフラグを
監視していて、フラグビツトが′″１″となつているＰ
ＯＳターミナルが存在しているとの信号を発していると
、前述のシフトレジスタＳＲＧを読んで最後に詰込まれ
たターミ゛ナル番号（これが前述のように代表ＰＯＳの
番号指定となる）との論理積演算の条供でＩＰＬデータ
フアイル１ＤＦを起動し、フアイルの内容をバツフアＢ
Ｆに移し送信部ＳＮＤに転送する。送信部ＳＮＤはバツ
フアＢＦからのＩＰＬデータに代表ＰＯＳ番号検出回路
ＲＰＮからの番号を付加して回線ＬＬへ送信する０尚、
最後にＩＰＬ要求の存在した端末番号を１つたけ蓄積し
、ＩＰＬ要求が受信される毎にそのＩＰＬ要求発行基の
端末番号に更新するレジスタをレジスタＳＲＧと並列に
設け、これを次の代表ＰＯＳとして指定するようにして
も良い事は明らかである。
ル番号を含むＩＰＬ要求、ＩＰＬ完了信号を受信して識
別し、前者はシフトレジヌタＳＲＧに、後者は登録レジ
スタＲＧＳに信号を送る。ＩＰＬ要求信号が到来したと
きはシフトレジスタＳＲＧにＰＯＳターミナル番号を順
次詰込んで行く。ＩＰＬ完了信号であれば第５図に示す
レジスタＲＧＳのように例えばターミナル＃１２４５が
ＩＰＬ完了のときフラグビツトを８１″より３０″に変
える。フラグ調査部ＦＬＩはレジスタＲＧＳのフラグを
監視していて、フラグビツトが′″１″となつているＰ
ＯＳターミナルが存在しているとの信号を発していると
、前述のシフトレジスタＳＲＧを読んで最後に詰込まれ
たターミ゛ナル番号（これが前述のように代表ＰＯＳの
番号指定となる）との論理積演算の条供でＩＰＬデータ
フアイル１ＤＦを起動し、フアイルの内容をバツフアＢ
Ｆに移し送信部ＳＮＤに転送する。送信部ＳＮＤはバツ
フアＢＦからのＩＰＬデータに代表ＰＯＳ番号検出回路
ＲＰＮからの番号を付加して回線ＬＬへ送信する０尚、
最後にＩＰＬ要求の存在した端末番号を１つたけ蓄積し
、ＩＰＬ要求が受信される毎にそのＩＰＬ要求発行基の
端末番号に更新するレジスタをレジスタＳＲＧと並列に
設け、これを次の代表ＰＯＳとして指定するようにして
も良い事は明らかである。
このようにしてＣＰＵにおける構成の簡易な追加即ちＩ
ＰＬ要求信号のような取込むべき信号を要求する信号を
最後に発した端末装置の番号を選出する手段を追加する
程度で、端末装置のデータ取込所要時間を略等しくする
ことができ、端末装置の始動から運用開始可能までの時
間に不揃いがなくなり、能率的運用ができる。
ＰＬ要求信号のような取込むべき信号を要求する信号を
最後に発した端末装置の番号を選出する手段を追加する
程度で、端末装置のデータ取込所要時間を略等しくする
ことができ、端末装置の始動から運用開始可能までの時
間に不揃いがなくなり、能率的運用ができる。
第１図はＰＯＳターミナルとＣＰＵを含むデータ受授シ
ステムのプロツク図、第２図は第１図の動作説明用タイ
ムチヤート、第３図は本発明の一実施例のタイムチヤー
ト、第４図は本発明の一実施例のプロツク図、第５図は
第４図中の登録レジスタの購成を示す図である。 ＣＰＵ：中央処理装置、ＦＩＬ：フアイル、ＰＯＳ＃１
、ＰＯＳ＃２、・・・・・・・・・ＰＯＳ＃ｎ：ＰＯＳ
端末、ＭＥＭ：メモリ、ＳＲＧ：シフトレジスタ、ＲＧ
Ｓ：登録レジスタ。
ステムのプロツク図、第２図は第１図の動作説明用タイ
ムチヤート、第３図は本発明の一実施例のタイムチヤー
ト、第４図は本発明の一実施例のプロツク図、第５図は
第４図中の登録レジスタの購成を示す図である。 ＣＰＵ：中央処理装置、ＦＩＬ：フアイル、ＰＯＳ＃１
、ＰＯＳ＃２、・・・・・・・・・ＰＯＳ＃ｎ：ＰＯＳ
端末、ＭＥＭ：メモリ、ＳＲＧ：シフトレジスタ、ＲＧ
Ｓ：登録レジスタ。
Claims (1)
- １ 中央処理装置と、該中央処理装置からの回線にマル
チ接続された複数の端末装置とを有し、該中央処理装置
はデータ取込要求を発する端末装置のうちの１つを代表
端末として選定し、選定した代表端末に対して複数ブロ
ックからなる所定のデータを転送すると共に、代表端末
以外のデータ取込要求を発した各端末装置は該代表端末
に転送される所定のデータを一斉に取込み、該代表端末
は該所定のデータの転送終了に応じてデータ取込み完了
応答を中央処理装置に返送するデータ受授システムにお
いて、前記中央処理装置が所定データを転送する最終時
刻までにデータ取込要求信号を発した端末装置のうち時
間的に最後に発した端末装置を選出する手段を中央処理
装置に設け、中央処理装置は該選出された端末装置を代
表端末として次の所定データを転送することを特徴とす
るデータ受授システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54071484A JPS592929B2 (ja) | 1979-06-07 | 1979-06-07 | デ−タ受授システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54071484A JPS592929B2 (ja) | 1979-06-07 | 1979-06-07 | デ−タ受授システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55163930A JPS55163930A (en) | 1980-12-20 |
| JPS592929B2 true JPS592929B2 (ja) | 1984-01-21 |
Family
ID=13461960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54071484A Expired JPS592929B2 (ja) | 1979-06-07 | 1979-06-07 | デ−タ受授システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592929B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159410U (ja) * | 1982-04-20 | 1983-10-24 | 工藤 晃 | 床冷暖房に使用する床構造 |
| JPS59111528A (ja) * | 1982-12-17 | 1984-06-27 | Yokogawa Hokushin Electric Corp | 分散形デ−タ処理装置 |
-
1979
- 1979-06-07 JP JP54071484A patent/JPS592929B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55163930A (en) | 1980-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5131085A (en) | High performance shared main storage interface | |
| US4958278A (en) | Method for loading data or program to a plurality of terminal stations | |
| JPS592929B2 (ja) | デ−タ受授システム | |
| US5404137A (en) | High speed transition signalling communication system | |
| JP3058010B2 (ja) | プロセッサ間通信方法及び装置 | |
| JP2836357B2 (ja) | ファクシミリ装置 | |
| JP3061402B2 (ja) | データ転送制御方式及び装置 | |
| JP3176199B2 (ja) | サーバクライアントシステム | |
| JPS6059465A (ja) | 端末装置の構成方法 | |
| JPH09261226A (ja) | プログラマブル・コントローラ | |
| JP2573332B2 (ja) | データ転送制御方法 | |
| JPH05268291A (ja) | デ−タバッファ管理システム | |
| JPH04134546A (ja) | 初期プログラムロード方式 | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPH0926911A (ja) | ページ情報転送処理装置 | |
| JP4237831B2 (ja) | プロセス間通信方法及びシステム | |
| JPH0612418A (ja) | 文書作成装置への外字データの登録システム及び方法 | |
| JPS61279969A (ja) | デ−タバツフア管理方式 | |
| JP3067155B2 (ja) | データ転送装置 | |
| JP2747248B2 (ja) | 通信データ分割送信方法および装置 | |
| JPS63192151A (ja) | デ−タ転送緩衝装置 | |
| JPH0478249A (ja) | 通信制御方法 | |
| JPH0533862B2 (ja) | ||
| JPH01174042A (ja) | 回線制御方式 | |
| JPS59119439A (ja) | バツフア・ビジ−回避方式 |