JPS5929247A - Method for wiring printed circuit board - Google Patents

Method for wiring printed circuit board

Info

Publication number
JPS5929247A
JPS5929247A JP57138517A JP13851782A JPS5929247A JP S5929247 A JPS5929247 A JP S5929247A JP 57138517 A JP57138517 A JP 57138517A JP 13851782 A JP13851782 A JP 13851782A JP S5929247 A JPS5929247 A JP S5929247A
Authority
JP
Japan
Prior art keywords
wiring
section
pattern
wiring section
allowable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57138517A
Other languages
Japanese (ja)
Other versions
JPS6313177B2 (en
Inventor
Jiro Kusuhara
楠原 治郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57138517A priority Critical patent/JPS5929247A/en
Publication of JPS5929247A publication Critical patent/JPS5929247A/en
Publication of JPS6313177B2 publication Critical patent/JPS6313177B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Abstract

PURPOSE:To enable wiring of a printed circuit board with high efficiency without manual operation, by calculating an allowable range of pattern length in a wiring section, grouping the wiring section, and dividing the shortest wiring section, etc. successively in five steps of processing. CONSTITUTION:Delays of signals are calculated in the wiring section, and allowable pattern length of the section is obtained by calculation. Then, the wiring section is grouped from Manhattan length on the printed circuit board of the logic section in which the allowable range of print pattern length and signal delay time are regulated. Each grouped wiring section is divided into an inclined pattern section and a straight line pattern section so as to satisfy the conditions of the allowable pattern length range. Each wiring section is divided into >=2 wiring sections so as to satisfy the conditions of the allowable pattern length range. Finally, print patterns in each wiring section, each inclined pattern section, each straight line pattern section, and each wiring section after the division are decided.

Description

【発明の詳細な説明】 本発明は、プリント基板上の搭載部品の配線のだめのプ
リントパターンを決定するだめの、計算機によるプリン
ト基板配線方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a printed circuit board wiring method using a computer for determining a printed pattern for wiring of components mounted on a printed circuit board.

従来技術 従来の計算機によるプリント基板配線方法においては、
接続すべき部品ピン間の配線区間を、矩形のプリントパ
ターンを使用して出来るだけ最短で配線を行っていた。
Prior Art In the conventional printed circuit board wiring method using a computer,
The wiring sections between component pins to be connected were made as short as possible using rectangular printed patterns.

しかし、配線区間にPよ下記8タイプがあり、その中の
最短配線、迂回配線の区間については人手にてプリント
パターン設Stを行う必要があり、費用、設Hト期間面
で問題であった。
However, there are 8 types of wiring sections as shown below, and it is necessary to manually design printed patterns for the shortest wiring and detour wiring sections, which poses problems in terms of cost and installation time. .

最短配線区間:信号の遅れに対するマージンの小さい配
線区間。
Shortest wiring section: A wiring section with a small margin for signal delay.

一般配線区間:一般の配線区間。General wiring section: General wiring section.

迂回配線区間:クロック信号の様に、全ての部品に同じ
信号の遅れとなるよう に迂回して配線する区間。
Detour wiring section: A section where wiring is detoured so that all components have the same signal delay, such as a clock signal.

発明の目的 本発明の目的は、前述のような人手の介入を不要とし、
しかも現在一般的となっている配線手法を利用でき実施
の容易な、改良した削η慎によるプリント基板配線方法
を提供することにある。
Purpose of the Invention The purpose of the present invention is to eliminate the need for manual intervention as described above;
Moreover, it is an object of the present invention to provide a printed circuit board wiring method using improved abrasion, which is easy to implement and can utilize wiring methods that are currently common.

現在知られているプリント基板のプリントパターン段組
自動化手法の1つである配線手法を詳細が判明した。
The details of the wiring method, which is one of the currently known methods for automating the stacking of printed patterns on printed circuit boards, have been revealed.

1)一般のプリント基板においては、全配線区間の90
%以上が、第1図に示すマンハッタン長(=’+”2)
  でプリントパターン化できる。ここで、1は部品ピ
ン、2はプリントパターンである。
1) In general printed circuit boards, 90% of the total wiring section
% or more is the Manhattan length shown in Figure 1 (='+"2)
You can create a print pattern with . Here, 1 is a component pin and 2 is a printed pattern.

11)従来の配線手法は、第1図の様に矩形のプリント
パターンを形成する場合の性能が最も良く、第2図の様
に迂回した場合は性能が最も悪くなる。
11) The conventional wiring method has the best performance when forming a rectangular printed pattern as shown in FIG. 1, and the worst performance when forming a detour as shown in FIG. 2.

このような従来の配線手法の特徴を活用しつつ、最短配
線および迂回配線の区間についても、人手を介入させな
いでプリントパターンを設計するために、水弁明延よる
プリント基板配線方法にあっては、各配線区間を、その
信号遅延時間とマンハッタン長との関係にしだがって、
最短配線のグループ、迂回配線のグループ、−膜配線の
グループに分類する。更に、最短配線グループに分類さ
れる配線区間を斜めパターン区間と石線パターン区間に
分割する。−また、迂回配線グループの配線区間を、2
つ以上の配線区間に分割する′。そして、−膜配線グル
ープの配線区間、最短配線グループの配線区間の分割し
たパターン区間、迂回配線グループの配線区間の分割後
の配線区間についてプリントパターンを決定するが、そ
の手法は従来の配線手法(迷路法、線分探索法など)で
容易に実施できる。
In order to design printed patterns without human intervention for the shortest wiring and detour wiring sections while making use of these characteristics of conventional wiring methods, Akenobu Mizuben's printed circuit board wiring method includes: Each wiring section is defined according to the relationship between its signal delay time and Manhattan length.
Classified into the shortest wiring group, detour wiring group, and -membrane wiring group. Furthermore, the wiring section classified into the shortest wiring group is divided into a diagonal pattern section and a stone line pattern section. -Also, set the wiring section of the detour wiring group to 2
Divide into three or more wiring sections. Then, print patterns are determined for the wiring section of the - membrane wiring group, the pattern section after dividing the wiring section of the shortest wiring group, and the wiring section after dividing the wiring section of the detour wiring group. This can be easily carried out using the maze method, line search method, etc.).

発明の実施例 本発明によるプリント基板配線方法は、第3図に示すよ
うに、配線区間の許容パターン長範囲の計算、配線区間
のグループ分け、最短配線区間の分割、迂回配線区間の
分割、プリントパターンの決定の5つの処理段階で実行
される。以下、各処理段階について説明する。
Embodiments of the Invention The printed circuit board wiring method according to the present invention, as shown in FIG. The pattern determination is performed in five processing stages. Each processing stage will be explained below.

配線区間のW1容パターン長範囲の計算配線区間の信号
の遅れを算出し、配線区間の許容パターン長を算定する
。本処理の手順を第5図の例により説明する。
Calculation of the W1 capacity pattern length range of the wiring section The signal delay of the wiring section is calculated, and the allowable pattern length of the wiring section is calculated. The procedure of this process will be explained using the example shown in FIG.

(1)信号のディレィが規定されている論理区間の信号
の遅延時間を、素子の信号遅延時間と仮想プリントパタ
ーン長(マンハッタン長)より算出する。第5図の例で
は1.X、di + 、X、till、  がディレィ
となる。ここで、diは素子自体の信号遅延時間、鵠は
仮想プリントパターン長73.、 (1= x、 2゜
3.9に依存する信号遅延時間である。
(1) Calculate the signal delay time of the logical section in which the signal delay is specified from the signal delay time of the element and the virtual print pattern length (Manhattan length). In the example of Figure 5, 1. X, di + , X, till, are the delays. Here, di is the signal delay time of the element itself, and 鵠 is the virtual print pattern length 73. , (1=x, is the signal delay time depending on 2°3.9.

(11)配線区間に許容される信号遅延時間の範囲(D
±Δd)より、次式にしたがって、プリントパターンだ
けの信号遅延時間の許容範囲(DL±Δdl)を計算す
る。
(11) Range of signal delay time allowed in wiring section (D
±Δd), the allowable range (DL±Δdl) of the signal delay time of only the print pattern is calculated according to the following equation.

1)′rJ±1dl=D±Δd−Σ dよ−1 (li+)下式しこより−、プリントパターン長の許容
範囲(■)±Δ71りを決める。
1)'rJ±1dl=D±Δd−Σ d−1 (li+) From the following equation, determine the print pattern length tolerance range (■)±Δ71.

(1)L士Δd/)=f(L±Δl) 配線区間のグループ分は プリントパターン長の許容範囲(L±Δl)と信号遅延
時間が規定されている論理区間のプリント基板上でのマ
ンノ・ツタン長から、配線区間のグル−プ分けを行う。
(1) L Δd/)=f(L±Δl) The group of wiring sections is the wiring section on the printed circuit board of the logical section where the permissible range of printed pattern length (L±Δl) and signal delay time are specified. - Divide wiring sections into groups based on the tube length.

第5図の例では、di、〜d14に対応したパターン長
1.−14の合計値と、グリントパターン許容長(L±
Δl)を比較すること釦より、下記8グループに分ける
In the example of FIG. 5, the pattern length corresponding to di, to d14 is 1. -14 total value and the allowable glint pattern length (L±
Divide into the following 8 groups using the Compare button.

最短配線グループ:マンハッタン長がプリントパターン
長許容範囲の上限(L+Δl)を越える場合に、とのグ
ループに分類する。第5図の例では、菰 Σ /+)L+Δlの場合である。
Shortest wiring group: When the Manhattan length exceeds the upper limit (L+Δl) of the print pattern length tolerance, it is classified into the group. The example in FIG. 5 is a case of 菰Σ/+)L+Δl.

迂回配線グループ:マンハッタン長がプリントパターン
長許容範囲の下限(L−Δl)を下回わる場合に、この
グループに分類する。第5図の例では、 11111r
 < L−Δl の場合でちる。
Detour wiring group: When the Manhattan length is less than the lower limit (L-Δl) of the allowable print pattern length range, it is classified into this group. In the example in Figure 5, 11111r
<L-Δl.

−膜配線グループニマンハッタン長がプリントパターン
長許容範囲内に入る場合、又は、信号遅延時間の規定の
ない配線区間の場合、このグループに分類する。第5図
の例では、 L−ΔlくΣ l、<L−1−Δi の場合である。
- Membrane wiring group If the Manhattan length falls within the permissible print pattern length range, or if the wiring section has no specified signal delay time, it is classified into this group. In the example of FIG. 5, L-Δl×Σl, <L-1-Δi.

=1= 1     = 最短配線グループの配線区間の分割 このグループの配線区間は、プリントパターン長r「容
範囲を満足するように、グリント基板の直線パターン面
と斜めパターン面を用いて配線する。
= 1 = 1 = Dividing the wiring sections of the shortest wiring group The wiring sections of this group are wired using the straight pattern surface and diagonal pattern surface of the glint board so as to satisfy the printed pattern length r.

ここでは、プリント基板は、第4図に示すような、X方
向とy方向の直線バタ・−ン面AとB (パターン方向
は図中の矢印の通り)、および斜め方向パターン面Cど
D(パターン方向は図中の矢印の通り)を有するものと
する。以下、第6図に示す配線区間を例に手順を示す。
Here, the printed circuit board has linear pattern surfaces A and B in the X and Y directions (the pattern directions are as indicated by the arrows in the figure), as shown in FIG. 4, and diagonal pattern surfaces C and D. (The pattern direction is as indicated by the arrow in the figure). The procedure will be described below using the wiring section shown in FIG. 6 as an example.

(1)斜めパターンの抽出 配線区間を、第4図のプリント基板の斜めパターン面C
(−1だけD)を使用して配線するだめの斜めパターン
5を抽出する。
(1) Extract the diagonal pattern wiring section from the diagonal pattern surface C of the printed circuit board in Figure 4.
(D only by -1) is used to extract diagonal pattern 5 that is not to be wired.

(11)配線区間分割 抽出した斜めパターン5の両端に仮想的な部品のピン6
を設け、配線区間を余1めパターン区間と直線パターン
区間に分割する。第0図の例では、仮想部品ピン6の位
1dをc、d、、実際の部品ピン1の位置をa、bとし
て、配線区間a −bを1汀線パタ一ン区間a−Cとb
−d、および斜めパターン区間c −d K分割する。
(11) Pins 6 of virtual components at both ends of the diagonal pattern 5 extracted by dividing the wiring section
is provided, and the wiring section is divided into an extra pattern section and a straight line pattern section. In the example of Fig. 0, the position 1d of virtual component pin 6 is set as c, d, and the position of actual component pin 1 is set as a, b, and the wiring section a-b is one shore line pattern section a-c and b.
-d, and the diagonal pattern section c -d is divided into K.

ここで、直線パターン区間は第4図の直線パターン面A
またはBを用いて配線される。
Here, the straight line pattern section is the straight line pattern plane A in Figure 4.
Or wired using B.

迂回配線グループの配線区間の分割 グループB(迂回配m)の配線区間を下記手順により分
割する。
Division of wiring sections of detour wiring group The wiring sections of group B (detour wiring m) are divided according to the following procedure.

(1)迂回仮想ピン設定 配線区間の途中に、プリントパターン長許容範囲(L:
I:Δl)を満足する位置に迂回仮想ピンを設定する。
(1) Detour virtual pin setting In the middle of the wiring section, print pattern length tolerance (L:
A detour virtual pin is set at a position that satisfies I:Δl).

第7図の例では、例えば位置!IVL仮想ビン7を設定
する。L−Δl≦l、−1−1’、 −1−1,≦L+
Δlとなる位置であれば、任意の位置で良い。
In the example of Figure 7, for example, position! Set IVL virtual bin 7. L-Δl≦l, -1-1', -1-1,≦L+
Any position may be used as long as the position is Δl.

(11)配線区間分割 配線区間を、迂回仮想ピンを境にして2つの配線Iz間
に分割する。第7図配線区間−−fは、配線区間g −
yとq−fに分割される。
(11) Wiring section division The wiring section is divided between two wirings Iz with the detour virtual pin as a boundary. Fig. 7 Wiring section --f is wiring section g -
It is divided into y and qf.

プリントパターンの決定 最短配線グループの分割後の配線区間、迂回配線グルー
プの分割後の配線区間、および−膜配線グループの配線
区間について、配線用のプリントパターンを決定する。
Determination of Print Patterns Print patterns for wiring are determined for the wiring sections after division of the shortest wiring group, the wiring sections after division of the detour wiring group, and the wiring sections of the - film wiring group.

これは、従来の配線手法、例えば迷路法や線分探索法に
より行なうが、パターン面(第4図のA−D)の割当て
は次の通りである。
This is done by a conventional wiring method, such as a maze method or a line segment search method, and the allocation of pattern planes (A-D in FIG. 4) is as follows.

最短配線グループの配線区間の斜めパターン区間に対す
るプリントパターンは、斜めパターン面CtたはDを割
り当てる。最短配線グループの配線区間の直線パターン
区間、および他のグループの配線区間に対するプリント
パターンは、直線パターン1酊AまたはBを割り当てる
The diagonal pattern surface Ct or D is assigned to the print pattern for the diagonal pattern section of the wiring section of the shortest wiring group. Straight line pattern 1 A or B is assigned to the straight line pattern sections of the wiring sections of the shortest wiring group and the printed patterns for the wiring sections of other groups.

発明の効果 以上に詳述した本発明によれば、人手を介入させること
なく、極めて効率良くプリント基板の配線を行なうこと
ができる。しかも、個々の配線区間に対するプリントパ
ターンの決定は、従来と同様の配線手法によって行なう
ことができるので、本発明は実施が容易である。
Effects of the Invention According to the present invention described in detail above, printed circuit board wiring can be performed extremely efficiently without manual intervention. Moreover, since the print pattern for each wiring section can be determined by the same wiring method as in the past, the present invention is easy to implement.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は配線区間のマンノ・ツタン長を示した図、第2
図は配線区間の迂回配線の1例を示す図、第8図り2本
発明の処理流れ図、第4図は本発明の実施対象のプリン
ト基板の1例を示す図、第5図は信号遅延時間の計尊方
法をNII明するだめの図、第0図は最短配線区間の分
割例を示す図、第7図はiチ回配置腺区間の分割例を示
す図である。 ]・・・部品のビン、2・・・プリントパターン、5・
・・斜めパターン、6・・・仮想部品ビン、7・・・迂
回仮想ビン。
Figure 1 shows the Manno-Tutan length of the wiring section, Figure 2
The figure shows an example of detour wiring in a wiring section, Figure 8 is a processing flowchart of the present invention, Figure 4 is a diagram showing an example of a printed circuit board to which the present invention is applied, and Figure 5 is a signal delay time. FIG. 0 is a diagram showing an example of dividing the shortest wiring section, and FIG. 7 is a diagram showing an example of dividing the i-th wiring section. ]...Parts bin, 2...Print pattern, 5.
... Diagonal pattern, 6... Virtual component bin, 7... Detour virtual bin.

Claims (1)

【特許請求の範囲】[Claims] (1)プリント基板上における部品のビン間を接続する
だめのプリントノくターンを下記の段階(イ)ないしG
]+により決定することを特徴とする、引算機によるプ
リント基板配線方法。 (イ)接続すべき一対の部品ビン間の配線区間について
、部品ビン間の信号遅延時間の条件で決まる許容パター
ン長範囲を言1算する。 (ロ)各配線区間を、その部品ビン間のマンハッタン長
が上記段階(イ)で計算した許容パターン長範囲の上限
を越えるときは最短配線グループ罠、マンー゛ツタン長
が許容パターン長範囲の下限を下寸わるときは迂回配線
グループに、マンハッタン長が許容パターン長範囲に入
るとき、まだは信号遅延時間の規定のないときは一般配
線グループに分類する。 (ハ)上記段階(ロ)で最短配線グループに分類された
各配線区間を、上記段階(イ)で計算した許容パターン
長範囲の条件を満足するように斜めパターン区間と直線
パターン区間とに分割する。 に)上記段階(ロ)で迂回配線グループに分類された各
配線区間を、上記段階(イ)で計算した許容パターン長
範囲の条件を満足するようVC2つ以上の配線区間に分
割する。 (ホ)]、記段階(ロ)で−膜配線グループに分類され
た各配線区間、上記段階(ハ)で分割された各斜めパタ
ーン区間および各直線パターン区間、および上記段階に
)で分割後の各配線区間におけるプリントパターンを決
定する。
(1) The printed circuit board for connecting the bins of components on the printed circuit board is made in the following steps (A) to G.
] A printed circuit board wiring method using a subtraction machine, characterized by determining by +. (a) For the wiring section between a pair of component bins to be connected, calculate the allowable pattern length range determined by the condition of signal delay time between component bins. (b) For each wiring section, if the Manhattan length between the component bins exceeds the upper limit of the allowable pattern length range calculated in step (a) above, the shortest wiring group trap is applied, and the manhattan length is the lower limit of the allowable pattern length range. If the length of the pattern is smaller than that, it is classified into the detour wiring group, and when the Manhattan length falls within the allowable pattern length range, and when the signal delay time is not yet specified, it is classified into the general wiring group. (c) Each wiring section classified into the shortest wiring group in step (b) above is divided into diagonal pattern sections and straight pattern sections so as to satisfy the allowable pattern length range conditions calculated in step (a) above. do. B) Divide each wiring section classified into a detour wiring group in step (b) above into two or more VC wiring sections so as to satisfy the condition of the allowable pattern length range calculated in step (a) above. (e)], after dividing into each wiring section classified into the membrane wiring group in step (b), each diagonal pattern section and each straight pattern section divided in step (c) above, and into the above step). The print pattern for each wiring section is determined.
JP57138517A 1982-08-11 1982-08-11 Method for wiring printed circuit board Granted JPS5929247A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57138517A JPS5929247A (en) 1982-08-11 1982-08-11 Method for wiring printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57138517A JPS5929247A (en) 1982-08-11 1982-08-11 Method for wiring printed circuit board

Publications (2)

Publication Number Publication Date
JPS5929247A true JPS5929247A (en) 1984-02-16
JPS6313177B2 JPS6313177B2 (en) 1988-03-24

Family

ID=15223993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57138517A Granted JPS5929247A (en) 1982-08-11 1982-08-11 Method for wiring printed circuit board

Country Status (1)

Country Link
JP (1) JPS5929247A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04677A (en) * 1990-04-18 1992-01-06 Hitachi Ltd Method and system for wiring assigned wiring length
US6584608B1 (en) 1997-10-07 2003-06-24 Fujitsu Limited Interactive designing process and system of a printed circuit board pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04677A (en) * 1990-04-18 1992-01-06 Hitachi Ltd Method and system for wiring assigned wiring length
US6584608B1 (en) 1997-10-07 2003-06-24 Fujitsu Limited Interactive designing process and system of a printed circuit board pattern

Also Published As

Publication number Publication date
JPS6313177B2 (en) 1988-03-24

Similar Documents

Publication Publication Date Title
JPS5929247A (en) Method for wiring printed circuit board
JP2817476B2 (en) Calculation method of estimated wiring length of integrated circuit
JPH04148376A (en) Hierarchical arrangement processing system for printed circuit
JP2567985B2 (en) Digital circuit path automatic selection method and digital circuit path automatic selection device
JPH06224302A (en) Manufacturing device for wiring mask considering wiring delay
JP3110903B2 (en) Design method of semiconductor integrated circuit
JPS6190491A (en) Wiring considering signal delay
JPS5922160A (en) Graph processing method
JPH05120380A (en) Wiring processing system
JP2763721B2 (en) Logic circuit verification method
JP2914025B2 (en) LSI automatic placement and routing processing method
JPH0355868A (en) Computing method of interwiring capacitance of electronic circuit
JPS63257062A (en) System for computing resistance of circuit wiring
JP2853660B2 (en) Wiring processing equipment
JP2977422B2 (en) Product specification estimation method, logic circuit classification / evaluation device, product specification database creation device, product specification estimation device, and automatic logic circuit hierarchy generation device
JPH0224578A (en) Extracting method of net of layout wiring for integrated circuit
JPH04132237A (en) Method of calculating capacity between wiring of electronic circuit
JP3006140B2 (en) Automatic wiring method
JPH06139310A (en) Method for converting cad data at the time of producing photo mask for printed circuit
JPH05251634A (en) Deciding method for required region of functional block in integrated circuit
JPH04239977A (en) Design device for electronic circuit pattern
JPH0417354A (en) Automatic placement wiring system of semiconductor integrated circuit
JPH02213153A (en) Block arrangement processing method
JPH0589202A (en) Layout pattern generator
JPH01115136A (en) Signal line terminal allocation system