JPS5927682A - デイジタル映像補正回路 - Google Patents
デイジタル映像補正回路Info
- Publication number
- JPS5927682A JPS5927682A JP57137504A JP13750482A JPS5927682A JP S5927682 A JPS5927682 A JP S5927682A JP 57137504 A JP57137504 A JP 57137504A JP 13750482 A JP13750482 A JP 13750482A JP S5927682 A JPS5927682 A JP S5927682A
- Authority
- JP
- Japan
- Prior art keywords
- latch
- adder
- output
- multiplier
- digital video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョン受像機のビデオクロマ回路にお
けるディジタル式の映像補正回路に関し。
けるディジタル式の映像補正回路に関し。
自動的に映像レベルを検出する回路および直流伝送量を
補正する回路の機能を果たすディジタル回路を提供する
ものである。
補正する回路の機能を果たすディジタル回路を提供する
ものである。
従来例の構成とその問題点
従来のアナログビデオクロマ回路では、視覚上。
直流伝送量の補正回路が不可欠のものである。ディジタ
ルビデオ回路では、直流伝送量補正回路およびそれに必
要な情報を与える自動映像レベル検出回路の具体化には
まだ進んでいない。
ルビデオ回路では、直流伝送量補正回路およびそれに必
要な情報を与える自動映像レベル検出回路の具体化には
まだ進んでいない。
発明の目的
本発明は、ディジタル的に直流伝送量の補正をする回路
および自動的に映像レベルを検出する回路を提供するこ
とを目的とするものである。
および自動的に映像レベルを検出する回路を提供するこ
とを目的とするものである。
発明の構成
本発明においては、まずバイナリ符号で表わされたディ
ジタルビデオ信号を入力として第１のラッチにランチし
、この第１のラッチの出力と第２のラッチの出力とをく
り返し加算演算し、この第１の加算演算結果を第２のラ
ンチに記憶し、第１の加算演算結果を入力としこれに第
１の加算演算回数の逆数をかけることにより、ディジタ
ルビデオ信号の平均値を算出する。次に、この第１の乗
算演算結果を第３のラッチに記憶し、この第３のランチ
の出力と第２の乗算出力とを加算し、この第２の加算演
算結果を第４のラッチに記憶し、この第４のランチに第
２の乗算器で定数ａを掛け、第２の加算演算結果に定数
（１−ａ）を掛けるようにしたディジタルフィルターに
よって、入力ディジタルビデオ信号の映像レベルを自動
的に検出する。
ジタルビデオ信号を入力として第１のラッチにランチし
、この第１のラッチの出力と第２のラッチの出力とをく
り返し加算演算し、この第１の加算演算結果を第２のラ
ンチに記憶し、第１の加算演算結果を入力としこれに第
１の加算演算回数の逆数をかけることにより、ディジタ
ルビデオ信号の平均値を算出する。次に、この第１の乗
算演算結果を第３のラッチに記憶し、この第３のランチ
の出力と第２の乗算出力とを加算し、この第２の加算演
算結果を第４のラッチに記憶し、この第４のランチに第
２の乗算器で定数ａを掛け、第２の加算演算結果に定数
（１−ａ）を掛けるようにしたディジタルフィルターに
よって、入力ディジタルビデオ信号の映像レベルを自動
的に検出する。
また、この第３の乗算出力であるディジタルビデオ信号
の平均値を入力として伝送する直流レベルを正規化した
定数すを加算し、さらにこの第３の加算出力に直流伝送
率を決定する定数（１−ｃ）を乗算して直流伝送補正信
号を作成する。そして、この第４の乗算出力と入力ディ
ジタルビデオ信号とを加算することにより入力ディジタ
ルビデオ信号の直流伝送量を補正する。
の平均値を入力として伝送する直流レベルを正規化した
定数すを加算し、さらにこの第３の加算出力に直流伝送
率を決定する定数（１−ｃ）を乗算して直流伝送補正信
号を作成する。そして、この第４の乗算出力と入力ディ
ジタルビデオ信号とを加算することにより入力ディジタ
ルビデオ信号の直流伝送量を補正する。
実施例の説明
本発明の一実施例を竿士図に示す。入力端子１に入力さ
れる入力信号はバイナリ符号で表わされたディジタルビ
デオ信号であり、ここでは４ ｆｓｃの周波数のサンプ
リングクロックで伝送されている。このディジタルビデ
オ信号は１周波数ｆｓｃのサンプリングクロックで動作
する第１のラッチ２により、そのサンプリングクロック
でのザブサンプリングが行なわれる。この第１のラッチ
２によりサブサンプリングされたディジタルビデオ信号
は次段の第１の加算器３に加えられ、ここでサンプリン
グ周波数ｆｓｃの第２のラッチ４の出力と加算される。
れる入力信号はバイナリ符号で表わされたディジタルビ
デオ信号であり、ここでは４ ｆｓｃの周波数のサンプ
リングクロックで伝送されている。このディジタルビデ
オ信号は１周波数ｆｓｃのサンプリングクロックで動作
する第１のラッチ２により、そのサンプリングクロック
でのザブサンプリングが行なわれる。この第１のラッチ
２によりサブサンプリングされたディジタルビデオ信号
は次段の第１の加算器３に加えられ、ここでサンプリン
グ周波数ｆｓｃの第２のラッチ４の出力と加算される。
これら３と４と積算回路が構成され。
第２のラッチ４は第１の加算器３の加算出力を記憶する
。これらにより、ディジタルビデオ信号の積算演算が行
なわれる。この積算演算は、ここでは２ 回行なわれる
。２ 回積算されたディジタ第１の乗算器６により規格
化され、その後、周波数ｆｓａ／２ のす／ブリング
クロックで動作する第３のラッチ６によりその値が記憶
される。上述の第２のラッチ４は、第３のラッチ６でデ
ィジタルビデオ回路が記憶されるのと同時にクリア端子
ＣＬＲにｊｓｃ／２１５の信号が入力されることにより
そのラッチ内容が消去され、次回の積算の開始に備える
。この操作により、クロックレートｆｓｃのディジタル
ビデオ信号を２ 回加算したものの平均値が第３のラッ
チ６の出力として得られる。
。これらにより、ディジタルビデオ信号の積算演算が行
なわれる。この積算演算は、ここでは２ 回行なわれる
。２ 回積算されたディジタ第１の乗算器６により規格
化され、その後、周波数ｆｓａ／２ のす／ブリング
クロックで動作する第３のラッチ６によりその値が記憶
される。上述の第２のラッチ４は、第３のラッチ６でデ
ィジタルビデオ回路が記憶されるのと同時にクリア端子
ＣＬＲにｊｓｃ／２１５の信号が入力されることにより
そのラッチ内容が消去され、次回の積算の開始に備える
。この操作により、クロックレートｆｓｃのディジタル
ビデオ信号を２ 回加算したものの平均値が第３のラッ
チ６の出力として得られる。
この平均化されたディジタルビデオ信号は、次段の第２
の加算器７と第４のラッテ８と第２の乗算器９により構
成される一次のＩＩＲディジタルフィルターに入力され
る。第４のラッチは周波数ｆｓｃ ／ ２１５ のサン
プリングクロックで加算器９の出力をラッチし、第２の
乗算器９はこれに定数ａを掛ける。第２の乗算器９０乗
算定数をａとすると、このディジタルフィルターの伝達
関数Ｈ（Ｚ）はＨ（Ｚ）＝ □ ・・・・・・・・・・
・・・・・・・・ （１）１−２ＬＺ−’ となる。
の加算器７と第４のラッテ８と第２の乗算器９により構
成される一次のＩＩＲディジタルフィルターに入力され
る。第４のラッチは周波数ｆｓｃ ／ ２１５ のサン
プリングクロックで加算器９の出力をラッチし、第２の
乗算器９はこれに定数ａを掛ける。第２の乗算器９０乗
算定数をａとすると、このディジタルフィルターの伝達
関数Ｈ（Ｚ）はＨ（Ｚ）＝ □ ・・・・・・・・・・
・・・・・・・・ （１）１−２ＬＺ−’ となる。
ここで、サンプリング周波数ｕ、 ｆ５ｃ／２ であ
る〇−具体例として、ａ＝０．９とすると、その周波数
特性は、約１１ Ｈｚ （−３ｄＢ点）となる。このデ
ィジタルフィルターを通過したディジタルビチオ信号は
１次段の第３の乗算器１ｏにより定数（１−ａ）が掛け
られて規格化される。第３の乗算器１ｏの出力からは１
時定数約９０ｍ５ｅＣで、ディジタルビデオ信号の平均
値が得られる。以上の部分が、ディジタル的に自動的に
映像レベルを検出する回路である。
る〇−具体例として、ａ＝０．９とすると、その周波数
特性は、約１１ Ｈｚ （−３ｄＢ点）となる。このデ
ィジタルフィルターを通過したディジタルビチオ信号は
１次段の第３の乗算器１ｏにより定数（１−ａ）が掛け
られて規格化される。第３の乗算器１ｏの出力からは１
時定数約９０ｍ５ｅＣで、ディジタルビデオ信号の平均
値が得られる。以上の部分が、ディジタル的に自動的に
映像レベルを検出する回路である。
次に、このディジクル式に映像レベル検出出力信号を利
用したディジタルビデオ信号の直流伝送量補正回路の・
−具体例を説明する。直流伝送量の補正は１次の（２）
式により行なう。右辺第２項が補正項である。
用したディジタルビデオ信号の直流伝送量補正回路の・
−具体例を説明する。直流伝送量の補正は１次の（２）
式により行なう。右辺第２項が補正項である。
７＝ｚ＋（ｂ−憂）（１−ｃ）・・・・・・ （２）こ
こで、ｂは平均輝度レベル（ＡＰＬ）５０％を表わすバ
イナリ符号の定数で、同期信号のトップレベルを０とし
ホワイトピークレベルを１とするとＡＰＬ５０％は定数
０．６５となる。また、Ｃは設定する直流伝送量の規格
値であり、直流伝送量を１００％とすると１となり、直
流伝送量を０％とすると０となる。また、ｘは、上述の
ディジタル式自動映像レベル検出回路の第２の乗算器１
０より得られる入力ディジタルビデオ信号の平均値であ
る。さらに、Ｘは１周波数４ｆｓｃのサンプリングクロ
ックで入力端子１に伝送されている入力ディジタルビデ
オ信号であり、ｙは直流伝送量が補正された出力端子１
４に出力される周波数４１’；ｈａのサンプリングクロ
ックの出力ディジタルビデオ信号である。
こで、ｂは平均輝度レベル（ＡＰＬ）５０％を表わすバ
イナリ符号の定数で、同期信号のトップレベルを０とし
ホワイトピークレベルを１とするとＡＰＬ５０％は定数
０．６５となる。また、Ｃは設定する直流伝送量の規格
値であり、直流伝送量を１００％とすると１となり、直
流伝送量を０％とすると０となる。また、ｘは、上述の
ディジタル式自動映像レベル検出回路の第２の乗算器１
０より得られる入力ディジタルビデオ信号の平均値であ
る。さらに、Ｘは１周波数４ｆｓｃのサンプリングクロ
ックで入力端子１に伝送されている入力ディジタルビデ
オ信号であり、ｙは直流伝送量が補正された出力端子１
４に出力される周波数４１’；ｈａのサンプリングクロ
ックの出力ディジタルビデオ信号である。
この例においては、ディジタル式映像レベル検出回路か
ら出力されるディジタルビデオ信号の平均値Ｘが、第３
の加算器１１に負の信号として入力され、ＡＰＬ５０％
を表わす定数ｂ（＝ｏ、６６）（規格値）と加算される
。その減算結果は２直流伝送量Ｃを１から減算した定数
（１−ｃ）と第４の乗算器１２により乗算される。第４
の乗算器１２の出力は補正すべき直流伝送量の値である
。そこで、第４の加算器１３において入力ディジタルビ
デオ信号と第４の加算器１３から出力される直流伝送量
の補正値が加算され、第４の加算器１３の出力としては
（２）式であられされる直流伝送量の補正された出力デ
ィジタルビデオ信号が得られる。
ら出力されるディジタルビデオ信号の平均値Ｘが、第３
の加算器１１に負の信号として入力され、ＡＰＬ５０％
を表わす定数ｂ（＝ｏ、６６）（規格値）と加算される
。その減算結果は２直流伝送量Ｃを１から減算した定数
（１−ｃ）と第４の乗算器１２により乗算される。第４
の乗算器１２の出力は補正すべき直流伝送量の値である
。そこで、第４の加算器１３において入力ディジタルビ
デオ信号と第４の加算器１３から出力される直流伝送量
の補正値が加算され、第４の加算器１３の出力としては
（２）式であられされる直流伝送量の補正された出力デ
ィジタルビデオ信号が得られる。
この直流伝送量補正回路の特徴は、（２）式の定数Ｃの
値を変化させることにより直流伝送量の補正量をテレビ
ジョン受像機の仕様に合わせて調整できることである。
値を変化させることにより直流伝送量の補正量をテレビ
ジョン受像機の仕様に合わせて調整できることである。
又、（２）式の定数すを変えることにより、直流伝送量
の補正の中心値を変化させることが可能であり、仕様に
より調整可能である。
の補正の中心値を変化させることが可能であり、仕様に
より調整可能である。
なお、ディジタル式自動映像レベル検出回路において、
平均値回路とディジタルフィルターによるローパスフィ
ルターとにより構成しているが、どちらか一方でもよい
ことはもちろんである。又。
平均値回路とディジタルフィルターによるローパスフィ
ルターとにより構成しているが、どちらか一方でもよい
ことはもちろんである。又。
ディジタル式自動映像レベル検出回路の時定数は上記実
施例では約９０ｍ５ＯＣであるが、テレビジョン受像機
の仕様により、平均値回路の演算回数、ディジタルフィ
ルターのサンプリングクロック。
施例では約９０ｍ５ＯＣであるが、テレビジョン受像機
の仕様により、平均値回路の演算回数、ディジタルフィ
ルターのサンプリングクロック。
あるいはディジタルフィルターの係数ａ＃を変えること
により変化させてもよいことはいうまでもない。
により変化させてもよいことはいうまでもない。
発明の効果
以上述べたように１本発明によれば、テレビジョン受像
機の映像レベルの検出とそれによる直流伝送量の補正を
ディジタル的に行なうことができ。
機の映像レベルの検出とそれによる直流伝送量の補正を
ディジタル的に行なうことができ。
テレビジョン受像機のビデオクロマ回路においてアナロ
グ式ゲレビジョン受像機と同等の機能をディジタル的に
果たすものを実現化することができる０
グ式ゲレビジョン受像機と同等の機能をディジタル的に
果たすものを実現化することができる０
図は本発明の一実施例におけるディジタル補正回路のブ
ロック図である。 １・・・・・・ディジタルビデオ信号の入力端子、２゜
４．６．８・・・・・・第１．第２．第３．第４のラッ
チ。 ３．７，１１．１３・・・・・・第１．第２．第３．第
４の加算器、６，９，１０．１２・・・・・・第１．第
２゜第３．第４の乗算器、１４・・・・・・出力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｆｓ
ｃ 立 つｔＳ
ロック図である。 １・・・・・・ディジタルビデオ信号の入力端子、２゜
４．６．８・・・・・・第１．第２．第３．第４のラッ
チ。 ３．７，１１．１３・・・・・・第１．第２．第３．第
４の加算器、６，９，１０．１２・・・・・・第１．第
２゜第３．第４の乗算器、１４・・・・・・出力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｆｓ
ｃ 立 つｔＳ
Claims (2)
- （１）バイナリ符号で表わされたディジタルビデオ信号
を入力とする第１のラッチと、この第１のラッチの出力
と第２のラッチの出力とをくり返し加算演算する第１の
加算器と、この第１の加算器の演算結果を記憶する上記
第２のラッチと。 上記第１の加算器の演算結果を入力としこれに上記第１
の加算器の演算回数の逆数をかける第１の乗算器と、こ
の第１の乗算器の演算結果を記憶する第３のラッチと、
この第３のランチの出力と第２の乗算器の出力とを加算
する第２の加算器と、この第２の加算器の演算結果を記
憶する第４のラッチと、この第４のランチに定数ａを掛
ける上記第２の乗算器と、上記第２の加算器の演算結果
に定数（１−ｕ）を掛ける第３の乗算器とを有し、入力
ディジタルビデオ信号の映像レベルを自動的に検出する
ことを特徴とするディジタル映像補正回路。 - （２）バイナリ符号で表わされたディジタルビデオ信号
を入力とする第１のラッチと、この第１のラッチの出力
と第２のラッチの出力とをくり返し加算演算する第１の
加算器と、この第１の加算器の演算結果を記憶する上記
第２のラッチと。 上記第１の加算器の演算結果を入力としこれに上記第１
の加算器の演算回数の逆数をかける第１の乗算器と、こ
の第１の乗算器の演算結果を記憶する第３のラッチと、
この第３のラッチの出力と第２の乗算器の出力とを加算
する第２の加算器と、この第２の加算器の演算結果を記
憶する第４のラッチと、この第４のラッチに定数ａ＝２
掛ける上記第２の乗算器と、上記第２の加算器の演算結
果に定数（１−ａ’）を掛ける第３の乗算器と、上記第
３の乗算器の出力であるディジタルビデオ信号の平均値
を入力として定数すを加算する第３の加算器と、この第
３の加算器の出力に定数（１−ｃ）を乗算する第４の乗
算器と、この第４の乗算器の出力と上記入力ディジクル
ビデオ信号とを加算する第４の加算器とを有し、上記入
力ディジタルビデオ信号の平均値に、ｃｌ）その直流伝
送量を補正するようにしたことを特徴とするディジタル
映像補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57137504A JPS5927682A (ja) | 1982-08-07 | 1982-08-07 | デイジタル映像補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57137504A JPS5927682A (ja) | 1982-08-07 | 1982-08-07 | デイジタル映像補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5927682A true JPS5927682A (ja) | 1984-02-14 |
| JPH0235506B2 JPH0235506B2 (ja) | 1990-08-10 |
Family
ID=15200206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57137504A Granted JPS5927682A (ja) | 1982-08-07 | 1982-08-07 | デイジタル映像補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927682A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248501A (ja) * | 1985-08-28 | 1987-03-03 | 株式会社名南製作所 | ベニヤ単板の処理装置 |
-
1982
- 1982-08-07 JP JP57137504A patent/JPS5927682A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248501A (ja) * | 1985-08-28 | 1987-03-03 | 株式会社名南製作所 | ベニヤ単板の処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0235506B2 (ja) | 1990-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3038077B2 (ja) | デジタルａｃｃ回路及びデジタルクロマキラー回路 | |
| JP3263772B2 (ja) | 映像表示装置 | |
| JP3255258B2 (ja) | 画像表示装置 | |
| WO2002102059A1 (fr) | Appareil de correction de gradation | |
| US7031516B2 (en) | Edge achromatization circuit and method | |
| JPS5927682A (ja) | デイジタル映像補正回路 | |
| JPH1079885A (ja) | 画像処理方法および画像処理装置 | |
| US6188788B1 (en) | Automatic color saturation control in video decoder using recursive algorithm | |
| US5337083A (en) | Digital video camera suppressing low-saturation chrominance | |
| JPH089199A (ja) | 撮像信号処理装置および撮像信号処理方法 | |
| JPH09224186A (ja) | ビデオカメラおよび輪郭補正装置 | |
| JPH02230873A (ja) | ガンマ補正回路 | |
| JP2000513903A (ja) | ガンマ補正装置 | |
| JPH07298100A (ja) | ネガ撮像装置におけるノイズ除去回路 | |
| JPS6346881A (ja) | デジタル輪郭補正回路 | |
| JP3992403B2 (ja) | 画像信号処理装置および画像信号処理方法 | |
| JP2004080299A (ja) | ノイズ除去回路及び除去方法 | |
| JP3826493B2 (ja) | 映像信号の輪郭補正回路 | |
| JP2005057748A (ja) | 色調補正回路及び色調補正方法 | |
| JP2001346222A (ja) | 映像信号処理装置 | |
| JP2006042106A (ja) | 映像信号処理装置 | |
| JP3213957B2 (ja) | 画像信号処理回路 | |
| JPH08140110A (ja) | 画像信号処理装置 | |
| JPS60123185A (ja) | 肌色補正装置 | |
| JPS62249568A (ja) | 画質調整回路 |