JPS5927354A - ２重バイト誤り訂正回路 - Google Patents
２重バイト誤り訂正回路Info
- Publication number
- JPS5927354A JPS5927354A JP57135312A JP13531282A JPS5927354A JP S5927354 A JPS5927354 A JP S5927354A JP 57135312 A JP57135312 A JP 57135312A JP 13531282 A JP13531282 A JP 13531282A JP S5927354 A JPS5927354 A JP S5927354A
- Authority
- JP
- Japan
- Prior art keywords
- error
- circuit
- byte
- encoder
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
Landscapes
- Physics & Mathematics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は２重バイトｇ４りを訂正する回路に関し特に少
ない回路量でランダムな２重バイト誤りを高速に豹正す
る回路に関する。
ない回路量でランダムな２重バイト誤りを高速に豹正す
る回路に関する。
磁気ファイル等のファイル装置のデータ信頼性を向上す
るために、しげしば単・−バイト誤りを訂正するリード
・ソロモン（）扼ｅｄ−８ｏ Ｉ ｏｍｏｎ ）符号や
ｂｖ８接誤り訂正符号が用いられている。磁気媒体より
もエラーレートの悪い媒体を用いる場合、又はデータ信
頼度をより向上させるためには、ランダムな２重バイト
誤りを「１圧する能力をもつリード・ソロモン符号を用
いるのが望ましい。
るために、しげしば単・−バイト誤りを訂正するリード
・ソロモン（）扼ｅｄ−８ｏ Ｉ ｏｍｏｎ ）符号や
ｂｖ８接誤り訂正符号が用いられている。磁気媒体より
もエラーレートの悪い媒体を用いる場合、又はデータ信
頼度をより向上させるためには、ランダムな２重バイト
誤りを「１圧する能力をもつリード・ソロモン符号を用
いるのが望ましい。
しかしながら、２重バイト誤り訂正の欠点のひとつは誤
ったバイトの位置と誤りパターンを解読する回路の規模
が大きくなる点にある。
ったバイトの位置と誤りパターンを解読する回路の規模
が大きくなる点にある。
ひとつのバイトは一般にｍビットで表わされ、このよう
なバイトの誤如を訂正するには、符号内での誤り位置と
誤シバターンを解読する必要がある。
なバイトの誤如を訂正するには、符号内での誤り位置と
誤シバターンを解読する必要がある。
解読（復号）に際しては、まず、シンドロームから誤り
位置を計算し、ついで得られた誤り位置を用いて誤りパ
ターンをｉｆ算する方法が用いられる。
位置を計算し、ついで得られた誤り位置を用いて誤りパ
ターンをｉｆ算する方法が用いられる。
２重バイト誤りを訂正するリード・ソロモン符号の復号
は、公知であるが、この方法は次の３つのステップを取
るので、復号過程が複雑となる欠点をもつ。
は、公知であるが、この方法は次の３つのステップを取
るので、復号過程が複雑となる欠点をもつ。
（ステップ１）
シンドロームから誤りバイト位置に関する２次方桂式、
すなわち、エラー・ロケーション多項式（ｅｒｒｏｒ
１ｏｃａｔｉｏｎ ｐｏｌｙｎｏｍｉａｌ）の係数を求
める。
すなわち、エラー・ロケーション多項式（ｅｒｒｏｒ
１ｏｃａｔｉｏｎ ｐｏｌｙｎｏｍｉａｌ）の係数を求
める。
（ステップ２）
エラー・ロケーション多項式の２つの根を求める。根は
誤りバイト位置を表わす。
誤りバイト位置を表わす。
このため、従来の２東バイト誤り復号器は復り・ブロッ
クの受信の終了時点から訂正されたデータの転送を開始
するまでの時間である。ファイル装置においては、デー
タはバイト単位にシリアルに転送される。受信データ・
ブロックはバッファ・メモリに一度貯えらｔした後に、
誤りを訂正されついで、上位装置に転送される。
クの受信の終了時点から訂正されたデータの転送を開始
するまでの時間である。ファイル装置においては、デー
タはバイト単位にシリアルに転送される。受信データ・
ブロックはバッファ・メモリに一度貯えらｔした後に、
誤りを訂正されついで、上位装置に転送される。
従来の２重バイト誤り訂正方法では、データ・ブロック
の受付終Ｔ時間ブリムら前記ステップ１．２及び３を実
行し、バッファ・メモリに貯えられたデータの誤りを訂
正してから上位装置に転送するので復号遅延時間が大き
くなる。特に、バースト誤り訂正のために２声バイト誤
り訂正リード・ソロモン符号を傅数個インタリープする
際には、この復号遅延時間が、かなり大きくなり実用上
問題となる。復号遅延時間を小さくするためには、エラ
ー・’ケ”／ｌｑン多ＪＪｆ式を立てずに、シンドロー
ムから直接的に誤り位置とパターンを求める方法が必要
であるが、このような方法はこれまで知られていなかっ
た。
の受付終Ｔ時間ブリムら前記ステップ１．２及び３を実
行し、バッファ・メモリに貯えられたデータの誤りを訂
正してから上位装置に転送するので復号遅延時間が大き
くなる。特に、バースト誤り訂正のために２声バイト誤
り訂正リード・ソロモン符号を傅数個インタリープする
際には、この復号遅延時間が、かなり大きくなり実用上
問題となる。復号遅延時間を小さくするためには、エラ
ー・’ケ”／ｌｑン多ＪＪｆ式を立てずに、シンドロー
ムから直接的に誤り位置とパターンを求める方法が必要
であるが、このような方法はこれまで知られていなかっ
た。
従って、本発明の目的は２重バイト誤り訂正リード・ソ
ロモン符号に対して、エラー・ロケーション多項式を立
てずに直接的に誤り位１１′！とパターンを求める復号
回路を提供するにあ２ｂ０本発明の２重バイト誤り訂正
回路はデータ・ブロックの受信終γ後、エラー・ロケー
ション多項式を立てることなしにバッファ・メモリから
データ・バイトを読み出し、誤りを訂正しながら上位装
置にデータ・バイトを転送するので、復号遅延時間はゼ
ロである。父、誤り訂正回路の回路ｙも少い、さらに、
復号を複数個イシタリーブするのにｉｉＭ した構造を
持つ。
ロモン符号に対して、エラー・ロケーション多項式を立
てずに直接的に誤り位１１′！とパターンを求める復号
回路を提供するにあ２ｂ０本発明の２重バイト誤り訂正
回路はデータ・ブロックの受信終γ後、エラー・ロケー
ション多項式を立てることなしにバッファ・メモリから
データ・バイトを読み出し、誤りを訂正しながら上位装
置にデータ・バイトを転送するので、復号遅延時間はゼ
ロである。父、誤り訂正回路の回路ｙも少い、さらに、
復号を複数個イシタリーブするのにｉｉＭ した構造を
持つ。
父、従来のリードソロモン符号の符号化システムにおい
ては、エンコーダ回路とディコーダ回路は異なる回路構
成を取る必要があったが、本発明に４ノいては、ディコ
ーダとしてエンコーダ回路を使用できる利点がある。
ては、エンコーダ回路とディコーダ回路は異なる回路構
成を取る必要があったが、本発明に４ノいては、ディコ
ーダとしてエンコーダ回路を使用できる利点がある。
本発明の２重バイト誤り訂正回路は整数ｍで定義される
ガロワ体ＧＦ（２”）の原始根αを用いて構成される２
重バイト誤り訂正リードソロモン符号の生成多項式（Ｊ
ＩＸＪ−（Ｘ＋１） （Ｘ＋ａ ）（Ｘ−）ａ” ）
（Ｘ−’ｔ−ａ” ）を用いる。ここで（Ｘ＋１）（Ｘ
＋−ｃｌ ） （Ｘ−＋ａ” ） （Ｘ＋ａ” ） ’
に展Ｒした時のＸの係数をβ、とすれば、（１）＜）−
Ｘ’＋β３Ｘ３昌 ＋β２ｘｔ＋β、ＸＩ＋β。と表わされ、符号化回路（
エンコーダ）にはＧ（Ｘ）による割り算回路を用いる。
ガロワ体ＧＦ（２”）の原始根αを用いて構成される２
重バイト誤り訂正リードソロモン符号の生成多項式（Ｊ
ＩＸＪ−（Ｘ＋１） （Ｘ＋ａ ）（Ｘ−）ａ” ）
（Ｘ−’ｔ−ａ” ）を用いる。ここで（Ｘ＋１）（Ｘ
＋−ｃｌ ） （Ｘ−＋ａ” ） （Ｘ＋ａ” ） ’
に展Ｒした時のＸの係数をβ、とすれば、（１）＜）−
Ｘ’＋β３Ｘ３昌 ＋β２ｘｔ＋β、ＸＩ＋β。と表わされ、符号化回路（
エンコーダ）にはＧ（Ｘ）による割り算回路を用いる。
割り算回路はβ。、β１．β２．β、をフィードバック
係数Ｋ 持つ４バイトすなわち４段のシフト・レジスタ
で構成される。
係数Ｋ 持つ４バイトすなわち４段のシフト・レジスタ
で構成される。
本発明では復号回路に前記エンコーダをそのまま用いる
。すなわち、エンコーダを用いてシンドロームを生成す
る。シンドロームの生成が終了するとエンコーダをシフ
トすることにより誤りの存在する位置（誤り位置→を検
出し、同時に誤りのパター２１課りパターン）を解読す
ることにより１個また２個の誤りを訂正する。誤り位置
と誤りパターンの解読はエンコーダ（４バイト・シフト
レジスタ）の中の下位３バイトの状寒を検査する誤シ判
定回路によって行う。誤シ判定回路はシフトされている
エンコーダの下位３バイトの状態をシフトの度に実時間
的に検査し誤りのパターンと位置を解読する。
。すなわち、エンコーダを用いてシンドロームを生成す
る。シンドロームの生成が終了するとエンコーダをシフ
トすることにより誤りの存在する位置（誤り位置→を検
出し、同時に誤りのパター２１課りパターン）を解読す
ることにより１個また２個の誤りを訂正する。誤り位置
と誤りパターンの解読はエンコーダ（４バイト・シフト
レジスタ）の中の下位３バイトの状寒を検査する誤シ判
定回路によって行う。誤シ判定回路はシフトされている
エンコーダの下位３バイトの状態をシフトの度に実時間
的に検査し誤りのパターンと位置を解読する。
以上のように本発明の２重バイト誤り訂正回路はエンコ
ーダ回路と誤〕判定回路から構成される。
ーダ回路と誤〕判定回路から構成される。
以下において本発明の詳細な説明する。αをガロワ体Ｇ
Ｆ （２″″）の原始根とすると、Ｇ（Ｘ） −（Ｘ＋
１ ） （Ｘ−１−ａ ） （Ｘ＋ａ勺（Ｘ＋ａ” ）
−Ｘ’＋β、Ｘ３＋β、Ｘ２＋βｒＸ＋Ｉｏで生成され
る２重バイト誤り訂正リード・ソロモン符号長ｎは、ｎ
−２１バイトである。
Ｆ （２″″）の原始根とすると、Ｇ（Ｘ） −（Ｘ＋
１ ） （Ｘ−１−ａ ） （Ｘ＋ａ勺（Ｘ＋ａ” ）
−Ｘ’＋β、Ｘ３＋β、Ｘ２＋βｒＸ＋Ｉｏで生成され
る２重バイト誤り訂正リード・ソロモン符号長ｎは、ｎ
−２１バイトである。
ここで、バイトはｍビットで、β、（ｉ−０〜３）Ｕ！
ロワ体ＧＦ（２″″）の要素である。ｎバイトの符号語
をｄ、ｄ、・・・−・・・・・・・・＋ ｄｌ、 ｄ６
（ｄｉはｍビットのｒｒ−１ｏ−２ バイトを示す）とすると、最初のｎ−４バイト（ｄｎ−
１〜ｄ４）は情報バイトで、最後の４バイト（ｄｓ〜ｄ
Ｏ）は、チェック・バイトである。チェックバイトｄ、
〜ｄｏは情報バ、イトｄ ｆｉ−１〜ｄ４ Ｘ５ｈら、
第１図に示す割り算回路すなわちエンコーダ（符号化回
路）によって生成される。
をｄ、ｄ、・・・−・・・・・・・・＋ ｄｌ、 ｄ６
（ｄｉはｍビットのｒｒ−１ｏ−２ バイトを示す）とすると、最初のｎ−４バイト（ｄｎ−
１〜ｄ４）は情報バイトで、最後の４バイト（ｄｓ〜ｄ
Ｏ）は、チェック・バイトである。チェックバイトｄ、
〜ｄｏは情報バ、イトｄ ｆｉ−１〜ｄ４ Ｘ５ｈら、
第１図に示す割り算回路すなわちエンコーダ（符号化回
路）によって生成される。
第１図において、回路１〜４はそれぞれバイト（ｍビッ
ト）・レジスタ、回路５〜８はそれぞれｍビットの排他
的ＯＲ回路、回路９〜１２は、それぞれβ。、β３．β
、およびβ、を乗算する回路である。
ト）・レジスタ、回路５〜８はそれぞれｍビットの排他
的ＯＲ回路、回路９〜１２は、それぞれβ。、β３．β
、およびβ、を乗算する回路である。
第１図のエンコーダニ情報バイトｄｌｌ−□＊ ｄｍ−
２ｔ・・・・・・・・・・・・＊’ｌ、ｄ４をこの順に
入力すると、チェック・パイ） ｄｓ、 ｄ、、 ｄ
、およびｄｏが、それぞれレジスタ４．３．２および１
内に生成される。
２ｔ・・・・・・・・・・・・＊’ｌ、ｄ４をこの順に
入力すると、チェック・パイ） ｄｓ、 ｄ、、 ｄ
、およびｄｏが、それぞれレジスタ４．３．２および１
内に生成される。
本発明では、第１図のエンコーダをチェック・図におい
て回路１〜１２は第１図と同一のエンコーダを構成する
。
て回路１〜１２は第１図と同一のエンコーダを構成する
。
第２図において、ｎバイトの受信データｒ １ｌ−１＊
’ ａ−２ｇ・・・・・・・・・＋ｒｌ＊’Ｏを、この
順にエンコーダとｎバイトのバッファ搏メモリ１８に同
時に人力する。ｎバイトの受信データの入力が終了する
と、エンコーダのレジスタ４．３．２およびｌ内には、
シンドローム・バイトＡ、、 Ａ、、 Ａ、および人。
’ ａ−２ｇ・・・・・・・・・＋ｒｌ＊’Ｏを、この
順にエンコーダとｎバイトのバッファ搏メモリ１８に同
時に人力する。ｎバイトの受信データの入力が終了する
と、エンコーダのレジスタ４．３．２およびｌ内には、
シンドローム・バイトＡ、、 Ａ、、 Ａ、および人。
がそれぞれ生成されている。
エンコーダで生成されたシンドロームをベクトル５−（
Ａ、Ａ、Ａ、Ａｏ） ・受信バイトを１ｔ−（ｒ、−１
’ｎ−２・・・・・・ｒｏ） とすると、Ｓ−１４１
’Ｌと表わされる。
Ａ、Ａ、Ａ、Ａｏ） ・受信バイトを１ｔ−（ｒ、−１
’ｎ−２・・・・・・ｒｏ） とすると、Ｓ−１４１
’Ｌと表わされる。
ここでＴはベクトルの転置記号である。又、Ｈは４Ｘｎ
検査行列で、 Ｈ−〔ｖｌ、−１■。−２・・・・・・・・・Ｖｏ）で
ある。
検査行列で、 Ｈ−〔ｖｌ、−１■。−２・・・・・・・・・Ｖｏ）で
ある。
但し、Ｖ、はＧＦ （２″′）の要素から成る４次元列
ベクトルで、 ■ｉ−（Ｕｌｓ ｕ、ｔｒ、、 ｕ、ｏ） と表わせ
ばＵ弓ここでＵ、ｊＧＧＦ（２”）。
ベクトルで、 ■ｉ−（Ｕｌｓ ｕ、ｔｒ、、 ｕ、ｏ） と表わせ
ばＵ弓ここでＵ、ｊＧＧＦ（２”）。
Ｘ” ｍｏｄｕｌｏ Ｇ（Ｘ）−１ヨ！ｌ） 特Ｋ Ｖ
、、−０−（１ｏｏｏ）Ｔｖ、−２−（ｏｌｏｏ） 、
ｖｌＩ−、−（ｏｏｌｏ） 、 Ｖ、、−（０００１
）。
、、−０−（１ｏｏｏ）Ｔｖ、−２−（ｏｌｏｏ） 、
ｖｌＩ−、−（ｏｏｌｏ） 、 Ｖ、、−（０００１
）。
例えば、原始多項式ｐ（３）−Ｘ＋Ｘ−Ｈを法とするＧ
Ｆ（２）では、生成多項式は下式となる。
Ｆ（２）では、生成多項式は下式となる。
Ｇ（Ｘ） −（Ｘ−Ｈ） （Ｘ−ｆ−ａ ） （Ｘ−）
ａ ） （Ｘ＋ｄ ） −（２）−Ｘ十αＸ十α
Ｘ十αＸ＋α このＧ（３）に対するパリティ検査佇列は、ｖｎｖ＋ｓ
ｖｕ Ｖｌｌ ｖ、。ｖ、ｖ、ｖ、 ｖ。ｖ、 ｖ、
ｖ、 ｖ、 ｖ、 ｖ。
ａ ） （Ｘ＋ｄ ） −（２）−Ｘ十αＸ十α
Ｘ十αＸ＋α このＧ（３）に対するパリティ検査佇列は、ｖｎｖ＋ｓ
ｖｕ Ｖｌｌ ｖ、。ｖ、ｖ、ｖ、 ｖ。ｖ、 ｖ、
ｖ、 ｖ、 ｖ、 ｖ。
である。
ベクトルＶ・およびそのサブ・ベクトルヵ為ら成る行■
列式（ｄｅｔｅｒｍｉｎａｎｔ）について次の定理が成
り立つ。
り立つ。
１、 ｄｅｔｌ Ｖ４ＶｊＶｋＶ、１＼０但し、’＊
Ｊ＋ ’＋ ｌは互いに異なる。
Ｊ＋ ’＋ ｌは互いに異なる。
２、 ｄｅｌｌ ＴＪｉＬ３１．、Ｉ ’ｖ、０又、
Ｉ＋Ｊ＊ ｋは、ＭｔｎＫ異なり、ｍ−ＩＫ等しくな
い。
Ｉ＋Ｊ＊ ｋは、ＭｔｎＫ異なり、ｍ−ＩＫ等しくな
い。
１、は２重バイト訂正ＩｔＳ符号であることふら明らか
。
。
ｄ ｅ ｔ ｌ Ｌ ｉＬ Ｊ Ｌ ｈ Ｉより導びか
れる。
れる。
受信パイ）ｒｉに生じた誤りパターンをｅｉとするとシ
ンドロームＳは、ベクトル■の線形和で表わされる。
ンドロームＳは、ベクトル■の線形和で表わされる。
バイトｒｉとｒｊに誤りが生じだとすればＳは、８−ｅ
ｉＶＨ＋ｅｊＶｊ 誤り訂正のためにエンコーダをシフトすると、ｊ（Ｑ＜
１！＜＋＋−１）回目のシフトでシンドローム（レジス
タ１〜４の内容）は、８−ｅｔＶｔ ＋ ｌ ＋ ｅｊ
■ｊ＋ １となる。従ってＪ−ｎ−１−ｊ回のシフトで
Ｓは、よって ここで、Ａｓ ｅ Ａ２＋ ｊ％４およびんは、それぞ
れｊ回目のシフトにおけるレジスタ４．３．２およびｌ
の内容ロームは、 となる。従って、ロケーションｉとｊにｘｂが生じてい
れば、ｎ−１−ｉおよびｎ−ｘ−ｊ回のシフトでシンド
ロームのサブ・ベクトル（Ａ２ Ａｔ ＡＯ）は、Ａｓ
Ａｏ） −ａ −Ｌの形になる。ここで、Ｌ６（Ｔ、
。
ｉＶＨ＋ｅｊＶｊ 誤り訂正のためにエンコーダをシフトすると、ｊ（Ｑ＜
１！＜＋＋−１）回目のシフトでシンドローム（レジス
タ１〜４の内容）は、８−ｅｔＶｔ ＋ ｌ ＋ ｅｊ
■ｊ＋ １となる。従ってＪ−ｎ−１−ｊ回のシフトで
Ｓは、よって ここで、Ａｓ ｅ Ａ２＋ ｊ％４およびんは、それぞ
れｊ回目のシフトにおけるレジスタ４．３．２およびｌ
の内容ロームは、 となる。従って、ロケーションｉとｊにｘｂが生じてい
れば、ｎ−１−ｉおよびｎ−ｘ−ｊ回のシフトでシンド
ロームのサブ・ベクトル（Ａ２ Ａｔ ＡＯ）は、Ａｓ
Ａｏ） −ａ −Ｌの形になる。ここで、Ｌ６（Ｔ、
。
Ｌ３．・・・・・・・・・、Ｌｎ−２）で、ａはガロヮ
体ＧＦ（２”）の任意の要素である。
体ＧＦ（２”）の任意の要素である。
ｎ−１−ｉおよびｎ−１−ｊ回以外のシフトでは、シン
ドローム（Ａ、Ａ、Ａｏ）は、２つのサブ・ベクトルＬ
の線形和に等しく、前記定理より２つのサブ・ベクトル
Ｌの線形和は、ひとつのサブ・ベクトルに一致すること
はない。
ドローム（Ａ、Ａ、Ａｏ）は、２つのサブ・ベクトルＬ
の線形和に等しく、前記定理より２つのサブ・ベクトル
Ｌの線形和は、ひとつのサブ・ベクトルに一致すること
はない。
従って、（ＡｔＡ、Ａｏ）が単一のサブ・ベクトルＬの
スカラー倍に等しい事、すなわち（入ＡＩＡＯ）１−ａ
−Ｌであることを検出することより誤りロケーションな
決定できる。
スカラー倍に等しい事、すなわち（入ＡＩＡＯ）１−ａ
−Ｌであることを検出することより誤りロケーションな
決定できる。
ロチ−ジョンｉとｊに誤りが生じていれば、ｎ−ｔ、−
ｉおよびｎ−１−ｊ回目のシフトで、（Ａｔ Ａｔ Ａ
ａ） −ａ−Ｌとなり、この時丁度バッファ・メモリ１
８から誤りのある受信バイトｒｉおよびｒｊが出力され
るので、ｒｉとｒｊの誤りを訂正できる。
ｉおよびｎ−１−ｊ回目のシフトで、（Ａｔ Ａｔ Ａ
ａ） −ａ−Ｌとなり、この時丁度バッファ・メモリ１
８から誤りのある受信バイトｒｉおよびｒｊが出力され
るので、ｒｉとｒｊの誤りを訂正できる。
（Ａ、 Ａ、 Ａ、、） −ａ −Ｌの検出は、次のよ
うに行うことができるＯＬがひとつのベクトルＬｉ−（
Ｕ、、 ＵｉｌＵ、０）のスカラー倍に等しいとすれば
、（Ａ、ＡｌＡ、、）Ｔ−ａ−Ｌｉ−ａ（［Ｊｉ、 ｕ
ｉ、 Ｕ４ｏ） であるから、Ａｏ、Ａ。
うに行うことができるＯＬがひとつのベクトルＬｉ−（
Ｕ、、 ＵｉｌＵ、０）のスカラー倍に等しいとすれば
、（Ａ、ＡｌＡ、、）Ｔ−ａ−Ｌｉ−ａ（［Ｊｉ、 ｕ
ｉ、 Ｕ４ｏ） であるから、Ａｏ、Ａ。
およびＡ、はＡ。−ａ ａ Ｕ４ｏ＊ Ａｔ −ａ”ｉ
ｔおよびＡ、−ａ−Ｕ、、の関係にある。
ｔおよびＡ、−ａ−Ｕ、、の関係にある。
従って、Ａ ６ ＝ ａ−Ｕ ４０およびＡ ｔ−ａ−
Ｕ ｔｌの時にＡ。
Ｕ ｔｌの時にＡ。
−ａ−ＵＨＩであるかどうかをチェックすれば良い。
すなわち、入力Ａｇ−ａ−ＵｉｏとＡ、−ａ−Ｕｉ、を
出力Ａ；−ａ−ＵＨ，に変換し、Ａ、とＡ！′が一致す
れば、（Ａｔ Ａｓ Ａｏ） ハ単一サブ・ベクトルか
ら成ると判定する。
出力Ａ；−ａ−ＵＨ，に変換し、Ａ、とＡ！′が一致す
れば、（Ａｔ Ａｓ Ａｏ） ハ単一サブ・ベクトルか
ら成ると判定する。
また、Ａ、とＡ′２が一致しなければ（Ａｔ Ａｔ Ａ
ｏ）Ｔは複数のサブ・ベクトルの線形和であると判定す
る。
ｏ）Ｔは複数のサブ・ベクトルの線形和であると判定す
る。
第２図において、回路１４は入力ＡｏおよびＡＩを出力
Ａ′Ｉに変換する回路である。出力Ａ′２はレジスタ３
の出力Ａ２と比較器１５によって比較される。
Ａ′Ｉに変換する回路である。出力Ａ′２はレジスタ３
の出力Ａ２と比較器１５によって比較される。
変換回路１４はＲＯＭ （Ｒｅｅｄ ０ｎｌｙ Ｍｅｍ
ｏｒｙ）などの適切な回路手段によって実施される。
ｏｒｙ）などの適切な回路手段によって実施される。
ＲＯＭを用いる場合、入力Ａ。、Ａ１および出力Ａ。
は、それぞれ。、ピッ）アあるカ、１５．２′″語、□
ビ。
ビ。
トの容量のＲＯＭが必要である。
比較器１５は入力Ａ′、とＡ２が一致した時に限り出力
信号（一致信号）を論理１にする。回路１５の出力信号
は、ゲート回路１７にゲート信号を供給する。誤りパタ
ーンｅｉは、次のように求められる。
信号（一致信号）を論理１にする。回路１５の出力信号
は、ゲート回路１７にゲート信号を供給する。誤りパタ
ーンｅｉは、次のように求められる。
ｎ−１−ｉ回のシフトでシンドロームＡ、〜んは式（４
）％式％ ンを求めることができる。同様な方法で誤りパターンｅ
、を求めることができる。
）％式％ ンを求めることができる。同様な方法で誤りパターンｅ
、を求めることができる。
第２図において、回路１３は入力Ａ ６−ａ Ｕ Ｈ＝
・とＡ、、−ａＵ・ を出力Ａ’、−ａＵｉ、に変換
する。
・とＡ、、−ａＵ・ を出力Ａ’、−ａＵｉ、に変換
する。
１１・
回路１３はＲＯｉ’Ｊなどの適切な回路手段によって実
施でき、Ｒ・０Δ・１を用いる場合には、２ 語×ｍビ
ットの容封のＲ（Ｉ Ｍが必要である。
施でき、Ｒ・０Δ・１を用いる場合には、２ 語×ｍビ
ットの容封のＲ（Ｉ Ｍが必要である。
排他的ＯＲ回路１６は回路１３の出力Ａ′ｓと、レジス
タ４の出力Ａ３の排他的ＯＲ？Ｉ？とることによって誤
りパターンｅ −Ａ ｓ 十ＡへをＩＪＪ力する。Ｕ逼
りパターンｅ−Ａ、、＋Ａ′ｓは、前記比較回路１５の
出力信号（−牧信号）によりゲート回路１７を介してゲ
ートされる。回路１７でゲートされた１４リパターンｅ
＋＋、髪＊ 十Ａ ’３は、排他的０几回路１９’ｊ
介１７てバッファ・メモリ１８の出力バイトに含まれる
誤りを訂正する。
タ４の出力Ａ３の排他的ＯＲ？Ｉ？とることによって誤
りパターンｅ −Ａ ｓ 十ＡへをＩＪＪ力する。Ｕ逼
りパターンｅ−Ａ、、＋Ａ′ｓは、前記比較回路１５の
出力信号（−牧信号）によりゲート回路１７を介してゲ
ートされる。回路１７でゲートされた１４リパターンｅ
＋＋、髪＊ 十Ａ ’３は、排他的０几回路１９’ｊ
介１７てバッファ・メモリ１８の出力バイトに含まれる
誤りを訂正する。
以下において１％ ＯＭ′ｆ：用いる場合の回路１３お
よび１４の構成方法について説明する。
よび１４の構成方法について説明する。
第３図は原始多項式Ｐ（Ｘ）−Ｘ＋Ｘ＋１を法とするｊ
ｆロア体ＧＦ（２） の要素０およびｕ（ｉ−０−１４
）とバイナ１ドパターンの対応を示す図である。
ｆロア体ＧＦ（２） の要素０およびｕ（ｉ−０−１４
）とバイナ１ドパターンの対応を示す図である。
第３図のように、例、ｔげ、α１′はα”−（１１１１
）で素Ｕｉｊを示す図である。（第４図は前夫（３）の
パリティ検査行列を単に縦に並べβ４えたものである。
）で素Ｕｉｊを示す図である。（第４図は前夫（３）の
パリティ検査行列を単に縦に並べβ４えたものである。
）第５図は第２図の回路１４をＲ（Ｈ＼（で実施する場
合のＲＯＭのアドレス入力と出力の関係を示す図である
。図のようにアトｌ／ス人力Ａ。−ａ−Ｕｉｏ、 、
Ａ、−ａ＋Ｕｉ、、は出力Ａ’２−ａ −Ｕ ｔ に
変換される。
合のＲＯＭのアドレス入力と出力の関係を示す図である
。図のようにアトｌ／ス人力Ａ。−ａ−Ｕｉｏ、 、
Ａ、−ａ＋Ｕｉ、、は出力Ａ’２−ａ −Ｕ ｔ に
変換される。
例えば、ｉ−５とすると、第４図よりＵ、。−α４゜Ｕ
ｓＩ−α＊ 、 Ｏｓ、−α７であるから、Ａｏ−ａ−
ａ’おヨヒＡＩ−ａ・α１は、Ａ’２−Ｂ・α７（（変
換される。ここで例えば −α＊とすると、Ａ 、 ｗ
ａ’ 、ａ’ −ａ”−１０１１）＋Ａｌ−α９・α
１−α”−（ＩＩＩＱ）、ｄＡ’、−α９・ｄ−α１６
−α１−（０１００）に変換さり、る。
ｓＩ−α＊ 、 Ｏｓ、−α７であるから、Ａｏ−ａ−
ａ’おヨヒＡＩ−ａ・α１は、Ａ’２−Ｂ・α７（（変
換される。ここで例えば −α＊とすると、Ａ 、 ｗ
ａ’ 、ａ’ −ａ”−１０１１）＋Ａｌ−α９・α
１−α”−（ＩＩＩＱ）、ｄＡ’、−α９・ｄ−α１６
−α１−（０１００）に変換さり、る。
すなわち、ＲＯＭのアドレス、ロヶーシＨ＞ ＡＯ−（
１０１１）およびＡ、−（１１１０） Ｋ出力データＡ
ｔ−（０１００）を格納しておけば良い。他のアドレス
・ロケーションに格納する出力データも同様に求めるこ
とができる。
１０１１）およびＡ、−（１１１０） Ｋ出力データＡ
ｔ−（０１００）を格納しておけば良い。他のアドレス
・ロケーションに格納する出力データも同様に求めるこ
とができる。
第６図は第２図の回路１３をＲＯＭで実施する場合のＲ
ＯＭのアドレス入力と出力の関係を示す図であυ、具体
的なアドレスと出力の対応は、前記の方法で求めること
ができ、これ以上の説明は要しない。
ＯＭのアドレス入力と出力の関係を示す図であυ、具体
的なアドレスと出力の対応は、前記の方法で求めること
ができ、これ以上の説明は要しない。
以上のように本発明は比較的少ない回路でもって高速に
２重バイト課鯵を訂正できるので、本発明の目的を十分
に達成できる。
２重バイト課鯵を訂正できるので、本発明の目的を十分
に達成できる。
【図面の簡単な説明】
第１図は符号化回路のブロック図、第２図は本発明によ
る２頂誤シ訂正回路の一実施例を示すブ・・り図、第３
図はガ・ワ体ＧＦ（２”）”要素ａ１とバイナリ・パタ
ーンの対応表を示す図、第４図は第３図のガロワ体要素
で構成されるパリティ検査行列を示す図、第５図はシン
ドロームＡ。とＡ。 を、Ａｌｔに変換するための図、第６図はシンドローム
ＡｏとＡ１をＡへに変換するための図である。 図において、１．２．３．４はレジスタ、５．６．７．
８．１６゜１９は排他的ＯＲ回路、９．１０．１１．１
２はＡ０．β、。 β１．β１乗算回路をそれぞれ示す。 １３、１４は変換回路、１５は比較回路、１７はゲート
回路、１８はバッファ・メモリをそれぞれ示す。
る２頂誤シ訂正回路の一実施例を示すブ・・り図、第３
図はガ・ワ体ＧＦ（２”）”要素ａ１とバイナリ・パタ
ーンの対応表を示す図、第４図は第３図のガロワ体要素
で構成されるパリティ検査行列を示す図、第５図はシン
ドロームＡ。とＡ。 を、Ａｌｔに変換するための図、第６図はシンドローム
ＡｏとＡ１をＡへに変換するための図である。 図において、１．２．３．４はレジスタ、５．６．７．
８．１６゜１９は排他的ＯＲ回路、９．１０．１１．１
２はＡ０．β、。 β１．β１乗算回路をそれぞれ示す。 １３、１４は変換回路、１５は比較回路、１７はゲート
回路、１８はバッファ・メモリをそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 任意の正整数ｍで定義されるガロワ体ＧＦ（２”）の要
素β、＜０＜１≦３）を係数に有する２重バイト誤り訂
正符号の生成多項式〇（Ｘ）−Ｘ’＋β、Ｘ′＋β２Ｘ
２＋β、Ｘ十β０（ここでＧ（３）は２重バイト誤り訂
正符号の生成多項式 ％式％ 得られた多項式で、（Ｘ＋１）（Ｘ＋α）（Ｘ＋αｔ）
（Ｘ＋α３）−Ｘ’＋β、Ｘ３＋β２Ｘｔ＋β１Ｘ＋β
。である。 αはＧＦ、（２）の原始根で、バイトはｍビットを表わ
す。）に従って、データを符号化して得られだ符号の誤
り訂正回路において、β、。、β１．β、およびβ、を
フィードバック係数に有する長さ４バイトのシフト・レ
ジスタで構成される多項式割り算回路を用いたシンドロ
ーム生成回路と、誤り訂正サイクルにおいて前記割り算
回路をシフトしながら割り算回路レジスタの下位３バイ
トの状態を検査することによって誤り位置と誤りパター
ンを求める論理回路とカ・ら成る２重バイト誤り訂正回
路０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57135312A JPS5927354A (ja) | 1982-08-03 | 1982-08-03 | ２重バイト誤り訂正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57135312A JPS5927354A (ja) | 1982-08-03 | 1982-08-03 | ２重バイト誤り訂正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5927354A true JPS5927354A (ja) | 1984-02-13 |
| JPH0373902B2 JPH0373902B2 (ja) | 1991-11-25 |
Family
ID=15148785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57135312A Granted JPS5927354A (ja) | 1982-08-03 | 1982-08-03 | ２重バイト誤り訂正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927354A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5064726A (en) * | 1988-11-03 | 1991-11-12 | Emitec Gesellschaft Fur Emissionstechnologie M.B.H. | Hollow composite member |
-
1982
- 1982-08-03 JP JP57135312A patent/JPS5927354A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5064726A (en) * | 1988-11-03 | 1991-11-12 | Emitec Gesellschaft Fur Emissionstechnologie M.B.H. | Hollow composite member |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0373902B2 (ja) | 1991-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3046988B2 (ja) | データストリームのフレーム同期検出方法及び装置 | |
| US3811108A (en) | Reverse cyclic code error correction | |
| JPH03136524A (ja) | 長バースト誤りに対する誤り検出及び訂正システム | |
| JP2715900B2 (ja) | 並列データ伝送装置 | |
| EP0233075B1 (en) | Method and apparatus for generating error detection check bytes for a data record | |
| JPS61500097A (ja) | 代数ブロックコ−ドのためのエラ−訂正 | |
| JPH11145850A (ja) | 符号化及び復号化方法と装置及びこれらを用いた機器 | |
| JPH0452556B2 (ja) | ||
| JPH04284753A (ja) | Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置 | |
| JPH10190695A (ja) | 高速フレーミング装置およびデータのバイトシーケンスを高速フレーミングする方法 | |
| US4896353A (en) | Apparatus for fast decoding of a non-linear code | |
| US3508197A (en) | Single character error and burst-error correcting systems utilizing convolution codes | |
| US3588819A (en) | Double-character erasure correcting system | |
| US20140013181A1 (en) | Error Correction Coding Using Large Fields | |
| EP0414368A2 (en) | Method and apparatus for data and forward error correction coding for low DC-offset and short run length | |
| US5359610A (en) | Error detection encoding system | |
| JP2001196938A (ja) | デジタルデータをデコーディングする装置及び方法 | |
| Babaie et al. | Double bits error correction using CRC method | |
| JPS5927354A (ja) | ２重バイト誤り訂正回路 | |
| JP2003078421A (ja) | 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置 | |
| JPH0361210B2 (ja) | ||
| US3718905A (en) | Error correcting systems utilizing one-half optimum diffuse codes | |
| US6301307B1 (en) | Methods and apparatuses for the transmission and receipt of digital data modulated using quadrature amplitude modulation, and communication devices utilizing such apparatuses and methods | |
| US6542553B1 (en) | Device and method for transmitting digital data, device and method for receiving digital data and communication devices using them | |
| Fujiwara et al. | A class of optimal fixed-byte error protection codes for computer systems |