JPH0373902B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は２重バイト誤りを訂正する回路に関
し、特に少ない回路量でランダムな２重バイト誤
りを高速に訂正する回路に関する。 磁気フアイル等のフアイル装置のデータ信頼性
を向上するために、しばしば単一バイト誤りを訂
正するリード・ソロモン（Reed−Solomon）符
号やｂ隣接誤り訂正符号が用いられている。磁気
媒体よりもエラーレートの悪い媒体を用いる場
合、又はデータ信頼度をより向上させるために
は、ランダムな２重バイト誤りを訂正する能力を
もつリード・ソロモン符号を用いるのが望まし
い。 しかしながら、２重バイト誤り訂正の欠点のひ
とつは誤つたバイトの位置と誤りパターンを解読
する回路の規模が大きくなる点にある。 ひとつのバイトは一般にｍビツトで表わされ、
このようなバイトの誤りを訂正するには、符号内
での誤り位置と誤りパターンを解読する必要があ
る。解読（復号）に際しては、まず、シンドロー
ムから誤り位置を計算し、ついで得られた誤り位
置を用いて誤りパターンを計算する方法が用いら
れる。２重バイト誤りを訂正するリード・ソロモ
ン符号の復号は、公知であるが、この方法は次の
３つのステツプを取るので、復号過程が複雑とな
る欠点をもつ。 （ステツプ１） シンドロームから誤りバイト位置に関する２次
方程式、すなわち、エラー・ロケーシヨン多項式
（error location polynomial）の係数を求める。 （ステツプ２） エラー・ロケーシヨン多項式の２つの根を求め
る。根は誤りバイト位置を表わす。 （ステツプ３） 求められた２つの誤り位置とシンドロームとか
ら各誤り位置に対応する２つの誤りパターンを求
める。 このため、従来の２重バイド誤り復号器は復号
遅延時間が大きく、しかも回路規模も大きくなる
欠点を有していた。ここで、復号遅延時間とはデ
ータ・ブロツクの受信の終了時点から訂正された
データの転送を開始するまでの時間である。フア
イル装置においては、データはバイト単位にシリ
アルに転送される。受信データ・ブロツクはバツ
フア・メモリに一度貯えられた後に、誤りを訂正
され、ついで、上位装置に転送される。 従来の２重バイト誤り訂正方法では、データ・
ブロツクの受付終了時間から前記ステツプ１、２
及び３を実行し、バツフア・メモリに貯えられた
データの誤りを訂正してから上位装置に転送する
ので復号遅延時間が大きくなる。特に、バースト
誤り訂正のために２重バイト誤り訂正リード・ソ
ロモン符号を複数個インタリーブする際には、こ
の復号遅延時間が、かなり大きくなり実用上問題
となる。復号遅延時間を小さくするためには、エ
ラー・ロケーシヨン多項式を立てずに、シンドロ
ームから直接的に誤り位置とパターンを求める方
法が必要であるが、このような方法はこれまで知
られていなかつた。 従つて、本発明の目的は２重バイト誤り訂正リ
ード・ソロモン符号に対して、エラー・ロケーシ
ヨン多項式を立てずに直接的に誤り位置とパター
ンを求める復号回路を提供するにある。 本発明の２重バイト誤り訂正回路はデータ・ブ
ロツクの受信終了後、エラー・ロケーシヨン多項
式を立てることなしにバツフア・メモリからデー
タ・バイトを読み出し、誤りを訂正しながら上位
装置にデータ・バイトを転送するので、復号遅延
時間はゼロである。又、誤り訂正回路の回路量も
少い。さらに、復号を複数個インタリーブするの
に適した構造を持つ。 又、従来のリードソロモン符号の符号化システ
ムにおいては、エンコーダ回路とデイコーダ回路
は異なる回路構成を取る必要があつたが、本発明
においては、デイコーダとしてエンコーダ回路を
使用できる利点がある。 本発明の２重バイト誤り訂正回路は整数ｍで定
義されるガロワ体GF（2^m）の原始根αを用いて構
成される２重バイト誤り訂正リードソロモン符号
の生成多項式Ｇ（Ｘ）＝（Ｘ＋１）（Ｘ＋α）（Ｘ＋
α²）（Ｘ＋α³）を用いる。ここで（Ｘ＋１）（Ｘ＋
α）（Ｘ＋α²）（Ｘ＋α³）を展開した時のXⁱの係数
をβ_iとすれば、Ｇ（Ｘ）＝X⁴＋β₃X³＋β₂X²＋β₁X¹
＋β₀と表わされ、符号化回路（エンコーダ）には
Ｇ（Ｘ）による割り算回路を用いる。割り算回路
はβ₀、β₁、β₂、β₃をフイードバツク係数に持つ４
バイトすなわち４段のシフト・レジスタで構成さ
れる。 本発明では復号回路に前記エンコーダをそのま
ま用いる。すなわち、エンコーダを用いてシンド
ロームを生成する。シンドロームの生成が終了す
るとエンコーダをシフトすることにより誤りの存
在する位置（誤り位置）を検出し、同時に誤りの
パターン（誤りパターン）を解読することにより
１個また２個の誤りを訂正する。誤り位置と誤り
パターンの解読はエンコーダ（４バイト・シフト
レジスタ）の中の下位３バイトの状態を検査する
誤り判定回路によつて行う。誤り判定回路はシフ
トされているエンコーダの下位３バイトの状態を
シフトの度に実時間的に検査し誤りのパターンと
位置を解読する。 以上のように本発明の２重バイト誤り訂正回路
はエンコーダ回路と誤り判定回路から構成され
る。 以下において本発明を詳細に説明する。αをガ
ロワ体GF（2^m）の原始根とすると、 Ｇ（Ｘ）＝（Ｘ＋１）（Ｘ＋α）（Ｘ＋α²）（Ｘ＋α³
）
＝X⁴＋β₃X³＋β₂X²＋β₁X＋β₀で生成される２重
バイト誤り訂正リード・ソロモン符号長ｎは、ｎ
＝2^m−１バイトである。ここで、バイトはｍビツ
トで、β_i（ｉ＝０〜３）はガロワ体GF（2^m）の要
素である。ｎバイトの符号語をd_o-1、d_o-2、…
…、d₁、d₀（diはｍビツトのバイトを示す）とす
ると、最初のｎ−４バイト（d_o-1〜d₄）は情報バ
イトで、最後の４バイト（d₃〜d₀）は、チエツ
ク・バイトである。チエツクバイトd₃〜d₀は情報
バイトd_o-1〜d₄から、第１図に示す割り算回路す
なわちエンコーダ（符号化回路）によつて生成さ
れる。 第１図において、回路１〜４はそれぞれバイト
（ｍビツト）・レジスタ、回路５〜８はそれぞれｍ
ビツトの排他的OR回路、回路９〜12は、それぞ
れβ₀、β₁、β₂およびβ₃を乗算する回路である。 第１図のエンコーダに情報バイトd_o-1、d_o-2、
……、d₅、d₄をこの順に入力すると、チエツク・
バイトd₃、d₂、d₁およびd₀が、それぞれレジスタ
４，３，２および１内に生成される。 本発明では、第１図のエンコーダをチエツク・
バイトの生成、シンドローム・バイトの生成、さ
らに誤り訂正のいづれのサイクルにおいても使用
する。第２図は第１図のエンコーダを使用した誤
り訂正回路を示すブロツク図である。第２図にお
いて回路１〜12は第１図と同一のエンコーダを構
成する。 第２図において、ｎバイトの受信データr_o-1、
r_o-2、……、r₁、r₀を、この順にエンコーダとｎ
バイトのバツフアメモリ18に同時に入力する。ｎ
バイトの受信データの入力が終了すると、エンコ
ーダのレジスタ４，３，２および１内には、シン
ドローム・バイトA₃、A₂、A₁およびA₀がそれぞ
れ生成されている。 エンコーダで生成されたシンドロームをベクト
ルＳ＝（A₃A₂A₁A₀）^T・受信バイトをＲ＝（r_o-1、
r_o-2……r₀）^Tとすると、Ｓ＝HRと表わされる。
ここでＴはベクトルの転置記号である。又、Ｈは
４×ｎ検査行列で、 Ｈ＝〔V_o-1V_o-2……V₀〕である。 但し、V_iはGF（2^m）の要素から成る４次元列ベ
クトルで、 V_i＝〔U_i3U_i2U_i1U_i0〕^Tと表わせばU_ij（０ｊ３）
は、次のように導びかれる。 X_i+4moduloG（Ｘ） ＝U_i3X³＋U_i2X²＋U_i1Ｘ＋U_i0 −(1) ここでU_ij∈GF（2^m）。 XⁿmoduloG（Ｘ）＝１より特にV_o-1＝〔1000〕^T
V_o-2＝〔0100〕^T、V_o-3＝〔0010〕^T、V_a-4＝〔0001〕^T
。 例えば、原子多項式ｐ（Ｘ）＝X⁴＋Ｘ＋１を法
とするGF（2⁴）では、生成多項式は下式となる。 Ｇ（Ｘ）＝（Ｘ＋１）（Ｘ＋α）（Ｘ＋α²）（Ｘ＋α³
） ＝X⁴＋α¹²X³＋α⁴X²＋α⁰X＋α⁶ −(2) このＧ（Ｘ）に対するバリテイ検査行列は、

〔証明〕

１ は２重バイト訂正RS符号であることから明
らか。 ２ は、 ０≠det｜V_o-1V_iV_jV_k｜ ＝det１ ０ ０ ０U_i3 L_i U_j3 L_j U_k3 L_k ＝det｜L_iL_jL_k｜ より導びかれる。 受信バイトr_iに生じた誤りパターンをe_iとする
とシンドロームＳは、ベクトルＶの線形和で表わ
される。 Ｓ＝_o-1 〓ⁱ⁼⁰ e_iV_i バイトr_iとr_jに誤りが生じたとすればＳは、 Ｓ＝e_iV_i＋e_jV_j 誤り訂正のためにエンコーダをシフトすると、ｌ
（０ｌ_o-1）回目のシフトでシンドローム（レ
ジスタ１〜４の内容）は、Ｓ＝e_iV_i＋ｌ＝e_jV_j＋
ｌとなる。従つてｌ＝（_o-1）−ｉ回のシフトでＳ
は、 Ｓ＝A₃ A₂ A₁ A₀＝e_iV_o-1＋e_jV_p＝e_i１ ０ ０ ０＋e_jU_p3 U_p2 U_p1 U_p0、（Ｐ＝ｊ−ｉ＋_o-1）、 よつて A₃＝e_ie_jU_p3 −(4) A₂ A₁ A₀＝e_jU_p2 U_p1 U_p0＝e_jL_p −(5) ここで、A₃、A₂、A₁およびA₀は、それぞれｌ
回目のシフトにおけるレジスタ４，３，２および
１の内容である。同様に、ｌ＝ｎ−１−ｊ回のシ
フトでシンドロームは、 A₃＝e_j＋e_iU_g3、（ｇ＝ｉ−ｊ＋ｎ−１）−(6) A₂ A₁ A₀＝e_iU_g2 U_g1 U_g0＝e_iL_i −(7) となる。従つて、ロケーシヨンｉとｊに誤りが生
じていれば、ｎ−１−ｉおよびｎ−１−ｊ回のシ
フトでシンドロームのサブ・ベクトル
（A₂A₁A₀）^Tは、サブ・ベクトルL₀、L₁、……、
L_o-2のいづれかひとつのスカラー倍に等しくな
る。すなわち（A₂A₁A₀）^T＝ａ・Ｌの形になる。
ここで、Ｌ∈｛L₀L₁、……、L_o-2｝で、ａはガ
ロワ体GF（2^m）の任意の要素である。 ｎ−１−ｉおよびｎ−１−ｊ回以外のシフトで
は、シンドローム（A₂A₁A₀）^Tは、２つのサブ・
ベクトルＬの線形和に等しく、前記定理より２つ
のサブ・ベクトルＬの線形和は、ひとつのサブ・
ベクトルに一致することはない。 従つて、（A₂A₁A₀）^Tが単一のサブ・ベクトルＬ
のスカラー倍に等しい事、すなわち（A₂A₁A₀）^T
＝ａ・Ｌであることを検出することより誤りロケ
ーシヨンを決定できる。 ロケーシヨンｉとｊに誤りが生じていれば、ｎ
−１−ｉおよびｎ−１−ｊ回目のシフトで、
（A₂A₁A₀）^T＝ａ・Ｌとなり、この時丁度バツフ
ア・メモリ18から誤りのある受信バイトr_iおよび
r_jが出力されるので、r_iとr_jの誤りを訂正できる。 （A₂A₁A₀）^T＝ａ・Ｌの検出は、次のように行
うことができる。ＬがひつとのベクトルL_i＝（U_i2
U_i1U_i0）^Tのスカラー倍に等しいとすれば、
（A₂A₁A₀）^T＝ａ・L_i＝ａ（U_i2U_i1U_i0）^Tであるから、
A₀、A₁、およびA₂はA₀＝ａ・U_i0、A₁＝ａ・U_i1
およびA₂＝ａ・u_i2の関係にある。 従つて、A₀＝ａ・U_i0およびA₁＝ａ・U_i1の時
にA₂＝ａ・U_i2であるかどうかをチエツクすれば
良い。 すなわち、入力A₀＝ａ・U_i0とA₁＝ａ・U_i1を
出力A₂′＝ａ・U_i2に変換し、A₂とA₂′が一致すれ
ば、（A₂A₁A₀）^Tは単一サブ・ベクトルから成ると
判定する。 また、A₂とA₂′が一致しなければ（A₂A₁A₀）^T
は複数のサブ・ベクトルの線形和であると判定す
る。 第２図において、回路１４は入力A₀およびA₁
を出力A₂′に変換する回路である。出力A₂′はレジ
スタ３の出力A₂と比較器１５によつて比較され
る。 変換回路１４はROM（Reed Only Memory）
などの適切な回路手段によつて実施される。 ROMを用いる場合、入力A₀、A₁および出力
A₂は、それぞれｍビツトであるから、2^2m語×ｍ
ビツトの容量のROMが必要である。 比較器１５は入力A₂′とA₂が一致した時に限り
出力信号（一致信号）を論理１にする。回路１５
の出力信号は、ゲート回路１７にゲート信号を供
給する。誤りパターンe_iは、次のように求められ
る。ｎ−１−ｉ回のシフトでシンドロームA₃〜
A₀は式(4)および(5)すなわちA₃＝e_i＋e_jU_p3、A₂＝
e_jU_p2A₁＝e_jU_p1およびA₀＝e_jU_p0となる。 従つて、A₀＝e_jU_p0およびA₁＝e_jU_p1からA₃′＝
e_jU_p3を求め、e_j＝A₃＋A₃′により誤りパターンを
求めることができる。同様な方法で誤りパターン
e_jを求めることができる。 第２図において、回路１３は入力A₀＝aU_i0と
A₁＝aU_i1を出力A₃′＝aU_i3に変換する。 回路１３はROMなどの適切な回路手段によつ
て実施でき、ROMを用いる場合には、2_2n語×ｍ
ビツトの容量のROMが必要である。 排他的OR回路１６は回路１３の出力A₃′と、レ
ジスタ４の出力A₃の排他的ORをとることによつ
て誤りパターンｅ＝A₃＋A₃′を出力する。誤りパ
ターンｅ＝A₃＋A₃′は、前記比較回路１５の出力
信号（一致信号）によりゲート回路１７を介して
ゲートされる。回路１７でゲートされた誤りパタ
ーンｅ＝A₃＋A₃′は、排他的OR回路１９を介し
てバツフア・メモリ１８の出力バイトに含まれる
誤りを訂正する。 以下においてROMを用いる場合の回路１３お
よび１４の構成方法について説明する。 第３図は原始多項式Ｐ（Ｘ）＝X⁴＋Ｘ＋１を法
とするガロワ体GF（2^m）の要素０およびαⁱ（ｉ＝
０〜14）とバイナリ・パターンの対応を示す図で
ある。 第３図のように、例えば、α¹²はα¹²＝（1111）
である。第４図は前式(2)の生成多項式Ｇ（Ｘ）＝
X⁴＋α¹²X³＋α⁴X²＋Ｘ＋α⁶により構成されるバリ
テイ検査行列の要素U_ijを示す図である。（第４図
は前式(3)のバリテイ検査行列を単に縦に並べかえ
たものである。）第５図は第２図の回路１４を
ROMで実施する場合のROMのアドレス入力と
出力の関係を示す図である。図のようにアドレス
入力A₀＝ａ・U_i0、A₁＝ａ・U_i1は出力A₂′＝ａ・
U_i2に変換される。 例えば、ｉ＝５とすると、第４図よりU₅₀＝
α⁴、U₅₁＝α¹、U₅₂＝α⁷であるから、A₀＝ａ・α⁴
およびA₁＝ａ・α₁は、A₂′＝ａ・α⁷に変換され
る。ここで例えばａ＝α⁹とすると、A₀＝α⁹・α⁴
＝α¹³＝（1011）、A₁＝α⁹・α¹＝α¹⁰＝（1100）は
A₂′＝α⁹・α⁷＝α¹⁶＝α¹＝（0100）に変換される。 すなわち、ROMのアドレス・ロケーシヨンA₀
＝（1011）およびA₁＝（1110）に出力データA₂′＝
（0100）を格納しておけば良い。他のアドレス・
ロケーシヨンに格納する出力データも同様に求め
ることができる。 第６図は第２図の回路１３をROMで実施する
場合のROMのアドレス入力と出力な関係を示す
図であり、具体的なアドレスと出力の対応は、前
記の方法で求めることができ、これ以上の説明は
要しない。 以上のように本発明は比較的少ない回路でもつ
て高速に２重バイト誤りを訂正できるので、本発
明の目的を十分に達成できる。

【図面の簡単な説明】

第１図は符号化回路のブロツク図、第２図は本
発明による２重誤り訂正回路の一実施例を示すブ
ロツク図、第３図はガロワ体GF（2^m）の要素αⁱと
バイナリ・パターンの対応表を示す図、第４図は
第３図のガロワ体要素で構成されるバリテイ検査
行列を示す図、第５図はシンドロームA₀とA₁を、
A₂′に変換するための図、第６図はシンドローム
A₀とA₁をA₃′に変換するための図である。 図において、１，２，３，４はレジスタ、５，
６，７，８，１６，１９は排他的OR回路、９，
１０，１１，１２はβ₀，β₁，β₂，β₃乗算回路をそ
れぞれ示す。１３，１４は変換回路、１５は比較
回路、１７はゲート回路、１８はバツフア・メモ
リをそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 １ 任意の正整数ｍで定義されるガロワ体GF
   （2^m）の要素β_i（０≦ｉ≦３）を係数に有する２重
   バイト誤り訂正符号の生成多項式 Ｇ（Ｘ）＝X⁴＋β₃X³＋β₂X²＋β₁X＋β₀ （ここでＧ（Ｘ）は２重バイト誤り訂正符号の生
   成多項式Ｇ（Ｘ）＝（Ｘ＋１）（Ｘ＋α）（Ｘ＋α²）
   （Ｘ＋α³）を展開して得られた多項式で、 （Ｘ＋１）（Ｘ＋α）（Ｘ＋α²）（Ｘ＋α³） ＝X4＋β₃X³＋β₂X²＋β₁X＋β₀である。 αはGF（2^m）の原始根で、バイトはｍビツトを
   表す。）に従つて、データを符号化して得られた
   符号の誤り訂正回路において、β₀、β₁、β₂および
   β₃をフイードバツク係数に有する長さ４バイトの
   シフト・レジスタで構成される多項式割り算回路
   を用いたシンドローム生成回路と、 Xⁱ⁺⁴moduloG（Ｘ）＝U_i3X³＋U_i2X²＋U_i1Ｘ＋U_i0
   （ここでｉ＝０、１、……、2^m−２でU_ijはGF
   （2^m）の要素）とし、前記シフト・レジスタの４
   バイトの出力を下位から順にそれぞれA₀、A₁、
   A₂、A₃と表したときに、A₀とA₁を入力としてA₀
   とA₁がそれぞれA₀＝aU_i0及びA₁＝aU_i1のときに
   aU_i2を出力する第１の変換回路と（ここで、ａは
   GF（2^m）の任意の要素）、A₀とA₁を入力として
   A₀とA₁がそれぞれA₀＝aU_i0及びA₁＝aU_i1のとき
   にaU_i3を出力する第２の変換回路と、前記第１の
   変換回路の出力と前記シフト・レジスタの出力
   A₂とを比較して一致したときに所定値を出力す
   る比較回路と、前記第２の変換回路の出力と前記
   シフト・レジスタの出力A₃との排他的OR結果を
   出力する排他的OR回路と、前記比較回路の出力
   が所定値のときに前記排他的OR回路の出力を出
   力するゲート回路とから構成されることを特徴と
   する２重バイト誤り訂正回路。