JPS5926597Y2

JPS5926597Y2 - 半導体素子用キヤリアラツク

Info

Publication number: JPS5926597Y2
Application number: JP9441680U
Authority: JP
Inventors: 光雄大舘
Original assignee: 三菱電機株式会社
Priority date: 1980-07-03
Filing date: 1980-07-03
Publication date: 1984-08-02
Also published as: JPS5717144U

Description

【考案の詳細な説明】この考案は複数個の半導体素子を整列載置して運搬した
り、熱処理したり、電気特性を測定したりするキャリア
ラックに関するものである。

第１図Ａは半導体素子が載置された（一部載置されない
個所のある状態を示す）従来のキャリアラックの一例を
示す平面図、第１図Ｂは第１図ＡのＩＢ−ＩＢ線での断
面図である。

図において、１はｐｎ接合が形成されたシリコン基体１
１に金属台１２がろう付された半導体素子である。

なお、金属台１２はシリコン基体１１を熱的に補償する
とともに機械的に補強するものである。

２はアルミニウム（Ａｌ）板からなり一方の表面部
に半導体素子１の金属台１２が挿入可能な内径を有する
複数個の凹部２１が互いに所定間隔をおいて整列するよ
うに複数列設けられたキャリアラック、２２はキャリア
ラック２の各列の複数個の凹部２１を順次連結するよう
に設けられ、ピンセットなどの工具を用いて、半導体素
子１の金属台１２の凹部２１に対する挿入取り出しを容
易にするための溝である。

なお、凹部２１の内径は半導体素子１の金属台１２の外
径よりわずかに大きく、かつ凹部２１の深さは半導体素
子１の金属台１２の厚さよりがずかに浅くなるように設
定されている。

ところで、このような従来例のキャリアラックでは、次
のような問題点があった。

（イ）半導体素子１の電気的特性を安定させるために、
半導体素子１のシリコン基体１１のｐｎ接合の端縁が露
出する表面に有機質の保護膜を成膜し、この保護膜を焼
成する工程において、この保護膜が成膜された複数個の
半導体素子１がそれぞれ四部２１内に挿入保持されたキ
ャリアラック２を保護膜焼成用加熱板（図示せず）上に
載置すると、このキャリアラック２が曲りたり、そった
りして、複数個の半導体素子１にそれぞれ成膜された上
記保護膜を均一に焼成することができない。

（ロ）高温での半導体素子１の電気的特性を測定する工
程において、複数個の半導体素子１がそれぞれ凹部２１
内に挿入保持されたキャリアラック２を高温電気的特性
測定用加熱板（図示せず）上に載置すると、上記（イ）
の場合と同様に、キャリアラック２が変形して、複数個
の半導体素子１の温度が均一にならないので、半導体素
子１の電気的特性にばらつきが生じ、高温での半導体素
子１の電気的特性を正確に測定することができない。

（ハ）半導体素子１の電流容量が変われば、半導体素子
１の直径も変化する。

例えば、５０Ａの電流容量の半導体素子１の直径は１２
ｍｍであり、７０Ａの電流容量の半導体素子１の直径は
１４ｍｍであす、１００Ａの電流容量の半導体素子１の
直径は１６ｍｍであり、２００Ａの電流容量の半導体素
子１の直径は２０ｍｍであり、このように、半導体素子
１の電流容量が大きくなるにつれて、半導体素子１の直
径が比較的小さな寸法差で大きくなるので、異なる電流
容量の半導体素子１の直径にそれぞれ応じた内径の四部
２１が設けられた多種類のキャリアラック２をそれぞれ
多数準備する必要がある。

また、半導体素子１の製作投入数量が、キャリアラック
２に設けられた凹部２１の数量より多く、端数が生じた
場合には、この端数が１個であっても、作業能率を無視
してキャリアラック２を新に追加して使用する必要があ
る。

この考案は、上述の問題点に鑑みてなされたもので、上
面部に設けられた凹部内に半導体素子を収容保持する半
導体素子保持台と、この半導体素子保持台を、一方の側
から挿入すると他方の側へ上記半導体素子保持台の下面
が出るように、載置保持する複数個の貫通孔が設けられ
た保持台載置座板とに分割し、上記半導体素子保持台の
上記凹部の内径のみを異なる電流容量の半導体素子の外
径にそれぞれ応じて変更することによって、上記保持台
載置座板を一種類に統一するとともに上記保持台載置座
板に載置保持された複数個の上記半導体素子保持台を加
熱板上で均一に加熱することができるキャリアラックを
提供することを目的とする。

第２図Ａはこの考案の一実施例のキャリアラックを示す
平面図、第２図Ｂは第２図Ａの■■Ｂ−■ＩＢ線での断
面図である。

図において、１はｐｎ接合が形成されたシリコン基体１
１に金属台１２がろう付けされた半導体素子、３はＡｌ
柱からなり、第３図Ａに平面図、第３図Ｂに第３図Ａの
ＩＩＩＢ−ＩＩＩＢ線で゛の断面図を示すように、上面
部に半導体素子１の金属台１２の外径に応じた内径を有
し内部に金属台１２を収容保持する凹部３１が形成され
上面部の外周に径方向に突出したつば状部３２が設けら
れ所定の外径を有する半導体素子保持台、３３は半導体
素子保持台３の直径方向に沿い、つば状部３２および半
導体素子保持台３の上面部に、凹部３１の深さおよびつ
ば状部３２の厚さより深くなるように設けられ、ピンセ
ットなどの工具を用いて、半導体素子１金属台１２の凹
部３１に対する挿入取り出しを容易にするための溝であ
る。

４はＡｌ板からなり、同一の内径を有し半導体保持台３
が挿入可能な複数個の貫通孔４１が互いに所定間隔をお
いて整列するように複数列設けられ、これらの貫通孔４
１にそれぞれ半導体素子保持台３が挿入されつば状部３
２によって載置保持される保持台載置座板である。

なお、半導体素子保持台３は、貫通孔４１の一方の側か
ら挿入されたときに半導体素子保持台３の下面が貫通孔
４１の他方の側から出るようになっている。

このようなこの実施例のキャリアラックでは、保持台載
置座板４に設けられた複数個の貫通孔４１内をこれらの
貫通孔４１内にそれぞれ挿入された半導体素子保持台３
が保持台載置座板４への挿入方向に自由に動くことがで
きるので、上述の保護膜焼成用加熱板または上述の高温
電気的特性測定用加熱板で加熱されて、保持台載置座板
４が変形するようなことがあっても、これらの加熱板に
、保持台載置座板４に載置保持された複数個の半導体素
子保持台３の下面をそれぞれ確実に接触させることがで
きる。

従って、これらの半導体素子保持台３が均一に加熱され
るので、これらの半導体素子保持台３の凹部３１内に収
容保持された半導体素子１の温度も均一になる。

また、異なる電流容量の半導体素子１の外径にそれぞれ
応じて半導体素子保持台３の凹部３１の内径を設定して
おけば、一種類の保持台載置座板４に、電流容量の異な
った半導体素子１がそれぞれ収容保持された半導体素子
保持台３を載置保持することができる。

従って、ある種の電流容量の半導体素子１の製作投入数
量が、保持台載置座板４の貫通孔４１の数量より多く、
端数が生じても、この端数の半導体素子１がそれぞれ保
持された半導体素子保持台３を保持台載置座板４の貫通
孔４１に挿入し、残余の貫通孔４１に、これとは異なる
電流容量の半導体素子が保持された半導体素子保持台を
挿入載置することができるので、作業能率に無駄が生じ
ない。

以上、説明したように、この考案の半導体素子用キャリ
アラックでは、上面部に半導体素子の外径に応じた内径
を有し内部に上記半導体素子を収容１呆持する凹部が形
成され同一の外径を有す複数個の半導体素子保持台と、
同一の内径を有し上記半導体素子保持台が挿入可能な複
数個の貫通孔が設けられ上記半導体素子保持台が上記貫
通孔の一方の側から挿入されたときに上記半導体素子保
持台の下面が上記貫通孔の他方の側から出るように上記
半導体素子保持台を載置保持する保持台載置座板とを備
えているので、上記貫通孔内に挿入された上記半導体素
子保持台が上記貫通孔内を上記保持台載置座板への挿入
方向に自由に動くことができる。

従って、上記半導体素子に熱処理を施したり、上記半導
体素子の高温での電気的特性を測定する工程において、
上記保持台載置座板が加熱板によって加熱されて変形す
るようなことがあっても、上記保持台載置座板に載置保
持された複数個の上記半導体素子保持台の上記下面をそ
れぞれ上記加熱板に確実に接触させることができるので
、上記各半導体素子保持台が均一に加熱されて、これら
の半導体素子保持台に保持された上記半導体素子の温度
も均一になる。

また、異なる電流容量の半導体素子の外径に応じてそれ
ぞれ上記半導体素子保持台の上記凹部の内径を設定して
おけば、一種類の上記保持台載置座板に、電流容量の異
なった半導体素子がそれぞれ保持された半導体素子保持
台を載置保持することができる。

従って、ある種の電流容量の半導体素子の製作投入数量
が上記保持台載置座板の上記貫通孔の数量より多く、端
数が生じても、この端数の上記半導体素子がそれぞれ保
持された上記半導体素子保持台を上記保持台載置座板の
上記貫通孔に挿入し、残余の上記貫通孔に、これとは異
なる電流容量の半導体素子が保持された半導体素子保持
台を挿入載置することができるので、無駄が生じない。

【図面の簡単な説明】

第１図Ａは従来のキャリアラックの一例を示す平面図、
第１図Ｂは第１図ＡのＩＢ−ＩＢ線で゛の断面図、第２
図Ａはこの考案の一実施例のキャリアラックを示す平面
図、第２図Ｂは第２図ＡのＩＩＢ−ＩＩＢ線での断面図
、第３図Ａは上記実施例の半導体素子保持台を示す平面
図、第３図Ｂは第３図ＡのＩＩＩＢ −ＩＩＩＢ線
での断面図である。図において、１は半導体素子、３は半導体素子保持台、
３１は凹部、３２はつば状部、４は保持台載置座板、４
１は貫通孔である。なお、図中同一符号はそれぞれ同一もしくは相当部分を
示す。

Claims

【実用新案登録請求の範囲】

金属柱からなり上面部に半導体素子の外径に応じた内径
を有し内部に上記半導体素子を収容保持する凹部が形成
されるとともに上記上面部の外周に径方向に突出したつ
ば状部が設けられ同一の外径を有する複数個の半導体素
子保持台、および金属板からなり上記半導体保持台の外
径に対応する内径を有し上記半導体素子保持台が挿入可
能な複数個の貫通孔が設けられこれらの貫通孔にそれぞ
れ上記半導体素子保持台を挿入したとき上記半導体保持
台が上記つば状部によって載置保持される保持台載置座
板を備え、上記半導体素子保持台が上記貫通孔の一方の
側から挿入されたときに上記半導体素子保持台の下面が
上記貫通孔の他方の側から出るようにしたことを特徴と
する半導体素子用キャリアラック。