JPS5923615A - スイツチドキヤパシタフイルタ - Google Patents
スイツチドキヤパシタフイルタInfo
- Publication number
- JPS5923615A JPS5923615A JP13194482A JP13194482A JPS5923615A JP S5923615 A JPS5923615 A JP S5923615A JP 13194482 A JP13194482 A JP 13194482A JP 13194482 A JP13194482 A JP 13194482A JP S5923615 A JPS5923615 A JP S5923615A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- capacitor
- switch
- operational amplifier
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はスイッチドキャパシタフィルタに関し、ｅＫ
ＭＯ日集積回路に適したスイッチドキャパシタフィルタ
に関する。
ＭＯ日集積回路に適したスイッチドキャパシタフィルタ
に関する。
従来、伝送線路に使用されるフィルタは、個別部品を使
用したＬＯフィルタから、演算増幅器ｒ使用したＲＯア
クティブフィルタへと発展してきた。そして、近年Ｑて
至っては、アクティブフィル／における抵抗米子をスイ
ッチとキャパシタとで置き模えたスイッチドキャパシタ
フィルタが使用されるようになっている。
用したＬＯフィルタから、演算増幅器ｒ使用したＲＯア
クティブフィルタへと発展してきた。そして、近年Ｑて
至っては、アクティブフィル／における抵抗米子をスイ
ッチとキャパシタとで置き模えたスイッチドキャパシタ
フィルタが使用されるようになっている。
第１図は、このようなスイッチドキャパシタフィルタ用
の積分回路の一般的構成を示すもので、２つの入力端子
間にスイッチＥ！ａ、ｓｂ’２介して容ｉｔｏが接続さ
れ、また、演算増幅器（以下オペアンプと称する）１の
出力端子と反転入力端子【ａとの間にフィードバック用
の容ｉ０でが接続さｉｔている。
の積分回路の一般的構成を示すもので、２つの入力端子
間にスイッチＥ！ａ、ｓｂ’２介して容ｉｔｏが接続さ
れ、また、演算増幅器（以下オペアンプと称する）１の
出力端子と反転入力端子【ａとの間にフィードバック用
の容ｉ０でが接続さｉｔている。
上記スイッチｓａ、ｓｂは、互いに同期して周期的にス
イッチングされる。そして、先ず、スイッチｇ。＋８ｂ
が入力端子工区又は１禦側に接続されるタイミングで入
力電圧Ｖ ｔ ｎに比例（−た電荷か容ＮＯに蓄えられ
、次に、スイッチＳａ、Ｓｂが反転でれてオペアンプ側
に接続嘔れるタイミングで、上記各すＣに蓄積された電
荷がフィードバック容ｔａ：ａｔｔｉｃ移される。これ
によって、谷川−Ｃの大きさに比例した電流が流される
。つまり、スイッチＢａお工び容量０が事実上抵抗とし
て作用することにより、人力車圧ｖＬｎを積分した出力
が得られることになる。
イッチングされる。そして、先ず、スイッチｇ。＋８ｂ
が入力端子工区又は１禦側に接続されるタイミングで入
力電圧Ｖ ｔ ｎに比例（−た電荷か容ＮＯに蓄えられ
、次に、スイッチＳａ、Ｓｂが反転でれてオペアンプ側
に接続嘔れるタイミングで、上記各すＣに蓄積された電
荷がフィードバック容ｔａ：ａｔｔｉｃ移される。これ
によって、谷川−Ｃの大きさに比例した電流が流される
。つまり、スイッチＢａお工び容量０が事実上抵抗とし
て作用することにより、人力車圧ｖＬｎを積分した出力
が得られることになる。
しかも、第１図の回路においては、スイッチｓａ、 日
すが各１０を挾んで対称的に配置さｎること釦より、ス
イッチｓ、、Ｓｂに寄生する浮遊界ＩＫＬる影響が減少
芒れると旨う利点がある。
すが各１０を挾んで対称的に配置さｎること釦より、ス
イッチｓ、、Ｓｂに寄生する浮遊界ＩＫＬる影響が減少
芒れると旨う利点がある。
つまり、スイッチｓａとＳｂがＭＯ日Ｆ］ｌＣＴに１ｐ
形Ｍ４芒れた場合、各スイッチｓａ、Ｅ’ｂにはソース
またはドレインと基板との間に、図中破線で示す工うな
浮遊容量Ｏｅが存在する。この場合においで、スイッチ
８ｂがなく、容かＣの一方の端子が接地？れでいるとす
ると、スイッチング際にスイッチ５ａｉｌ′ｉ：寄生す
る浮遊界ｋｇ Ｏｓにも■荷が蓄積場れて、それがフィ
ードバック容１１０ ｆ Ｋ移行式ｎてしまうため、浮
遊界ＲＶｃよる出力への影響が太きい。
形Ｍ４芒れた場合、各スイッチｓａ、Ｅ’ｂにはソース
またはドレインと基板との間に、図中破線で示す工うな
浮遊容量Ｏｅが存在する。この場合においで、スイッチ
８ｂがなく、容かＣの一方の端子が接地？れでいるとす
ると、スイッチング際にスイッチ５ａｉｌ′ｉ：寄生す
る浮遊界ｋｇ Ｏｓにも■荷が蓄積場れて、それがフィ
ードバック容１１０ ｆ Ｋ移行式ｎてしまうため、浮
遊界ＲＶｃよる出力への影響が太きい。
そこで、＠１図に示すように、容ＭＩＪ’を挾んでスイ
ッチ日、とＳｂｋ対称的に設けることにより、浮遊容量
０８による出力への影響をなく丁ようにしたものが提案
はれた。
ッチ日、とＳｂｋ対称的に設けることにより、浮遊容量
０８による出力への影響をなく丁ようにしたものが提案
はれた。
しかしながら、上記第１図の回路においては、スイッチ
ＳｔＬの浮遊界Ｊｆｉ、’ Ｏａは前述したように、Ｍ
Ｏ８ＦＦｉＴのソースあるいはドレインと基板との間の
寄生容量である。従って、この浮遊界Ｊｉ Ｏｅの一方
の端子には、基板に印加される＋５ｖのような電源車圧
が接続きれることになる。
ＳｔＬの浮遊界Ｊｆｉ、’ Ｏａは前述したように、Ｍ
Ｏ８ＦＦｉＴのソースあるいはドレインと基板との間の
寄生容量である。従って、この浮遊界Ｊｉ Ｏｅの一方
の端子には、基板に印加される＋５ｖのような電源車圧
が接続きれることになる。
そのため、電源電圧が変動芒ｒすると、浮遊容量Ｃ８を
弁してＩＩ４電圧の変動の影響がフィードバック容ｆｏ
ｆに伝わって、出力にノイズがのってしまう。
弁してＩＩ４電圧の変動の影響がフィードバック容ｆｏ
ｆに伝わって、出力にノイズがのってしまう。
はらに、上記各Ｊ′！ＩＣとしては、ＭＯ日集稍回路に
おいて一般に用いられるＭＯＢ容廠に変えて第２図に示
す工うな構造の容ｔ’を使用すること全提案する。つま
り、半導体基板２上に形成さｎたＰウェル領域３の上に
１ ロコスと呼ばれる埋い酸化膜（ＥｌｌＯｚ ） ４
に介して、ポリシリコン層５が設けられ、更にその上に
薄い酸化膜６ｒ介してアルミニウム層７が設けられるこ
とにより、上記ポリシリコン層５とアルミニウム層７と
の間に容量０が形成される。
おいて一般に用いられるＭＯＢ容廠に変えて第２図に示
す工うな構造の容ｔ’を使用すること全提案する。つま
り、半導体基板２上に形成さｎたＰウェル領域３の上に
１ ロコスと呼ばれる埋い酸化膜（ＥｌｌＯｚ ） ４
に介して、ポリシリコン層５が設けられ、更にその上に
薄い酸化膜６ｒ介してアルミニウム層７が設けられるこ
とにより、上記ポリシリコン層５とアルミニウム層７と
の間に容量０が形成される。
ところが、上記基板２は一５ｖのような電源車圧Ｖ。０
が印加されており、Ｐウェル飴域ａｆ′ｉｏｖのような
信号に対するグランドレベルにされる。
が印加されており、Ｐウェル飴域ａｆ′ｉｏｖのような
信号に対するグランドレベルにされる。
これによって、容Ｊ９ｙｏは基板電位（［源電圧Ｖ。。
）から一応シールドされる。しかし、上記Ｐウェル領域
３と基板２との間、およびポリシリコン層５とＰウェル
領域３との間にはそれぞれ寄生容量が存在する。したが
ってこの場合においてもこの寄生容量が基板電位（ＩＩ
源屯電圧。。）の変動の影響を受けるξ、端子間電位が
揺動されてしまうため、これらの寄生容量を弁じてアル
ミニウム層７とポリシリコン層５との間の本来の容量Ｃ
も端子間電位が揺動されてし貰う。
３と基板２との間、およびポリシリコン層５とＰウェル
領域３との間にはそれぞれ寄生容量が存在する。したが
ってこの場合においてもこの寄生容量が基板電位（ＩＩ
源屯電圧。。）の変動の影響を受けるξ、端子間電位が
揺動されてしまうため、これらの寄生容量を弁じてアル
ミニウム層７とポリシリコン層５との間の本来の容量Ｃ
も端子間電位が揺動されてし貰う。
その結果、第１図の回路に第２図に示す工うな容Ｍを用
いてもＩＩ源雑音除去比（ＰＳＲＲ）の特性が悪いとい
う欠点かのこる。
いてもＩＩ源雑音除去比（ＰＳＲＲ）の特性が悪いとい
う欠点かのこる。
そこで、この発明は、オペアンプが持つ特性音利用して
、オペアンプの非反転入力端子と接地剋位との間に、反
転入力端子に接続される容７１０およびフィードバック
容ＭＯｆと等しい容ｉｔ持つコンデンサと、スイッチ日
、と同一寸法に形成され、かつ２倍の周波数でスイッチ
ングさｔするようなスイッチを設けることにより、電源
車圧の変動による影ｌ＃ヲ、オペアンプの反転入力端子
１１０と非反転入力端子側との間で互に打ち消し合うよ
うにさせて、スイッチドキャパシタフィルタのＰＳＲＲ
特性を向上させることを目的とする。
、オペアンプの非反転入力端子と接地剋位との間に、反
転入力端子に接続される容７１０およびフィードバック
容ＭＯｆと等しい容ｉｔ持つコンデンサと、スイッチ日
、と同一寸法に形成され、かつ２倍の周波数でスイッチ
ングさｔするようなスイッチを設けることにより、電源
車圧の変動による影ｌ＃ヲ、オペアンプの反転入力端子
１１０と非反転入力端子側との間で互に打ち消し合うよ
うにさせて、スイッチドキャパシタフィルタのＰＳＲＲ
特性を向上させることを目的とする。
以下図面を用いてこの発明奮説明する。
第３図は本発明に係るスイッチドキャパシタフィルタに
用いられる積分回路の一実施例を示すものである。この
実施例では、入力端チェ」とオペアンプ１０反転入力端
子１ａとの間に、１階に制限されないが、０Ｍ０８）ラ
ンスファゲートからなるスイッチＳａＩとＳａ、 と
が直列に接続さ７１ている。また、この一対のスイッチ
Ｓａ１．８ａ！ とｉ１ト列に、入力端チェ■と信号
のグランド（Ｏｖ）との間には直列接続されたスイッチ
ｓｂｔ・Ｓｂｌ が設けられている。
用いられる積分回路の一実施例を示すものである。この
実施例では、入力端チェ」とオペアンプ１０反転入力端
子１ａとの間に、１階に制限されないが、０Ｍ０８）ラ
ンスファゲートからなるスイッチＳａＩとＳａ、 と
が直列に接続さ７１ている。また、この一対のスイッチ
Ｓａ１．８ａ！ とｉ１ト列に、入力端チェ■と信号
のグランド（Ｏｖ）との間には直列接続されたスイッチ
ｓｂｔ・Ｓｂｌ が設けられている。
そして、上記スイッチＥＴａｌとＢａ、 の接続ノード
ｎｌ と、スイッチＥ１ｂ＋とＥｌｂ、の接続ノードｎ
！との間に、第２図に示すような構造のコンデンサ０が
接続されている。また、オペアンプ１の反転入力端子１
ａと出力端子Ｏとの間にはフィードバック容＊Ｏｆが接
続されている。
ｎｌ と、スイッチＥ１ｂ＋とＥｌｂ、の接続ノードｎ
！との間に、第２図に示すような構造のコンデンサ０が
接続されている。また、オペアンプ１の反転入力端子１
ａと出力端子Ｏとの間にはフィードバック容＊Ｏｆが接
続されている。
一方、オペアンプｌの非反転入力端子１ｂとグランドと
の間には、上記スイッチ５８Ｌｌと同一構造のＭＯＢス
イッチ日。と、上す己コンデンサ０およびＯｆと同−答
菫のコンデンサａａ、Ｏｂがそれぞれ並列に接続されて
いる。上［を己スイッチＳａｌ ＝Ｓａｍ ＋ Ｓｂ＋
＋ ｓｂｌお工び［３ｃは丁べて同一寸法のＭＯＢＦ
ＥＪＴＫより形成されている。
の間には、上記スイッチ５８Ｌｌと同一構造のＭＯＢス
イッチ日。と、上す己コンデンサ０およびＯｆと同−答
菫のコンデンサａａ、Ｏｂがそれぞれ並列に接続されて
いる。上［を己スイッチＳａｌ ＝Ｓａｍ ＋ Ｓｂ＋
＋ ｓｂｌお工び［３ｃは丁べて同一寸法のＭＯＢＦ
ＥＪＴＫより形成されている。
そして、上記スイッチＳｅＬ、とｓｂｔは、各々ｐチャ
ンネルＭＯｆｉＦｌｉｉＴＩＣ制御傷号φが、ま′ｆｃ
ｎチャンネルＭＯ８ＦＥＴに逆相の制御信号φが供給さ
れることＫＪ：す、互いに同期して同じ周波数でオン、
オフされる。また、スイッチＳ１鵞とｓｂｇは、ｐチャ
ンネルＭＯＯＦｆｆｉＴに制御信号φが、またｎチャン
ネルＭＯ８ＦＥＴに制御信号φがそれぞれ供給されるこ
と釦より、スイッチＳａ、 。
ンネルＭＯｆｉＦｌｉｉＴＩＣ制御傷号φが、ま′ｆｃ
ｎチャンネルＭＯ８ＦＥＴに逆相の制御信号φが供給さ
れることＫＪ：す、互いに同期して同じ周波数でオン、
オフされる。また、スイッチＳ１鵞とｓｂｇは、ｐチャ
ンネルＭＯＯＦｆｆｉＴに制御信号φが、またｎチャン
ネルＭＯ８ＦＥＴに制御信号φがそれぞれ供給されるこ
と釦より、スイッチＳａ、 。
Ｓｂ１と相補的にオン、オフさｔＬる。一方、スイッチ
Ｓ。は、上ＨＱスイッチＳａｇ、 ５ｂｆｆの制御信号
で、スイッチＳａｌ 、 Ｅ４ｂ、の２倍の周波数でオ
ン、オフされる。
Ｓ。は、上ＨＱスイッチＳａｇ、 ５ｂｆｆの制御信号
で、スイッチＳａｌ 、 Ｅ４ｂ、の２倍の周波数でオ
ン、オフされる。
次釦上記積分回路の作用全説明する。
先ず、制御信号φ、φによって、スイッチ８８Ｉとｓｂ
ｔがオンされると、入力端子工直、工２に供給されてい
る入力信号ｖ、、ｖ、の差電圧に比例する電荷か、コン
デンサＯＫ蓄積される。次に、スイッチＳａ１． ＥＪ
ｂ（がオフさ〕１て、スイッチＳａ！と８ｂｌ がメン
されると、コンデンサＣの一方の端子は、スイッチＥＢ
、＊に弁してオペアンプｌの反転入力端子１ａに゛接続
さｉｌ、また、他方の端子はスィッチＳｂｍｍづｒして
グランド圧接続さ１１．る。
ｔがオンされると、入力端子工直、工２に供給されてい
る入力信号ｖ、、ｖ、の差電圧に比例する電荷か、コン
デンサＯＫ蓄積される。次に、スイッチＳａ１． ＥＪ
ｂ（がオフさ〕１て、スイッチＳａ！と８ｂｌ がメン
されると、コンデンサＣの一方の端子は、スイッチＥＢ
、＊に弁してオペアンプｌの反転入力端子１ａに゛接続
さｉｌ、また、他方の端子はスィッチＳｂｍｍづｒして
グランド圧接続さ１１．る。
一方、その間に、スイッチＳ。はスィッチ８ａ＊ト同時
に先ブ°オン状態にされ、非反転入力端子ｔｂがグラン
ド（Ｏｖ）に接続される。そのため、回路は第４図Ｉｌ
ｌ Ｋボアような回路と等価的な状態にされる。こｔｔ
ｌｃよって、オペアンプ１の反転入力端子１ａと非反転
入力端子１ｂとの間が仮想接地状態にされる。
に先ブ°オン状態にされ、非反転入力端子ｔｂがグラン
ド（Ｏｖ）に接続される。そのため、回路は第４図Ｉｌ
ｌ Ｋボアような回路と等価的な状態にされる。こｔｔ
ｌｃよって、オペアンプ１の反転入力端子１ａと非反転
入力端子１ｂとの間が仮想接地状態にされる。
その結ダ、コンデンサＣの両端子間の′ＮＩ庄差がはＩ
ＹＯＶにさノ１、コンデンサＣに蓄積さ！ｔていた電荷
Ｑがフィードバック容量Ｏｆに移行されて、オペアンプ
１からは入力電圧Ｖ １ 、 Ｖ ２の差に比例した
積分出力が得られる。
ＹＯＶにさノ１、コンデンサＣに蓄積さ！ｔていた電荷
Ｑがフィードバック容量Ｏｆに移行されて、オペアンプ
１からは入力電圧Ｖ １ 、 Ｖ ２の差に比例した
積分出力が得られる。
また、上記スイッチ日。は、スイッチＳａｔとｓｂｌが
オンされている時間の中間のタイミングで、オン状態か
らオフ状態へ変化させらｎる。しか（〜で、スイッチ５
ａ２−８ｂ鵞 のオン状態の前半でスイッチＳ。にエリ
コンデンサＯａｔ Ｏｂのノード０３側の＼Ｌ位はグラ
ンドレベルされて、スイッチｓａ、 ｌ ｓｂｇ のオ
ン状態の後半もスイッチＳｃがオフされることに工りほ
ぼグランドレベルにＮｉされる。
オンされている時間の中間のタイミングで、オン状態か
らオフ状態へ変化させらｎる。しか（〜で、スイッチ５
ａ２−８ｂ鵞 のオン状態の前半でスイッチＳ。にエリ
コンデンサＯａｔ Ｏｂのノード０３側の＼Ｌ位はグラ
ンドレベルされて、スイッチｓａ、 ｌ ｓｂｇ のオ
ン状態の後半もスイッチＳｃがオフされることに工りほ
ぼグランドレベルにＮｉされる。
従って、スイッチＳａ１オン状態の後半でコンデンサ０
１ｊ−介して反転入力端子１ａに入って来る他回路から
の電圧変動が、コンデンサＣａをブｒして非反転入力端
子１ｂにも入って来る定め、仄に述べるように加Ｎ器の
原理によって両方の電圧変動がキャンセルされ、オペア
ンプからは重圧変動に影響されな１ｎｉＥ確な積分出力
が得ら）する工うになる。
１ｊ−介して反転入力端子１ａに入って来る他回路から
の電圧変動が、コンデンサＣａをブｒして非反転入力端
子１ｂにも入って来る定め、仄に述べるように加Ｎ器の
原理によって両方の電圧変動がキャンセルされ、オペア
ンプからは重圧変動に影響されな１ｎｉＥ確な積分出力
が得ら）する工うになる。
つまり、上記積分回路は、スイッチ８ａ１，８ｂ！がオ
ン、Ｓｏがオフされた状態では、第４図０）１に示す↓
うな回路と等価的な状態にさｔｌ、一種のアナログ加算
器として動作さｌ、る。
ン、Ｓｏがオフされた状態では、第４図０）１に示す↓
うな回路と等価的な状態にさｔｌ、一種のアナログ加算
器として動作さｌ、る。
しかして、第５図に示す工うな加η、器においては、出
力Ｖｏが、次式で表わさ！しる。
力Ｖｏが、次式で表わさ！しる。
四 Ｏｌ ｏ３
こＣで、Ｙ＝Ｏ，−）ａｔ 、 Ｙ’＝（Ｊ、十〇、
である。ところが、上配実・流側の回路で１よ、Ｑ、＝
Ｑ！（＝Ｏ） 、ｊた０ｏ＝Ｏｔ （＝Ｏｆ ）とさ
ノｔているため、Ｙ＝Ｙ′となる。従って、上式ｔ、ｔ
、ｏ、 Ｏｌ ０３ ここで、コンデンサ０１）の一方の端子はグランドに接
続されているので、ｖ３＝０とみな丁ことができる。
である。ところが、上配実・流側の回路で１よ、Ｑ、＝
Ｑ！（＝Ｏ） 、ｊた０ｏ＝Ｏｔ （＝Ｏｆ ）とさ
ノｔているため、Ｙ＝Ｙ′となる。従って、上式ｔ、ｔ
、ｏ、 Ｏｌ ０３ ここで、コンデンサ０１）の一方の端子はグランドに接
続されているので、ｖ３＝０とみな丁ことができる。
■、＝ｖ、のとき、出力Ｖｏはゼロとなる。
従って、第３図の回路は、コンデンサ０と０ＦＬを介し
て他の回路等から入って来るスイッチングノイズのよう
な電圧変動に対して、オペアンプの反転入力端子ｌａ側
と、非反転入力端子ｌｂ側とでこｔｔ會相殺させること
ができ、出力への影響をなく丁ことができる。
て他の回路等から入って来るスイッチングノイズのよう
な電圧変動に対して、オペアンプの反転入力端子ｌａ側
と、非反転入力端子ｌｂ側とでこｔｔ會相殺させること
ができ、出力への影響をなく丁ことができる。
そこで、上記積分回路の後段に、スイッチＳａｔと８ｂ
ｍがオンされて、スイッチＳ。がオフされてｂる状態で
のオペアンプ１の出力を取り出丁ような回路金膜けるこ
とによって、ノイズに強いフィルタを構成することが可
能となる。
ｍがオンされて、スイッチＳ。がオフされてｂる状態で
のオペアンプ１の出力を取り出丁ような回路金膜けるこ
とによって、ノイズに強いフィルタを構成することが可
能となる。
しかも、上記実施例の回路においては、オペアンプの反
転入力端子１ａに接続されて囚るスイッチＳａ雪と同一
寸法のスイッチＳｃが、ブたコンデンサａ 、Ｏｆと等
しい容１のコンデンサＣａ、ａｂがそれぞれ非反転入力
端子１ｂに接続さノ１．ている。
転入力端子１ａに接続されて囚るスイッチＳａ雪と同一
寸法のスイッチＳｃが、ブたコンデンサａ 、Ｏｆと等
しい容１のコンデンサＣａ、ａｂがそれぞれ非反転入力
端子１ｂに接続さノ１．ている。
そのため、スイッチＳａ１お工びコンデンサＯ，ＯｆＫ
寄生する浮遊容鎗を弁−して反転入力端子１ａに入って
来る電源電圧の変動によるノイズが、スイッチＳ。およ
びコンデンサＣａｌ０ｂに寄生する浮遊容ｊｔ’ｔ−弁
じて非反転入力端子１ｂにも入って来るようなる。その
結果、オペアンプの持つ同相成分除去特性によって、出
力には、１区源電圧の変動に伴うノイズの影響がほとん
ど衣われなくなるという利点がある。
寄生する浮遊容鎗を弁−して反転入力端子１ａに入って
来る電源電圧の変動によるノイズが、スイッチＳ。およ
びコンデンサＣａｌ０ｂに寄生する浮遊容ｊｔ’ｔ−弁
じて非反転入力端子１ｂにも入って来るようなる。その
結果、オペアンプの持つ同相成分除去特性によって、出
力には、１区源電圧の変動に伴うノイズの影響がほとん
ど衣われなくなるという利点がある。
以上説明したようにこの発明は、オペアンプの反転入力
端子に接続さｎているスイッチ、コンデンサ、フィード
バック容量と同一のスイッチおよびコンデンサが、オペ
アンプの非反転入力端子に接続されているので、上記ス
イッチやコンデンサを弁して反転入力端子と非反転入力
端子に人って来る１圧変動の影響が互いにＩＪち消し合
うようにされる。そのため、スイッチドキャパシタフィ
ルタの電源雑音除去比（ＰＥＩＲＲ）の特性が向上され
るという効果がある。
端子に接続さｎているスイッチ、コンデンサ、フィード
バック容量と同一のスイッチおよびコンデンサが、オペ
アンプの非反転入力端子に接続されているので、上記ス
イッチやコンデンサを弁して反転入力端子と非反転入力
端子に人って来る１圧変動の影響が互いにＩＪち消し合
うようにされる。そのため、スイッチドキャパシタフィ
ルタの電源雑音除去比（ＰＥＩＲＲ）の特性が向上され
るという効果がある。
第１図は従来のスイッチドキャパシタフィルタ罠用いら
れる積分器の一例を示す回路図、第２図はＭＯ８集積回
路におけるコンデンサの構造を示す断面説明図、 第３図は本発明に係るスイッチドキャパシタフィルタに
用いられる積分回路の一実施例奮示す回路図、 第４図はその特定状態を示す等測的な回路図、第５図は
オペアンプを用いた加算器の原理を示す回路図である。 １・・・オペアンプ、１ａ・・・第１入力端子（反転入
力端子）、■ｂ・・・第２入力端子（非反転入力端子）
、ｓ、、 ｌ ｓ、、 ｌ ８ｂｌ ｌ Ｂｂ２ ＋日
。・・・スイッチ、Ｃ・・・コンデンサ、Ｃｆ・・・フ
ィードバック容量。 代理人 弁理士 薄 １）利 幸 第 １ 図 （Ｉ
れる積分器の一例を示す回路図、第２図はＭＯ８集積回
路におけるコンデンサの構造を示す断面説明図、 第３図は本発明に係るスイッチドキャパシタフィルタに
用いられる積分回路の一実施例奮示す回路図、 第４図はその特定状態を示す等測的な回路図、第５図は
オペアンプを用いた加算器の原理を示す回路図である。 １・・・オペアンプ、１ａ・・・第１入力端子（反転入
力端子）、■ｂ・・・第２入力端子（非反転入力端子）
、ｓ、、 ｌ ｓ、、 ｌ ８ｂｌ ｌ Ｂｂ２ ＋日
。・・・スイッチ、Ｃ・・・コンデンサ、Ｃｆ・・・フ
ィードバック容量。 代理人 弁理士 薄 １）利 幸 第 １ 図 （Ｉ
Claims (1)
- 演算増幅器と、この演算増幅器の第１の入力端子に接続
されたスイッチと、このスイッチにニジ入力端子又は上
記演算増幅器の第１入力端子に交互に接続されるコンデ
ンサと、上記演算増幅器の出力端子と上記第１入力端子
との間に接続されたフィードバック容量とを備え几スイ
ッチドキャパシタフィルタであって、上記演算増幅器の
第２の入力端子には、上記スイッチと同一寸法のスイッ
チと、上記コンデンサお工びフィードバック容Ｉと等し
い容量のコンデンサが接続されてなることを特徴とする
スイッチドキャパシタフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13194482A JPS5923615A (ja) | 1982-07-30 | 1982-07-30 | スイツチドキヤパシタフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13194482A JPS5923615A (ja) | 1982-07-30 | 1982-07-30 | スイツチドキヤパシタフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5923615A true JPS5923615A (ja) | 1984-02-07 |
| JPH0316804B2 JPH0316804B2 (ja) | 1991-03-06 |
Family
ID=15069856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13194482A Granted JPS5923615A (ja) | 1982-07-30 | 1982-07-30 | スイツチドキヤパシタフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5923615A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193680U (ja) * | 1985-05-27 | 1986-12-02 | ||
| JPH04286415A (ja) * | 1991-03-15 | 1992-10-12 | Nec Corp | スイッチトキャパシタフィルタ |
| JPH06334483A (ja) * | 1993-05-21 | 1994-12-02 | Matsushita Electric Ind Co Ltd | スイッチトキャパシタサンプルホールド回路 |
-
1982
- 1982-07-30 JP JP13194482A patent/JPS5923615A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193680U (ja) * | 1985-05-27 | 1986-12-02 | ||
| JPH04286415A (ja) * | 1991-03-15 | 1992-10-12 | Nec Corp | スイッチトキャパシタフィルタ |
| JPH06334483A (ja) * | 1993-05-21 | 1994-12-02 | Matsushita Electric Ind Co Ltd | スイッチトキャパシタサンプルホールド回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0316804B2 (ja) | 1991-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100655258B1 (ko) | 용량 검출 회로 및 용량 검출 방법 | |
| US5349303A (en) | Electrical charge transfer apparatus | |
| US10277180B2 (en) | Dual port transimpedance amplifier with separate feedback | |
| US4894620A (en) | Switched-capacitor circuit with large time constant | |
| US7532016B2 (en) | Electronic interface circuit for a capacitive sensor for measuring a physical parameter, and method for activating the electronic circuit | |
| US7482845B2 (en) | Output buffer circuit | |
| US6316948B1 (en) | Charge balance network with floating ground capacitive sensing | |
| US7518428B2 (en) | Phase compensation circuit and power circuit having same | |
| US4682102A (en) | Solid state watthour meter with switched-capacitor integration | |
| CN113922776A (zh) | 一种基于开关电容式共模反馈电荷放大器的c/v转换电路 | |
| JPS5923615A (ja) | スイツチドキヤパシタフイルタ | |
| JPH01204518A (ja) | スイッチトキャパシタ回路網 | |
| JPH0429246B2 (ja) | ||
| US4559498A (en) | Symmetrical integrator and application of said integrator to an electric filter | |
| US3435317A (en) | Differential output circuit for capacitive pickoffs and the like | |
| US4387345A (en) | Precision gain AC coupled operational amplifier | |
| JPS6340495B2 (ja) | ||
| JPS61213723A (ja) | 物理量検出回路 | |
| JPS59198361A (ja) | 信号入力装置 | |
| JPS5821502A (ja) | 静電容量式変位検出回路 | |
| EP1399792A1 (en) | Self-bootstrapping transducer interface | |
| JP2004007529A (ja) | スイッチトキャパシタフィルタ回路およびその製造方法 | |
| Maheshwari | 2-T and 1-C Structure as Simple Phase Shifter Circuit | |
| JPH01319322A (ja) | レベルシフト回路 | |
| JP2007258757A (ja) | 半導体装置 |