JPS59224569A - デイジタル速度検出装置 - Google Patents
デイジタル速度検出装置Info
- Publication number
- JPS59224569A JPS59224569A JP9977583A JP9977583A JPS59224569A JP S59224569 A JPS59224569 A JP S59224569A JP 9977583 A JP9977583 A JP 9977583A JP 9977583 A JP9977583 A JP 9977583A JP S59224569 A JPS59224569 A JP S59224569A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- phase
- circuit
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P13/00—Indicating or recording presence, absence, or direction, of movement
- G01P13/02—Indicating direction only, e.g. by weather vane
- G01P13/04—Indicating positive or negative direction of a linear movement or clockwise or anti-clockwise direction of a rotational movement
- G01P13/045—Indicating positive or negative direction of a linear movement or clockwise or anti-clockwise direction of a rotational movement with speed indication
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Linear Or Angular Velocity Measurement And Their Indicating Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は回転機の速度を軸端直結の２相インクリメン
タルロータリーエンコーダで検出し速度信号とするディ
ジタル速度検出装置に関するものである。
タルロータリーエンコーダで検出し速度信号とするディ
ジタル速度検出装置に関するものである。
従来、この種のディジタル速度検出装置として第１図に
示すものがあった。第２図は第１図の要部の波形図であ
る。第１図において１Ｆ′ｉロータリーエンコーダ（図
示していない）の出力信号を入力とし回転体の回転方向
を判別する回転方向判別回路、２は発信回路でクロック
信号Ｃを発生する。
示すものがあった。第２図は第１図の要部の波形図であ
る。第１図において１Ｆ′ｉロータリーエンコーダ（図
示していない）の出力信号を入力とし回転体の回転方向
を判別する回転方向判別回路、２は発信回路でクロック
信号Ｃを発生する。
３はタイミング回路でロータリエンコーダからのＡ信号
とクロック信号Ｃとを入力として出力信号Ｍを発生する
。４はラッチ及びリセットパルス発生回路で信号Ｍとク
ロック信号Ｃとによって信号Ｒな発生する。’Ｆ７ｔ５
は速度検出パルスカウンタで信号Ｒのパルス期間Ｔｓ内
のパルス信号Ｍを計数する。Ｔは第１バツフア回路、８
は第２バツクア回路である。
とクロック信号Ｃとを入力として出力信号Ｍを発生する
。４はラッチ及びリセットパルス発生回路で信号Ｍとク
ロック信号Ｃとによって信号Ｒな発生する。’Ｆ７ｔ５
は速度検出パルスカウンタで信号Ｒのパルス期間Ｔｓ内
のパルス信号Ｍを計数する。Ｔは第１バツフア回路、８
は第２バツクア回路である。
仄に第１図に示す従来回路の動作を第２図に示した要部
の波形図を参照して説明する。回転方向判別回路１０入
力端子Ａ、ＢＫは第２図に示すようなロータリーエンコ
ーダによって検出された２相波形が入力される。回転方
向判別回路１からの出力信号は前記２相波な受けると回
転体の回転方向によって１１１又はｌｏｇの２値化され
た出方信会りを出力する。また１発信回路２のクロック
信号Ｃと前記ロータリーエンコーダの出方Ａ信号とを入
力信号とするタイミング回路３は前記Ａ信号の立上りで
発生したパルスがクロック信号Ｃのパルス発生タイミン
グと一致した時に信号Ｍが出方さｎる。そこで、前記Ｍ
信号とクロック信号Ｃを受けたランチ及びリセットパル
ス発生回路４からは信号Ｒが図示の如く出力され信号Ｒ
の発生周期をＴｓとすると速度検出パルスカウンヌ・５
ではＴｓ期間内の信号Ｍを計数して信号Ｐを出方し、信
号Ｒの立下りでリセットされる。クロックパルスカウン
タ６は同期区間Ｔｓ内のクロック信号Ｃを計数して信号
Ｎを出力し信号Ｒの立下りでリセットされる。前記クロ
ックパルスカウンタ６の出力信とクロック信号Ｃの両信
号を入力とするラッチ及びリセットパルス発生回路４に
１１１又は１０１のリセット信号を伝達し前記信号Ｎｄ
ＩＪＺ’ｌ’であれば信号Ｍに同期した信号Ｒを出方す
る。但し、信号Ｎｄのパルス幅はクロックパルスカウン
タ６の出力信号のうち既設定計数値ｎで出方されるパル
ス信号で与えられる。ラッチ及びバッファ機能で構成さ
れる第１及び第２バッファ回路Ｔ及び８は信号Ｐ、Ｄ及
びＮを信号Ｒの立上りで２ツチし夫々の出力に１１又は
１Ｌ１のディジタル速度信号を出力する。
の波形図を参照して説明する。回転方向判別回路１０入
力端子Ａ、ＢＫは第２図に示すようなロータリーエンコ
ーダによって検出された２相波形が入力される。回転方
向判別回路１からの出力信号は前記２相波な受けると回
転体の回転方向によって１１１又はｌｏｇの２値化され
た出方信会りを出力する。また１発信回路２のクロック
信号Ｃと前記ロータリーエンコーダの出方Ａ信号とを入
力信号とするタイミング回路３は前記Ａ信号の立上りで
発生したパルスがクロック信号Ｃのパルス発生タイミン
グと一致した時に信号Ｍが出方さｎる。そこで、前記Ｍ
信号とクロック信号Ｃを受けたランチ及びリセットパル
ス発生回路４からは信号Ｒが図示の如く出力され信号Ｒ
の発生周期をＴｓとすると速度検出パルスカウンヌ・５
ではＴｓ期間内の信号Ｍを計数して信号Ｐを出方し、信
号Ｒの立下りでリセットされる。クロックパルスカウン
タ６は同期区間Ｔｓ内のクロック信号Ｃを計数して信号
Ｎを出力し信号Ｒの立下りでリセットされる。前記クロ
ックパルスカウンタ６の出力信とクロック信号Ｃの両信
号を入力とするラッチ及びリセットパルス発生回路４に
１１１又は１０１のリセット信号を伝達し前記信号Ｎｄ
ＩＪＺ’ｌ’であれば信号Ｍに同期した信号Ｒを出方す
る。但し、信号Ｎｄのパルス幅はクロックパルスカウン
タ６の出力信号のうち既設定計数値ｎで出方されるパル
ス信号で与えられる。ラッチ及びバッファ機能で構成さ
れる第１及び第２バッファ回路Ｔ及び８は信号Ｐ、Ｄ及
びＮを信号Ｒの立上りで２ツチし夫々の出力に１１又は
１Ｌ１のディジタル速度信号を出力する。
上記速度検出方式では信号Ｎがクロックパルスカウンタ
６の出力信号レベルｎに到達後（Ｎ ｄ カ１１１にな
った後）の信号Ｍと信号Ｒが同期しているため信号Ｒの
パルス間隔Ｔ８の期間中に信号ＮにはＮ８（スレッショ
ルドレベルｎに対し、ｎくのパルス数ンがカウントされ
信号ＰＫは信号Ｍと信号Ｒの同期区間中にＰｓ（Ｈ≦時
の速度検出パルスカウンタ５の出カ信号ンがカウントさ
れる。
６の出力信号レベルｎに到達後（Ｎ ｄ カ１１１にな
った後）の信号Ｍと信号Ｒが同期しているため信号Ｒの
パルス間隔Ｔ８の期間中に信号ＮにはＮ８（スレッショ
ルドレベルｎに対し、ｎくのパルス数ンがカウントされ
信号ＰＫは信号Ｍと信号Ｒの同期区間中にＰｓ（Ｈ≦時
の速度検出パルスカウンタ５の出カ信号ンがカウントさ
れる。
この場合の回転体速度Ｓの演算結果Ｓｆはで示される。
上記の演算は第１及び第２バッファ回路Ｔ及び８の出力
信号＠ＨＩ及び１Ｌ１の信号を読み込んで第１図以外の
回路で行われる。すなわち。
信号＠ＨＩ及び１Ｌ１の信号を読み込んで第１図以外の
回路で行われる。すなわち。
第３図の如く速度Ｓがａ点で正転刀１ら逆転に変ると信
号りは５点において１１１力１ら１０１に切り替わりそ
の後の制御データは逆転として処理されるが信号Ｒのパ
ルス期間中に途中で信号りが切り替った時のＴｇｄの期
間は本来のエンコーダにエリ検出した速度でないことが
明らかでありこのＴｓｓｄ期間中の信号ＮａｄＫｊり演
算された速度Ｓｆｄは５ｆｄ＝５ｄ Ｋ−Ｈ−となり正常な速度検出データではない。
号りは５点において１１１力１ら１０１に切り替わりそ
の後の制御データは逆転として処理されるが信号Ｒのパ
ルス期間中に途中で信号りが切り替った時のＴｇｄの期
間は本来のエンコーダにエリ検出した速度でないことが
明らかでありこのＴｓｓｄ期間中の信号ＮａｄＫｊり演
算された速度Ｓｆｄは５ｆｄ＝５ｄ Ｋ−Ｈ−となり正常な速度検出データではない。
従来の速度検出方式は以上の↓うに構成されているので
回転機の回転方向が正転刀）ら逆転に切替わる時点で異
常なデータとなり制御上問題となることがあった。
回転機の回転方向が正転刀）ら逆転に切替わる時点で異
常なデータとなり制御上問題となることがあった。
この発ｇＡは上記のような従来のものの欠点を除去する
ためＫなされたもので、上述の回転方向反転時の異常デ
ータの前後の制御データが正常圧検出されていることに
着目し１回転体が正転刀）ら逆転に切替った場合にも回
転数変化に比例した速度検出データが確実に得られるデ
ィジタル速度検出装置を提供することを目的としている
。
ためＫなされたもので、上述の回転方向反転時の異常デ
ータの前後の制御データが正常圧検出されていることに
着目し１回転体が正転刀）ら逆転に切替った場合にも回
転数変化に比例した速度検出データが確実に得られるデ
ィジタル速度検出装置を提供することを目的としている
。
以下、この発明の一実施例を図について説明する。図中
、第１図ないし第３図と同一の部分は同一の符号をもっ
て図示した第４図及び第５図において、４ａはラッチ及
びリセットパルス発生回路で信号Ｎｄ、Ｃ，Ｍの各信号
を入力とし信号Ｎｄが１１１のとき信号Ｍに同期して発
生する信号Ｒａ及び前記信号Ｒａかられずか罠遅延して
発生する信号Ｒｆｔ発生する。９は信号り及びＲａを入
力信号とし前記信号りが１１１から１０１．又は１０１
から１１１に変化した後、信号Ｒａが入力されると１個
だけ信号Ｒａに同期したパルスを出力信号Ｒｈに出力す
る速度検出パルスカウンタリセット回路。
、第１図ないし第３図と同一の部分は同一の符号をもっ
て図示した第４図及び第５図において、４ａはラッチ及
びリセットパルス発生回路で信号Ｎｄ、Ｃ，Ｍの各信号
を入力とし信号Ｎｄが１１１のとき信号Ｍに同期して発
生する信号Ｒａ及び前記信号Ｒａかられずか罠遅延して
発生する信号Ｒｆｔ発生する。９は信号り及びＲａを入
力信号とし前記信号りが１１１から１０１．又は１０１
から１１１に変化した後、信号Ｒａが入力されると１個
だけ信号Ｒａに同期したパルスを出力信号Ｒｈに出力す
る速度検出パルスカウンタリセット回路。
５ａは信号Ｒのパルス信号期間Ｔ８内の信号Ｍをカウン
トする速度検出パルスカウンタで信号Ｍのカウント値は
４５号Ｐに出力さｆｌ、信号Ｒの立下りでリセットされ
る他に、信号Ｒｂのパルス信号が入力されると出力信号
Ｐがリセットさｎる機能が優先して作動する。
トする速度検出パルスカウンタで信号Ｍのカウント値は
４５号Ｐに出力さｆｌ、信号Ｒの立下りでリセットされ
る他に、信号Ｒｂのパルス信号が入力されると出力信号
Ｐがリセットさｎる機能が優先して作動する。
仄に本発明の動作を第４図及び１第５図を参照し回転体
の回転力向が変化した場合を例に説明する。
の回転力向が変化した場合を例に説明する。
１ず、第５図は第３図と同一時点での第４図の回路動作
を示したものでＴｓｄ期間内のｂＡ［て信゛号りが１１
ｍ 、ｒ、）ら＠ｏ＠ｖｃ変化した時、前記Ｔｓ ｄ’
期間の終りのタイミングで信号Ｒｂを発生させ速度検出
パルスカウンタ５ａが信号Ｍのパルスをカウントし信号
ｐＶｃ’ｉ”を出力すべきところを信号Ｒｈでリセット
し、信号Ｐは１０１となる。従って信号Ｒｈ発生後、仄
の信号Ｒａ発生１での間では検出ｓｄ さｌｒＬり速度Ｓｆｄは５ｆｄ＝に一＝０ （但し。
を示したものでＴｓｄ期間内のｂＡ［て信゛号りが１１
ｍ 、ｒ、）ら＠ｏ＠ｖｃ変化した時、前記Ｔｓ ｄ’
期間の終りのタイミングで信号Ｒｂを発生させ速度検出
パルスカウンタ５ａが信号Ｍのパルスをカウントし信号
ｐＶｃ’ｉ”を出力すべきところを信号Ｒｈでリセット
し、信号Ｐは１０１となる。従って信号Ｒｈ発生後、仄
の信号Ｒａ発生１での間では検出ｓｄ さｌｒＬり速度Ｓｆｄは５ｆｄ＝に一＝０ （但し。
５ｄ
Ｐｓｄ＝Ｏ）
となり、切り替り時点においては常にＩ□ｌが検出され
る。
る。
従って、上記検出期間Ｔｓｄの一つ手前の期間では正転
、一つ後の期間では逆転を検出しており該当期間では、
実際の速度は前後の値より１０１に近い正転又は逆転の
値になっていると予想さｒ、ロータリエンコーダを使用
した場合の通常いわれている低速検出の限界を考慮する
と、切替え点での速度を“０１と近似することはきわめ
て妥当であると云える。
、一つ後の期間では逆転を検出しており該当期間では、
実際の速度は前後の値より１０１に近い正転又は逆転の
値になっていると予想さｒ、ロータリエンコーダを使用
した場合の通常いわれている低速検出の限界を考慮する
と、切替え点での速度を“０１と近似することはきわめ
て妥当であると云える。
以上のようにこの発明に工れば、ロータリーエンコーダ
を利用した回転体の速度検出方式での正。
を利用した回転体の速度検出方式での正。
逆転時の切替え点で回転方向検出信号をＩＩ□ ｌに一
旦強制的にリセットする回路構成としたので、速度検出
信号として回転時は勿論１回転方向切替時を問わず実際
の速度に極めて近似の値が確実に得られる優れた効果が
ある。
旦強制的にリセットする回路構成としたので、速度検出
信号として回転時は勿論１回転方向切替時を問わず実際
の速度に極めて近似の値が確実に得られる優れた効果が
ある。
第１図は、従来のディジタル速度検出装置の一例を示す
ブロック構成図、第２図及び第３図は第１図の要部の信
号波形図、第４図は本発明の一実施例を示すディジタル
速度検出装置のブロック構成図、第５図は第４図の要部
の信号波形図である。 １・・・回転方向判別回路、２・・・発信回路、３・・
・タイミング回路−４＃４ＪＬ・・・ランチ及びリセッ
トパルス発生回路、５＋５ａ・・・速度検出ノ（ルスカ
ウンタ、６・・・クロックパルスカウンタ、Ｔ・・・第
１）く７７７回路、８・・・第２バクフア回路、９・・
・速度検出パルスカウンタリセット回路。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図 Ｒ」−一一興一一−１− ｓ 第３図 ｓｄ 第４図 第５図 ノ Ｐ − ｓｄ
ブロック構成図、第２図及び第３図は第１図の要部の信
号波形図、第４図は本発明の一実施例を示すディジタル
速度検出装置のブロック構成図、第５図は第４図の要部
の信号波形図である。 １・・・回転方向判別回路、２・・・発信回路、３・・
・タイミング回路−４＃４ＪＬ・・・ランチ及びリセッ
トパルス発生回路、５＋５ａ・・・速度検出ノ（ルスカ
ウンタ、６・・・クロックパルスカウンタ、Ｔ・・・第
１）く７７７回路、８・・・第２バクフア回路、９・・
・速度検出パルスカウンタリセット回路。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図 Ｒ」−一一興一一−１− ｓ 第３図 ｓｄ 第４図 第５図 ノ Ｐ − ｓｄ
Claims (1)
- 回転体の回転数を位イ目差９０°の２相、ノ（ルス信号
として発生するロータリーエンコーダと、前記ロータリ
ーエンコーダの２相）くルス信号にエリ回転方向を判別
する回転方向判別回路と、前記２相パルス信号の内１相
のパルス信号をカウントするタイミング回路と、前記タ
イミング回路の化カッくルス間隔を計測するランチ及び
リセットノくルス発生回路と、前記ロータリーエンコー
ダの２相ノ（ルス信号エリ回転体速度を算出するディジ
タル速度検出装置において、前記ロータリーエンコータ
゛７：Ｉ）ら出力される２相パルス信号の１相のノくル
ス発生期間中に前記回転方向判別回路の判別信号が反転
した場合、前記パルス発生期間中の回転速度切替わり信
号を速度検出パルスカウンタリセット回路に伝透し速度
検出パルスカウンタを強制的に帰零することを特徴とす
るディジタル速度検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9977583A JPS59224569A (ja) | 1983-06-02 | 1983-06-02 | デイジタル速度検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9977583A JPS59224569A (ja) | 1983-06-02 | 1983-06-02 | デイジタル速度検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59224569A true JPS59224569A (ja) | 1984-12-17 |
| JPH0412429B2 JPH0412429B2 (ja) | 1992-03-04 |
Family
ID=14256327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9977583A Granted JPS59224569A (ja) | 1983-06-02 | 1983-06-02 | デイジタル速度検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59224569A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61158343A (ja) * | 1984-12-29 | 1986-07-18 | Konishiroku Photo Ind Co Ltd | 自動両面複写装置 |
| EP1193151A2 (en) * | 2000-09-29 | 2002-04-03 | Toyota Jidosha Kabushiki Kaisha | Apparatus for detecting rotational state of wheel |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482256A (en) * | 1977-12-14 | 1979-06-30 | Matsushita Electric Ind Co Ltd | Counter circuit |
-
1983
- 1983-06-02 JP JP9977583A patent/JPS59224569A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482256A (en) * | 1977-12-14 | 1979-06-30 | Matsushita Electric Ind Co Ltd | Counter circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61158343A (ja) * | 1984-12-29 | 1986-07-18 | Konishiroku Photo Ind Co Ltd | 自動両面複写装置 |
| EP1193151A2 (en) * | 2000-09-29 | 2002-04-03 | Toyota Jidosha Kabushiki Kaisha | Apparatus for detecting rotational state of wheel |
| EP1193151A3 (en) * | 2000-09-29 | 2002-08-28 | Toyota Jidosha Kabushiki Kaisha | Apparatus for detecting rotational state of wheel |
| US6747553B2 (en) | 2000-09-29 | 2004-06-08 | Toyota Jidosha Kabushiki Kaisha | Apparatus for detecting rotational state of wheel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0412429B2 (ja) | 1992-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0096854B1 (en) | Framing system | |
| US4926072A (en) | Noise elimination circuit | |
| US4442532A (en) | Encoder output pulse detection using two stage shift register and clock oscillator | |
| US4555667A (en) | Synchronous digital QPSK demodulator with carrier error correction | |
| GB1212213A (en) | Improvements in or relating to clock synchronising circuits | |
| JPS59224569A (ja) | デイジタル速度検出装置 | |
| US4439729A (en) | Evaluation circuit for a digital tachometer | |
| US5038351A (en) | Coded mark inversion block synchronization circuit | |
| US6246343B1 (en) | Increment encoder failure detection | |
| US4785251A (en) | Digital frequency and phase comparator | |
| US5185563A (en) | Error detecting unit for a rotational detector | |
| EP0065998A1 (en) | Pulse detection circuit | |
| JP2903736B2 (ja) | パルスジェネレータの断線検出回路 | |
| US3942125A (en) | Digital repetition rate check circuit | |
| JPS61189460A (ja) | 速度検出器の故障検出方法 | |
| JPS63140914A (ja) | 位置および角度検出装置 | |
| JPH0539456Y2 (ja) | ||
| SU993465A1 (ru) | Селектор импульсов | |
| JP3195801B2 (ja) | ディジタルカウンタ装置 | |
| JPH0738630B2 (ja) | デジタルパターンデコーダおよびデコード方法 | |
| JP2534686B2 (ja) | 位相判別処理回路 | |
| JPS60154167A (ja) | 回転方向判別方法 | |
| KR100207652B1 (ko) | 광 전송장치의 타임슬롯신호 에러검출기 | |
| JPH01194709A (ja) | 位相判別回路 | |
| JPS61207967A (ja) | 電動機の速度制御装置 |