JPS59222929A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS59222929A JPS59222929A JP58098387A JP9838783A JPS59222929A JP S59222929 A JPS59222929 A JP S59222929A JP 58098387 A JP58098387 A JP 58098387A JP 9838783 A JP9838783 A JP 9838783A JP S59222929 A JPS59222929 A JP S59222929A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- charged particles
- resist
- pattern
- particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Analytical Chemistry (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はレジスト材の露光、現像工程をともなうパター
ン形成方法に関するものである。
ン形成方法に関するものである。
従来例の構成とその問題点
半導体素子の微細化にともない、最近、電子ビーム露光
やイオンビーム露光などの開発、実用化が進められてい
る。その場合、光を用いる場合と異なり１電子やイオン
などによる半導体基板の損傷が問題となる。さらに電子
ビーム露光においては、電子が散乱されるために、電子
の照射位置から遠く離れた位置１で影響を及ぼす近接効
果が・ぐターンの微細化全制限していた。
やイオンビーム露光などの開発、実用化が進められてい
る。その場合、光を用いる場合と異なり１電子やイオン
などによる半導体基板の損傷が問題となる。さらに電子
ビーム露光においては、電子が散乱されるために、電子
の照射位置から遠く離れた位置１で影響を及ぼす近接効
果が・ぐターンの微細化全制限していた。
発明の目的
本発明は以上の問題点全解決し、荷電粒子による基板の
損傷がなく、電子ビーム露光における近接効果のない微
細パターン形成方法全実現するものである。
損傷がなく、電子ビーム露光における近接効果のない微
細パターン形成方法全実現するものである。
発明の構成
本発明は、基板上に多層レジスト構造全形成した後、基
板中に吸収されるエネルギが入射粒子の１チ以下となる
荷電粒子を用いて露光することを特徴とするパターン形
成方法である。
板中に吸収されるエネルギが入射粒子の１チ以下となる
荷電粒子を用いて露光することを特徴とするパターン形
成方法である。
実施例の説明
以下に第１図に基いて本発明の実施例について説明する
。
。
はじめに、シリコン基板１の表面に多層レジストｆ形成
する。多層レジストの厚さは、荷電粒子の加速電圧より
、基板中に吸収される入射粒子のエネルギーが１係以下
となるように決定する。本実施例では、通常のポジ形ホ
トレジスト２を１μｍの厚さに形成し、２００℃で１時
間ベークした後、スピンコードによジ塗布５１０２膜３
ｋ Ｏ−２７１ｍの卯さて形成し、２００℃で１時間
ベータした後、電子ビームレジストＰＭＭＡ ４全０
．４／Ｉｍの厚さに形成し％ １７０℃、３０分のベー
クを行うことにより３層しジスト’を形成した。次に加
速電圧５ＫＶで電子ビーム露光を行う。加速電圧６ＫＶ
の場合、ＰＭＭＡ中に吸収されるエネルギは表のとおり
であり、ＰＭＭＡ内への侵入深さｕｏ、６μｍである。
する。多層レジストの厚さは、荷電粒子の加速電圧より
、基板中に吸収される入射粒子のエネルギーが１係以下
となるように決定する。本実施例では、通常のポジ形ホ
トレジスト２を１μｍの厚さに形成し、２００℃で１時
間ベークした後、スピンコードによジ塗布５１０２膜３
ｋ Ｏ−２７１ｍの卯さて形成し、２００℃で１時間
ベータした後、電子ビームレジストＰＭＭＡ ４全０
．４／Ｉｍの厚さに形成し％ １７０℃、３０分のベー
クを行うことにより３層しジスト’を形成した。次に加
速電圧５ＫＶで電子ビーム露光を行う。加速電圧６ＫＶ
の場合、ＰＭＭＡ中に吸収されるエネルギは表のとおり
であり、ＰＭＭＡ内への侵入深さｕｏ、６μｍである。
よって、本実施例の３層しジスｌ−（ＰＭＭＡｏ、４１
１ｍ 、 ３１０２０−２ μＴｎ ＋ ホトレジス
ト１μｍ）の場合には、８１基板中には電子は到達せず
、８１基板は全く損傷全受けない。なお、経験によると
。
１ｍ 、 ３１０２０−２ μＴｎ ＋ ホトレジス
ト１μｍ）の場合には、８１基板中には電子は到達せず
、８１基板は全く損傷全受けない。なお、経験によると
。
荷電粒子がＳｉ基板内に入射される量は、全荷電粒子中
の１％以下に留めるのがよい。
の１％以下に留めるのがよい。
電子ビーム露光後、ＰＭＭＡレジストを現像し、ＰＭＭ
Ａレジスト金マスクとしてＣ３Ｆａ ’に用いたＲＩＥ
（リアクティブイオンエツチング）により、５ｉ０２
膜にパターン全形成し、５ｉ０２膜をマスクとしてホト
レジストョ ことによりパターン全形成することができる。
Ａレジスト金マスクとしてＣ３Ｆａ ’に用いたＲＩＥ
（リアクティブイオンエツチング）により、５ｉ０２
膜にパターン全形成し、５ｉ０２膜をマスクとしてホト
レジストョ ことによりパターン全形成することができる。
なお、加速電圧が低い場合は、電子のレジストＰＭ、Ｍ
Ａ中での吸収エネルギーを、本実施例の場合と、通常条
件（加速電圧２０ＫＶ 、ＰＭＭＡ１７ｚｍ） 。
Ａ中での吸収エネルギーを、本実施例の場合と、通常条
件（加速電圧２０ＫＶ 、ＰＭＭＡ１７ｚｍ） 。
と全比較して示す。明らかに本実施例においては、電子
の拡がりが小さい。
の拡がりが小さい。
なお、本実施例では、加速電圧５ＫＶの場合について説
明したが、他の加速電圧でもよいことに言う１でもない
。たとえば、加速電圧１ｏＫｖの場合は、同様の三層構
造で下のホトレジストの厚さを２μｍにすれば、電子は
Ｓｉ基板１で到達しない。
明したが、他の加速電圧でもよいことに言う１でもない
。たとえば、加速電圧１ｏＫｖの場合は、同様の三層構
造で下のホトレジストの厚さを２μｍにすれば、電子は
Ｓｉ基板１で到達しない。
また、本実施例では、電子ビーム露光について述べたが
、イオンビーム露光でも同様である。
、イオンビーム露光でも同様である。
発明の効果
以上に詳述したように、本発明は、基板上に多層レジス
ト構造を形成した後、基板中に吸収されるエネルギが入
射粒子の１％以下となる加速電圧金持つ荷電粒子を用い
て露光することを特徴とするパターン形成方法であって
、本発明を用いることにより、荷電粒子による半導体基
板の損傷をなくし、しかも微細なパターンを形成するこ
とが可能である。
ト構造を形成した後、基板中に吸収されるエネルギが入
射粒子の１％以下となる加速電圧金持つ荷電粒子を用い
て露光することを特徴とするパターン形成方法であって
、本発明を用いることにより、荷電粒子による半導体基
板の損傷をなくし、しかも微細なパターンを形成するこ
とが可能である。
第１図は本発明実施例の説明図、第２図はレジスト中の
吸収エネルギ分布図である。 １・・・・・・Ｓｉ基板、２・・・・・・ホトレジスト
、３・・・・・・５ｉ０２膜、４−＝−Ｐ Ｍ Ｍ Ａ
。 第１図 〜 〉 φ ２図 θ １２ 電子の入装置からの２巨跡（メ１゜
吸収エネルギ分布図である。 １・・・・・・Ｓｉ基板、２・・・・・・ホトレジスト
、３・・・・・・５ｉ０２膜、４−＝−Ｐ Ｍ Ｍ Ａ
。 第１図 〜 〉 φ ２図 θ １２ 電子の入装置からの２巨跡（メ１゜
Claims (4)
- （１）基板」二に多層レジスト構造膜を形成した後、前
記基板中に吸収されるエネルギが入射粒子の１係以下と
なる荷電粒千金用いて露光すること全特徴とするパター
ン形成方法。 - （２）荷電粒子として電子を用いること全特徴とする特
許請求の範囲第１項記載のパターン形成方法。 - （３）荷電粒子としてイオンを用いること全特徴とする
特許請求の範囲第１項記載のパターン形成方法。 - （４）多層レジスト構造膜が、最上部に電子ビーム露光
レンストを有し、以下、 ５ｉ０２膜、ホトレジスト膜
でなる特許請求の範囲第１項に記載のパターン形成方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58098387A JPS59222929A (ja) | 1983-06-02 | 1983-06-02 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58098387A JPS59222929A (ja) | 1983-06-02 | 1983-06-02 | パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59222929A true JPS59222929A (ja) | 1984-12-14 |
Family
ID=14218444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58098387A Pending JPS59222929A (ja) | 1983-06-02 | 1983-06-02 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59222929A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453157A (en) * | 1994-05-16 | 1995-09-26 | Texas Instruments Incorporated | Low temperature anisotropic ashing of resist for semiconductor fabrication |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104219A (en) * | 1980-12-22 | 1982-06-29 | Fujitsu Ltd | Forming method of resist pattern |
| JPS58130521A (ja) * | 1982-01-29 | 1983-08-04 | Toshiba Corp | 金属パタ−ン形成方法 |
| JPS5931025A (ja) * | 1982-08-16 | 1984-02-18 | Nippon Telegr & Teleph Corp <Ntt> | パタン形成方法 |
-
1983
- 1983-06-02 JP JP58098387A patent/JPS59222929A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104219A (en) * | 1980-12-22 | 1982-06-29 | Fujitsu Ltd | Forming method of resist pattern |
| JPS58130521A (ja) * | 1982-01-29 | 1983-08-04 | Toshiba Corp | 金属パタ−ン形成方法 |
| JPS5931025A (ja) * | 1982-08-16 | 1984-02-18 | Nippon Telegr & Teleph Corp <Ntt> | パタン形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453157A (en) * | 1994-05-16 | 1995-09-26 | Texas Instruments Incorporated | Low temperature anisotropic ashing of resist for semiconductor fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0210362A (ja) | 微細パターン形成方法 | |
| JPS59222929A (ja) | パタ−ン形成方法 | |
| JPS58124230A (ja) | 微細パタ−ン形成方法 | |
| JPS63244844A (ja) | イメージ形成方法 | |
| US5186788A (en) | Fine pattern forming method | |
| JPS6043827A (ja) | 微細パタ−ンの形成方法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPH01220829A (ja) | パターン形成方法 | |
| JPS60208834A (ja) | パタ−ン形成方法 | |
| JPH06101422B2 (ja) | レジストパタ−ン形成方法 | |
| JPS6060725A (ja) | パタ−ン形成方法 | |
| JPS6237930A (ja) | 電子ビ−ム露光方法 | |
| JPS59222928A (ja) | マスク製作方法 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPS62105423A (ja) | ネガ型レジストパタ−ンの形成方法 | |
| JPS62250637A (ja) | 半導体装置の製造方法 | |
| JPS60123842A (ja) | ホトマスクの製造方法 | |
| JPS6145376B2 (ja) | ||
| JPS5975253A (ja) | 光学露光用マスクの製造方法 | |
| JPH02101469A (ja) | 微細パターン形成方法 | |
| JPS63271924A (ja) | 微細パタ−ン形成方法 | |
| JPH03179444A (ja) | レジストパターン形成方法 | |
| JPS62299845A (ja) | ネガ型レジストパタ−ン形成方法 | |
| Yoshikawa | Resist Process for SOR Lithography |