JPS59218038A - トランジスタ駆動回路 - Google Patents
トランジスタ駆動回路Info
- Publication number
- JPS59218038A JPS59218038A JP58092047A JP9204783A JPS59218038A JP S59218038 A JPS59218038 A JP S59218038A JP 58092047 A JP58092047 A JP 58092047A JP 9204783 A JP9204783 A JP 9204783A JP S59218038 A JPS59218038 A JP S59218038A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- main
- circuit
- power supply
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Control Of Ac Motors In General (AREA)
- Control Of Direct Current Motors (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は負荷に電流を繰返し開閉して供給するパワート
ランジスタのベース（ゲート）を１堅動するための、簡
単、安価に構成された駆動回路に関する。
ランジスタのベース（ゲート）を１堅動するための、簡
単、安価に構成された駆動回路に関する。
以下各図の説明において同一の符号は同一または相当部
分を示す。
分を示す。
第１図は一例としていわゆるＤＣチョッパー回路内にお
ける従来のパワートランジスタの駆動回路の例を示す。
ける従来のパワートランジスタの駆動回路の例を示す。
図中１は直流の主電源、２はパワートランジスタとして
の主トランジスタ６にベース電流Ｉｂｌを供給する駆動
電源、３は該ベース電流ＩｂｌをＦｔＵ限する抵抗、４
は駆動トランジスタ、７は負荷でこの場合はモータの例
を示す。８は該モータの電流の断続時に、核モータのイ
ンダクタンスにもとづく誘起電圧を吸収するフリーホイ
ーリングダイオードである。
の主トランジスタ６にベース電流Ｉｂｌを供給する駆動
電源、３は該ベース電流ＩｂｌをＦｔＵ限する抵抗、４
は駆動トランジスタ、７は負荷でこの場合はモータの例
を示す。８は該モータの電流の断続時に、核モータのイ
ンダクタンスにもとづく誘起電圧を吸収するフリーホイ
ーリングダイオードである。
次に本回路の動作を述べると、図外の制御回路から駆動
トランジスタ４のベースに、傍の波形で示されるような
、操返してＭ続される、制御信号Ｃ８としてのベース電
流Ｉｂ２を与えて駆動トランジスタ４を操返し開閉させ
ると、駆動トランジスタ４がＯＮのときは、主トランジ
スタ６の前記ベース電流Ｉｂｌは駆動トランジスタ４の
コレクタ・エミッタにより短絡されて、主トランジスタ
６はＯＦＦとなり、駆動トランジスタ４がＯＦＦのとき
は前記ベース電流Ｉｂｌが主トランジスタ６に供給され
て主トランジスタ６はＯＮし、モータ７に主電源１の電
圧が加えられる。このようにして前記ベース電流Ｉｂ２
の断続の時間比を可変することにより、主電源１から負
荷７に与えられる平均電圧が可変できモータの制御がで
きる。
トランジスタ４のベースに、傍の波形で示されるような
、操返してＭ続される、制御信号Ｃ８としてのベース電
流Ｉｂ２を与えて駆動トランジスタ４を操返し開閉させ
ると、駆動トランジスタ４がＯＮのときは、主トランジ
スタ６の前記ベース電流Ｉｂｌは駆動トランジスタ４の
コレクタ・エミッタにより短絡されて、主トランジスタ
６はＯＦＦとなり、駆動トランジスタ４がＯＦＦのとき
は前記ベース電流Ｉｂｌが主トランジスタ６に供給され
て主トランジスタ６はＯＮし、モータ７に主電源１の電
圧が加えられる。このようにして前記ベース電流Ｉｂ２
の断続の時間比を可変することにより、主電源１から負
荷７に与えられる平均電圧が可変できモータの制御がで
きる。
上記の例のように主トランジスタ６を駆動するための駆
動電源２は、従来は主電源１とは独立して設けられてお
り、第２図に示すようないわゆる三相インバータの主回
路構成のように多くの主トランジスタ（６−１，〜、６
−６）を必甥とする回路では、主トランジスタと同数の
独立した駆動電源が必要となり、駆動回路が複雑、高価
となる欠点がある。
動電源２は、従来は主電源１とは独立して設けられてお
り、第２図に示すようないわゆる三相インバータの主回
路構成のように多くの主トランジスタ（６−１，〜、６
−６）を必甥とする回路では、主トランジスタと同数の
独立した駆動電源が必要となり、駆動回路が複雑、高価
となる欠点がある。
この欠点を排除する方法の一つとして、主トランジスタ
のベース駆動を主電源の電圧を利用して行う方法があり
、第３図にその回路の一例を示す。
のベース駆動を主電源の電圧を利用して行う方法があり
、第３図にその回路の一例を示す。
この回路では駆動トランジスタ４のＯＦＦのとき、主ト
ランジスタ６のベース電流Ｉｂｌを主電源１より抵抗３
を介して供給して主トランジスタ６をＯＮさせ、また駆
動トランジスタ４のＯＮのときし 前記ベース電流Ｉ −＠＝ １を駆動トランジスタ４の
コレクタＯエミッタにより短絡して主トランジスタをＯ
ＦＦする。しかしながらこの回路は図のように主トラン
ジスタ６のコレクタ（１１１１に負荷を置かねばならぬ
と言った回路構成上の制約があり、各種の回ｗｊＩＮ成
に適用できない欠点がある。
ランジスタ６のベース電流Ｉｂｌを主電源１より抵抗３
を介して供給して主トランジスタ６をＯＮさせ、また駆
動トランジスタ４のＯＮのときし 前記ベース電流Ｉ −＠＝ １を駆動トランジスタ４の
コレクタＯエミッタにより短絡して主トランジスタをＯ
ＦＦする。しかしながらこの回路は図のように主トラン
ジスタ６のコレクタ（１１１１に負荷を置かねばならぬ
と言った回路構成上の制約があり、各種の回ｗｊＩＮ成
に適用できない欠点がある。
本発明の目的は上述の欠点を除き、主電源の電圧を利用
し、かつ多種類の主回路構成Ｃども適用可能な主トラン
ジスタの駆動回路を提供しようきするもので、これによ
り駆・・（０回路の構成を簡単かつ低価格となるように
し、駆動回路を通称パワートランジスタモジュールと呼
ばれる個別半導体製品にも容易に内蔵できるようにする
こ吉である。
し、かつ多種類の主回路構成Ｃども適用可能な主トラン
ジスタの駆動回路を提供しようきするもので、これによ
り駆・・（０回路の構成を簡単かつ低価格となるように
し、駆動回路を通称パワートランジスタモジュールと呼
ばれる個別半導体製品にも容易に内蔵できるようにする
こ吉である。
本発明の要点はコレクタ・エミッタ（ドレイン・ソース
）を直流電源と直列に接続さイル１負荷に電流を繰返し
開閉して供給するパワートランジスタからなる開閉手段
と、該開閉手段に並列接続され、前記開閉手段がオフの
状態において前記開閉 Ｉ手段に印加される前記直流
電源の電圧により、ダイオードと抵抗との直列接続を介
して光↑ＩＬされるコンデンサと、前記繰返し開閉を指
令する？ｌ？ｌＩ御信号によりインピーダンスを可変す
る、トランジスタまたはホトカプラ内のホトトランジス
タ、などのインピーダンス可変手段と、該インピーダン
ス可変手段を含み、前記コンデンサに並列接続されて前
記コンデンサの電Ｗを分圧する分用手段と、を備え、該
分圧手段の分圧点を前記開閉手段の開閉信号入力点とし
てのベース（ゲート）に接続するようにした点にある。
）を直流電源と直列に接続さイル１負荷に電流を繰返し
開閉して供給するパワートランジスタからなる開閉手段
と、該開閉手段に並列接続され、前記開閉手段がオフの
状態において前記開閉 Ｉ手段に印加される前記直流
電源の電圧により、ダイオードと抵抗との直列接続を介
して光↑ＩＬされるコンデンサと、前記繰返し開閉を指
令する？ｌ？ｌＩ御信号によりインピーダンスを可変す
る、トランジスタまたはホトカプラ内のホトトランジス
タ、などのインピーダンス可変手段と、該インピーダン
ス可変手段を含み、前記コンデンサに並列接続されて前
記コンデンサの電Ｗを分圧する分用手段と、を備え、該
分圧手段の分圧点を前記開閉手段の開閉信号入力点とし
てのベース（ゲート）に接続するようにした点にある。
以下第４〜９図にもさづいて本発明を説明する。
第４図は本発明の一実施例としての第１図に対応する回
路構成図である。第４図（Ａ）において第・ １図との
相異は主トランジスタ６のベース電流Ｉｂ１を供給する
駆Ｎｂ電源２に代りコンデンサ９、抵抗ｌＯ、ツェナー
ダイオ−１−’１１、ダイオード１２が付加されている
点である。第４図（Ａ）の動作を第８図の波形と対応し
つ説明すると、駆動トランジスタ４に制御信号Ｃ８とし
てのベース電流Ｉｂ２が印加され、駆動トランジスタ４
がＯＮの状態（第８図期間Ｔ１．）では主トランジスタ
６のベース・エミッタは駆動トランジスタ４により短絡
されて主トランジスタ６はＯＦＦ従って主トランジスタ
６のコレクターエミッタ間には主゛市源１の電圧が印加
されて１６す、コンデンサ９は宇宙１源１→ダイオード
１２→抵抗１０→コンデンサ９→負荷７の閉回路で急速
に充電される。なお抵抗１０を通る＠ 流の一部は抵抗
３・→駆動トランジスタ４のコレクターエミッタに分流
したのち再び合流する。この（！：きツェナダイオード
１１はコンデンサ９の充電電圧がＣが過大とならぬよう
に制限するが、回路条件によっては省略することができ
る。
路構成図である。第４図（Ａ）において第・ １図との
相異は主トランジスタ６のベース電流Ｉｂ１を供給する
駆Ｎｂ電源２に代りコンデンサ９、抵抗ｌＯ、ツェナー
ダイオ−１−’１１、ダイオード１２が付加されている
点である。第４図（Ａ）の動作を第８図の波形と対応し
つ説明すると、駆動トランジスタ４に制御信号Ｃ８とし
てのベース電流Ｉｂ２が印加され、駆動トランジスタ４
がＯＮの状態（第８図期間Ｔ１．）では主トランジスタ
６のベース・エミッタは駆動トランジスタ４により短絡
されて主トランジスタ６はＯＦＦ従って主トランジスタ
６のコレクターエミッタ間には主゛市源１の電圧が印加
されて１６す、コンデンサ９は宇宙１源１→ダイオード
１２→抵抗１０→コンデンサ９→負荷７の閉回路で急速
に充電される。なお抵抗１０を通る＠ 流の一部は抵抗
３・→駆動トランジスタ４のコレクターエミッタに分流
したのち再び合流する。この（！：きツェナダイオード
１１はコンデンサ９の充電電圧がＣが過大とならぬよう
に制限するが、回路条件によっては省略することができ
る。
次に前記ベース電流ｒｂ２の流入を止め駆動トランジス
タ４をＯＦＦ、：した状態（禰８図期間Ｔ２）では主ト
ランジスタ６にはコンデンサ９から抵抗３を介してベー
ス電流Ｉｂｌが供給され主トランジスタ６はＯＮする。
タ４をＯＦＦ、：した状態（禰８図期間Ｔ２）では主ト
ランジスタ６にはコンデンサ９から抵抗３を介してベー
ス電流Ｉｂｌが供給され主トランジスタ６はＯＮする。
このとき主トランジスタ６のコレクタ・エミッタ電圧は
コレクク隋和電圧まで低下するが、主トランジスタ６の
コレクターエミッタへのコンデンサ９の放電は・々゛イ
オード１２より阻止されて、コンデンサ９の充電電圧ｅ
ｃはゆるやかに下降する。
コレクク隋和電圧まで低下するが、主トランジスタ６の
コレクターエミッタへのコンデンサ９の放電は・々゛イ
オード１２より阻止されて、コンデンサ９の充電電圧ｅ
ｃはゆるやかに下降する。
現在この種のパワートランジスタの１必用では主トラン
ジスタ６を高周波で１田閉スイツチングすることが一般
化しており、このスイッチングの周期と主トランジスタ
の特性などに対応して抵抗１０゜３やコンデンサ９など
の値を・１定することができる。
ジスタ６を高周波で１田閉スイツチングすることが一般
化しており、このスイッチングの周期と主トランジスタ
の特性などに対応して抵抗１０゜３やコンデンサ９など
の値を・１定することができる。
第４図（］３）は第４図（Ａ）の駆動トランジスタ４に
代りホトカプラＰＣ内のホトトランジスタ４１Ｄに流れ
る、制御信号Ｃ８としてのｌ１ｌｉＴ電流、ＩＦの甥続
によって行われ、制御信号ｃｓを出力する制御回路と絶
縁された極めて簡単な回路が実現できる。
代りホトカプラＰＣ内のホトトランジスタ４１Ｄに流れ
る、制御信号Ｃ８としてのｌ１ｌｉＴ電流、ＩＦの甥続
によって行われ、制御信号ｃｓを出力する制御回路と絶
縁された極めて簡単な回路が実現できる。
第５図（Ａ）は本発明の他の実施例としての回路構成を
示したもので、第４図との差は主トランジスタ６にはダ
ーリントン接続で補助トランジスタ６人が付加されてい
る点である。
示したもので、第４図との差は主トランジスタ６にはダ
ーリントン接続で補助トランジスタ６人が付加されてい
る点である。
この回路では主トランジスタ６をＯＮするときコンデン
サ９から抵抗３を介して補助トランジスタ６Ａにベース
電流Ｉ！Ａを供給するこ吉により、増巾されたエミッタ
電流としてのベース電流Ｉｂｌが補助トランジ・スタ６
Ａのコレクターエミッタを介して主電源１側から、主ト
ランジスタ６に供給される。このため前記ベース電流Ｉ
ｂＡはｆ４４図の場合のベース電流Ｉｂｌより小さくで
きるのでコンデンサ９の容量を小さく、また抵抗１Ｏ２
３の値を大きく、すなわち主トランジスタ６の駆動回路
を小形化することができる。
サ９から抵抗３を介して補助トランジスタ６Ａにベース
電流Ｉ！Ａを供給するこ吉により、増巾されたエミッタ
電流としてのベース電流Ｉｂｌが補助トランジ・スタ６
Ａのコレクターエミッタを介して主電源１側から、主ト
ランジスタ６に供給される。このため前記ベース電流Ｉ
ｂＡはｆ４４図の場合のベース電流Ｉｂｌより小さくで
きるのでコンデンサ９の容量を小さく、また抵抗１Ｏ２
３の値を大きく、すなわち主トランジスタ６の駆動回路
を小形化することができる。
第６図（Ｂ）は補助トランジスタ６Ａとして、バイポー
ラ形のトランジスタに代り電界効果トランジスタ（以後
ＦＥＴと略す）を用い、また駆動トランジスタ４として
ホトカプラＰＣ内のホトトランジスタ４１を用いた点が
主な相異点である。この場合補助トランジスタ６Ａのゲ
ートｏ １６ソースＳ１との間は極めて高インピーダン
スであり、抵抗３従って１０の値も第５図（Ａ）ｏ）場
合に比し、さらに高い値に、またコンデン→ノ゛９の容
量もさらに小さい値とすることができる。この、場合の
回路動作は第４図（Ｂ）と同様、ホトカプラＰＣ内のホ
トダイオードＰＤに順電流ＩＦを流し′ＣＣホトトラン
ジスタ４をＯＮさせると主トランジスタ６のベースφエ
ミッタはスピードアップダイオードＳＤを介して急速に
短絡されＯＦＦとなる。このとき補助トランジスタ６Ａ
のゲートＧ１・ソー２８１間も逆バイアスされ１ｍ助ト
ランジスタ６ＡのドレインＤｌ−ソースＳ１間はＯＦＦ
となる。なおスピードアップダイオードＳＤは、王トラ
ンジスタ６内の接合部の准荷を急速にボ１−１−ランジ
スタ４１に放電させて、主トランジスタ６のＯＮからＯ
ＦＦへのスイッチング時間を短縮する役割を持つが、回
路条件によっては省略することもできるっまたＰＲはホ
トトランジスタ４１のベース・エミッタ間に付加された
抵抗で、ホトトランジスタ４１の特性や耐圧を安定化す
る役割を持つが回路条件によっては省略することもでき
る。
ラ形のトランジスタに代り電界効果トランジスタ（以後
ＦＥＴと略す）を用い、また駆動トランジスタ４として
ホトカプラＰＣ内のホトトランジスタ４１を用いた点が
主な相異点である。この場合補助トランジスタ６Ａのゲ
ートｏ １６ソースＳ１との間は極めて高インピーダン
スであり、抵抗３従って１０の値も第５図（Ａ）ｏ）場
合に比し、さらに高い値に、またコンデン→ノ゛９の容
量もさらに小さい値とすることができる。この、場合の
回路動作は第４図（Ｂ）と同様、ホトカプラＰＣ内のホ
トダイオードＰＤに順電流ＩＦを流し′ＣＣホトトラン
ジスタ４をＯＮさせると主トランジスタ６のベースφエ
ミッタはスピードアップダイオードＳＤを介して急速に
短絡されＯＦＦとなる。このとき補助トランジスタ６Ａ
のゲートＧ１・ソー２８１間も逆バイアスされ１ｍ助ト
ランジスタ６ＡのドレインＤｌ−ソースＳ１間はＯＦＦ
となる。なおスピードアップダイオードＳＤは、王トラ
ンジスタ６内の接合部の准荷を急速にボ１−１−ランジ
スタ４１に放電させて、主トランジスタ６のＯＮからＯ
ＦＦへのスイッチング時間を短縮する役割を持つが、回
路条件によっては省略することもできるっまたＰＲはホ
トトランジスタ４１のベース・エミッタ間に付加された
抵抗で、ホトトランジスタ４１の特性や耐圧を安定化す
る役割を持つが回路条件によっては省略することもでき
る。
次に前記順電流ＩＰを断ち、ホトトランジスタ４１を０
、Ｉｌ’ ＦとするＬＦ市助トランジスタ６Ａのソー
スＳ１に対するゲートＧｌの電圧は上昇し、補助トラン
ジスタ６ＡのドレインＤ Ｉ−ソースＳ１間はＯＮ状態
とな−って主トランジスタ６はＯＮする。
、Ｉｌ’ ＦとするＬＦ市助トランジスタ６Ａのソー
スＳ１に対するゲートＧｌの電圧は上昇し、補助トラン
ジスタ６ＡのドレインＤ Ｉ−ソースＳ１間はＯＮ状態
とな−って主トランジスタ６はＯＮする。
第６図、第７図も本発明の異った実施例を示し、図では
簡単のために主電源１と負荷７は省略されている。第６
図は第５図（Ｂ）の変形回路で駆動トランジスタ４、新
に付加された駆動補助トランジスタ４Ａ、補助トランジ
スタ６ＡとしてそれぞれＦＥＴが用いられている。第６
図の動作は制御信号Ｃ８の入力により駆動トランジスタ
４のソースＳ２に対するゲートＧ２の電位を駆動トラン
ジスタ４の導通可能な゛α位以上に高めると、駆動トラ
ンジスタ４のドレインＤ２．ソース８２間がＯＮして補
助トランジスタ６人のゲートＧｌ 、ソースＳ１間の電
位を下げ補助トランジスタ６ＡのドレインＤＩ、ソース
Ｓ１間をＯＦＦにすると同時に、同じ制御信号Ｃ８を受
けて駆動補助トランジスタ４ＡのドレインＤ３．ソース
Ｓ３間もＯＮし主トランジスタ６のベース、エミッタが
短絡される。
簡単のために主電源１と負荷７は省略されている。第６
図は第５図（Ｂ）の変形回路で駆動トランジスタ４、新
に付加された駆動補助トランジスタ４Ａ、補助トランジ
スタ６ＡとしてそれぞれＦＥＴが用いられている。第６
図の動作は制御信号Ｃ８の入力により駆動トランジスタ
４のソースＳ２に対するゲートＧ２の電位を駆動トラン
ジスタ４の導通可能な゛α位以上に高めると、駆動トラ
ンジスタ４のドレインＤ２．ソース８２間がＯＮして補
助トランジスタ６人のゲートＧｌ 、ソースＳ１間の電
位を下げ補助トランジスタ６ＡのドレインＤＩ、ソース
Ｓ１間をＯＦＦにすると同時に、同じ制御信号Ｃ８を受
けて駆動補助トランジスタ４ＡのドレインＤ３．ソース
Ｓ３間もＯＮし主トランジスタ６のベース、エミッタが
短絡される。
この回路では８５図（Ｂ）のようにトランジスタ６のベ
ース、エミッタがスピードアップダイオードＳＤを介し
てホトトランジスタ４１で短絡される代りに、直接駆動
補助トランジスタ４Ａで短絡されるため、主トランジス
タ６のターンオフ時間をさらに短縮でき、０Ｎ１０ＦＦ
動作の周波数や耐圧従って主電源１の電圧を高めること
ができろ。しかし前記駆動補助トランジスタ４Ａは第５
図（Ｂ）のスピードアップダイオードＳＤと同様、回路
条件（こよっては省略することができる。
ース、エミッタがスピードアップダイオードＳＤを介し
てホトトランジスタ４１で短絡される代りに、直接駆動
補助トランジスタ４Ａで短絡されるため、主トランジス
タ６のターンオフ時間をさらに短縮でき、０Ｎ１０ＦＦ
動作の周波数や耐圧従って主電源１の電圧を高めること
ができろ。しかし前記駆動補助トランジスタ４Ａは第５
図（Ｂ）のスピードアップダイオードＳＤと同様、回路
条件（こよっては省略することができる。
次に第７図では第４図（Ｂ）における主トランジスタ６
がＦＥＴに置き換わり、また抵抗３とホトカプラＰＣの
ホトトランジスタ４１の位置が互に入れ換っている。こ
の回路では制御信号Ｃ８によってホトカプラＰＣのホト
ダイオードＰＤに順電流ＩＰが流れホトトランジスタ４
１がＯＮすると、主トランジスタ６のゲートＧＯ，ソー
スＳＬＪ間の面位上昇によって主トランジスタのドレイ
ンＤＯ。
がＦＥＴに置き換わり、また抵抗３とホトカプラＰＣの
ホトトランジスタ４１の位置が互に入れ換っている。こ
の回路では制御信号Ｃ８によってホトカプラＰＣのホト
ダイオードＰＤに順電流ＩＰが流れホトトランジスタ４
１がＯＮすると、主トランジスタ６のゲートＧＯ，ソー
スＳＬＪ間の面位上昇によって主トランジスタのドレイ
ンＤＯ。
ソース８０間がＯＮし、他方１１ｑ電流ＩＦが０となる
さホトトランジスタ４１はＯＦＦ、従って主トランジス
タ６のゲートＧＯ，ソース８０間は短絡抵抗Ｕ 、ＩＬ
により短絡されて、主トランジスタ６のドレインｌ）０
．ソース８０間はＯＦ Ｆとなる。この場合順電流Ｉ
Ｐ’の断、続と主トランジスタ６のＯＮ／ｌＪ Ｆ Ｆ
との関係が第４図（１３）の場合と逆になる。
さホトトランジスタ４１はＯＦＦ、従って主トランジス
タ６のゲートＧＯ，ソース８０間は短絡抵抗Ｕ 、ＩＬ
により短絡されて、主トランジスタ６のドレインｌ）０
．ソース８０間はＯＦ Ｆとなる。この場合順電流Ｉ
Ｐ’の断、続と主トランジスタ６のＯＮ／ｌＪ Ｆ Ｆ
との関係が第４図（１３）の場合と逆になる。
第９図は第５図（Ｂ）におけるパワートランジスタモジ
ュールＴＭの部分を、第２図の３相インバータの主回路
溝成にパワートランジスタモジュール（ＴＭ−１，〜、
ＴＭ−６）として適用した例を示す。
ュールＴＭの部分を、第２図の３相インバータの主回路
溝成にパワートランジスタモジュール（ＴＭ−１，〜、
ＴＭ−６）として適用した例を示す。
この場合例えばパワートランジスタモジュール（以後単
にモジュールと略す）ＴＭ−１について見ると、当初全
てのモジュール（ＴＭ−１〜ＴＭ−６）がＯＦＦの状態
では、モジュールＴＭ−を内の主トランジスタ６のコレ
クタ・エミッタ間には、モジュールＴＭ−４内の主トラ
ンジスタ６と主電源１の電圧を分圧する形で電圧が印加
され、モジュールＴＭ−１内のコンデンサ９に光重が行
われる。次に各モジュールが０Ｎ１０ＦＦの動作に入っ
た鳴合にはモジュ、−ルＴＭ−１の主トランジスタ６が
ＯＦＦの（ｌＬ：き、モジュールＴＭ−４の主トランジ
スタ６はＯＮとなるような制＃動作が行イ〕ｉＬ、モジ
ュールＴＭ−１の主トランジスタ６には主ｔＨ，ｉＱ
１の全覗圧が印加され、前記と同様モジュールＴＭ −
１内のコンデンサ９への充電が１予ゎれる。
にモジュールと略す）ＴＭ−１について見ると、当初全
てのモジュール（ＴＭ−１〜ＴＭ−６）がＯＦＦの状態
では、モジュールＴＭ−を内の主トランジスタ６のコレ
クタ・エミッタ間には、モジュールＴＭ−４内の主トラ
ンジスタ６と主電源１の電圧を分圧する形で電圧が印加
され、モジュールＴＭ−１内のコンデンサ９に光重が行
われる。次に各モジュールが０Ｎ１０ＦＦの動作に入っ
た鳴合にはモジュ、−ルＴＭ−１の主トランジスタ６が
ＯＦＦの（ｌＬ：き、モジュールＴＭ−４の主トランジ
スタ６はＯＮとなるような制＃動作が行イ〕ｉＬ、モジ
ュールＴＭ−１の主トランジスタ６には主ｔＨ，ｉＱ
１の全覗圧が印加され、前記と同様モジュールＴＭ −
１内のコンデンサ９への充電が１予ゎれる。
以上詳述したように本発明によれば、主トランジスタが
ＯＦＦの状態で、そのコレクタ・エミッタ１Ｌｔｌ Ｊ
こ印加される主電源の電圧ｌこより充電されるコンデン
サの電圧を用いて主トランジスタのベース駆動を行うこ
ととしたため、高速で主トランジスタの開閉スイッチン
グを行う応用回路において、王トランジスタの駆動回路
を極めてｆｉｉｉ ｊＵ￥化オることができ、また駆動
回路を主トランジス・りのモジュールに内蔵することが
容易きなり、かつ大巾なコストダウンが達成できる。
ＯＦＦの状態で、そのコレクタ・エミッタ１Ｌｔｌ Ｊ
こ印加される主電源の電圧ｌこより充電されるコンデン
サの電圧を用いて主トランジスタのベース駆動を行うこ
ととしたため、高速で主トランジスタの開閉スイッチン
グを行う応用回路において、王トランジスタの駆動回路
を極めてｆｉｉｉ ｊＵ￥化オることができ、また駆動
回路を主トランジス・りのモジュールに内蔵することが
容易きなり、かつ大巾なコストダウンが達成できる。
本発明はトランジスタインバータ、トランジスタＤＣチ
ョッパーなどいわゆるパワーエレクトロニクス回路用の
トランジスタモジュールに広く適用することができる。
ョッパーなどいわゆるパワーエレクトロニクス回路用の
トランジスタモジュールに広く適用することができる。
第１図は従来のパワートランジスタ駆動回路の構成例を
示す図、第２図はパワートランジスタの多用される主回
路構成の一例を示す図、第３１シ１はジスタ駆動回路の
構成列を示す図、第８南は第４図、第５図に対応する動
作波形の例を示す図、第９図は本発明を利用した、第２
図に対応する主回路構成例を示す図である。 １・・・・・主成源、３・・・・・・抵抗、４・・・・
・・駆動トランジスタ、６・・・・・・主トランジスタ
、６Ａ・・・・・ｔｉ１ｉ助トランジスタ、９・・・・
・・コンデンサ、１０・・・・・・抵抗、１２・・・・
・・ダ第４図
示す図、第２図はパワートランジスタの多用される主回
路構成の一例を示す図、第３１シ１はジスタ駆動回路の
構成列を示す図、第８南は第４図、第５図に対応する動
作波形の例を示す図、第９図は本発明を利用した、第２
図に対応する主回路構成例を示す図である。 １・・・・・主成源、３・・・・・・抵抗、４・・・・
・・駆動トランジスタ、６・・・・・・主トランジスタ
、６Ａ・・・・・ｔｉ１ｉ助トランジスタ、９・・・・
・・コンデンサ、１０・・・・・・抵抗、１２・・・・
・・ダ第４図
Claims (1)
- 【特許請求の範囲】 １）直流電源と直列に接続され、負荷に電流を繰返し開
閉して供給する開閉手段と、該開閉手段に並列接続され
、前記開閉手段がオフの状態において前記開閉手段に印
加される前記直流電源の電圧により、ダイオードと抵抗
との直列接続を介して充電されるコンデンサと％首記繰
返し開閉を指令する制御信号によりインピーダンスを可
変するインピーダンス可変手段と、該インピーダンス可
変手段を含み、前記コンデンサに並列接続されて前記コ
ンデンサの電圧を分圧する分圧手段と、を備え、該分圧
手段の分圧点を前記開閉手段の開閉信号入力点に接続し
たことを特徴上するトランジスタ駆動回路。 ２、特許請求の範囲第１項に記載のトランジスタ駆動回
路において、前記開閉手段は、コレクタ・エミッタ（ド
レイン・ソース）を介して負荷に′電流を供給するトラ
ンジスタからなり、前記開閉信号入力点は該トランジス
タのベース（ゲート）であることを特徴とするトランジ
スタ駆動回路。 ３）特許請求の範囲第２項に記載のトランジスタ駆動回
路に右いて、前記トランジスタは１またはダーリントン
接続された複数のトラン・ジスタからなることを特徴と
するトランジスタ゛」動回路。 ４）特許請求の範囲第１項ないし第３項までのいずれか
の項に記載のトランジスタ駆動回路において、前記イン
ピーダンス可変手段は、前記制御信号をベース（ゲート
）に入力されるトランジスタ、または前記制御信号を入
力される十；トカフラのトランジスタであることを特徴
とするトランジスタ駆動回路う
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58092047A JPS59218038A (ja) | 1983-05-25 | 1983-05-25 | トランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58092047A JPS59218038A (ja) | 1983-05-25 | 1983-05-25 | トランジスタ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59218038A true JPS59218038A (ja) | 1984-12-08 |
| JPS6412195B2 JPS6412195B2 (ja) | 1989-02-28 |
Family
ID=14043599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58092047A Granted JPS59218038A (ja) | 1983-05-25 | 1983-05-25 | トランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59218038A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237084A (ja) * | 1985-08-09 | 1987-02-18 | Semiconductor Res Found | 静電誘導サイリスタ直流電動機 |
| CN103296947A (zh) * | 2012-02-28 | 2013-09-11 | 快捷半导体(苏州)有限公司 | 马达驱动电路、方法及其应用设备 |
-
1983
- 1983-05-25 JP JP58092047A patent/JPS59218038A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237084A (ja) * | 1985-08-09 | 1987-02-18 | Semiconductor Res Found | 静電誘導サイリスタ直流電動機 |
| CN103296947A (zh) * | 2012-02-28 | 2013-09-11 | 快捷半导体(苏州)有限公司 | 马达驱动电路、方法及其应用设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6412195B2 (ja) | 1989-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5952740A (en) | Load drive device | |
| EP0812488B1 (en) | Integrated driver for half-bridge circuit | |
| US5572156A (en) | Control circuit with a level shifter for switching an electronic switch | |
| CA1293295C (en) | Mosfet fullbridge switching regulator having transformer coupledmosfet drive circuit | |
| US5068571A (en) | Switched bridge circuit | |
| JPS6261420A (ja) | 充電ポンプ回路 | |
| EP0649579A1 (en) | Circuit for driving a half-bridge | |
| US5552731A (en) | Integrated control circuit with a level shifter for switching an electronic switch | |
| US10298129B1 (en) | Power supplying circuit for drive of switching power supply and switching power supply | |
| JP2000312143A (ja) | スイッチング・デバイス | |
| KR20080077217A (ko) | 마이크로프로세서로부터의 출력 신호를 이용하여 전자소자를 구동하기 위한 회로 장치 및 방법 | |
| US4438353A (en) | I2 L Circuit with a variable injector current source | |
| US4289978A (en) | Complementary transistor inverting emitter follower circuit | |
| JPS59218038A (ja) | トランジスタ駆動回路 | |
| EP0046498B1 (en) | Bootstrapped driver circuit | |
| JPS63185220A (ja) | カスコ−ド形ＢｉＭＯＳの駆動回路 | |
| US12003191B2 (en) | Control for a multi-level inverter | |
| US5422587A (en) | Driving circuit for a field effect transistor in a final semibridge stage | |
| JPH06500210A (ja) | ３端子非反転形トランジスタスイッチ | |
| US6330172B1 (en) | Switching device | |
| US5063343A (en) | Current pump structure | |
| SU919089A1 (ru) | Устройство согласовани ТТЛ-элементов с МДП-элементами | |
| SU953730A2 (ru) | Интегральный инжекционный логический элемент | |
| US5616971A (en) | Power switching circuit | |
| SU1598156A1 (ru) | Логический элемент на бипол рных и МОП-транзисторах |