JPS592166A - 画像記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は表示画像の編集を簡易に且つ効果的）こ行い得
る画像記憶装置に関する。

〔発明の技術的背景とその問題点〕

文書作成装置等で作成文書を画像表示してモニタする場
合、作成した文書画像情報を画像記１装置に書込み、こ
れを読出してディスプレイに供給して行われる。従来、
この種の装置は例えば第１図に示すように表示部１の表
示画面に対応した画素データ記憶容量を持つ画像メモリ
２と、この画像メモリ２に画素データを書込む書込み制
御部３、この画像メモリ２から前記表示部１に同期して
画素データを順次読出す表示制御部４、そして１プロ、
り単位で読出されたて前記表示部１に供給するシフトレ
ジスタ５により構成されている。ところが、このように
構成された装置では、画像メモリ２に書込ま、れた１枚
の画像しか表示することができず、また画像の一部を書
換えなければ他の画像を同時表示することができないと
云う問題を有している。

そこで第２図に示すように複数の画像メモリ２ａ、２ｂ
〜ｌｌｎとレジスタ５ｔＬ、５ｂ〜５ｎを設け、これら
の画像メモリ２１〜２ｎから読出された画像データを演
算部６にて編集演算したのち表示部１に供給する構成が
考えられている。然し乍らこのような構成を採用するこ
とは、当然ハードウェア量が増し、高価で複雑化するの
で実用上問題があった。

そこで第３図に示すように画像メモリ２を大容量化する
と共に、この画像メモリ２からの画像データの読出しを
任意化する為のマツピングメモリ７を用いる構成の装置
が考えられている。

この装置におけるマツピングメモリ７は、その概念を第
４図に示すように、表示画面Ａ中の各画像領域Ｂに対応
したマツピングメモリ７上のアドレスＣに、上記画像領
域に表示すべき画像データが格納されている画像メモリ
２上のアドレスデータを記憶させ、これによって画像メ
モリ２中の該当アドレスから上記画面Ａの画像領域Ｂに
対して所望とする画像データを読出すようにしたもので
ある。従って、このマツピングメモリ７を用いれば、任
意の画像データを任意の画像領域Ｂに表示することが可
能となり、マツピングメモリ７の情報を書換えるだけで
所望の画像編集が可能となる。

ところが画像メモリ２のアクセス速度と、表示！Ｉ５１
の画像信号の速度とを考えた場合、画像メモリ２から画
素単位でデータをアクセスすることは不可能であり、数
画素を１単位として取扱わざるを得ない。このことは、
上記単位に応じて表示画像を区画化して信号処理を行わ
なければならないことを意味し、また実際このような理
由により２値画像にあっては８〜３２画素を単位ブロッ
クとして画像データを取扱っている。しかし、このよう
にブロック化して画像データを扱うと、表示画像の編集
単位が上記ブロックの大きさによって制限されてしまう
と云う問題が生じた。そして、これにより任意の画像位
置での画像書換え等の編集ができないと云う欠点が生じ
た。

〔発明の目的〕

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、マツピングメモリを用いて画像
メモリのアクセス制御の利点を活かした上で任意の画像
位置で簡易に且つ効果的に画像処理を行い得る実用性の
高い画像記憶装置を提供することにある。

〔発明の概要〕

本発明は表示画像の１つの区分領域に対して画像メモリ
における複数のゾ１＝Ｉ、ｙりをアクセスできるように
マツピングメモリを構成し、且つこのマツ♂ングメそり
に上記複数のブロックの画像データ間の演算を指定する
制御情報も同時に格納する構成としたものである。

〔発明の効果〕

かくして本発明によればアクセス単位を１ブロツクとし
ながらも、１つの表示ブロック内において画像の合成編
集を行うことが可能となり、従って表示画像の任意の位
置で所望とする画像編集が可能となる。しかもマツプメ
モリの機能を十分に活かして簡易にアクセス制御ができ
、実用上絶大なる効果が奏せられる。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例につき説明する
。

第１図は実施例装置の概略構成図である。但し、従来装
置と同一部分には同一符合を付して示しである。この装
置におけるマツピングメモリ７は、表示部１における表
示画面を所定画素数毎に区画したブロックのそれぞれに
対応したアドレスを有している。そして、各アドレスに
は表示区画に表示すべき画素データが含まれる前記画像
メモリ２上のブロックアドレスと、その画素データに付
随する有効画素情報や衰示演算型式等の情報がそれぞれ
格納されるようになっている。即ち、成る表示区画Ｐに
ａなる画像とｂなる画像とを上記区間Ｐを手分にしてそ
れぞれ表示せんとする場合には、マツピングメモリ７の
アドレスｐに、上記画像ａを含む画像メモリ２における
ｆシックアドレスＡと、画像すを含むブロックアドレス
Ｂとがそれぞれ格納され、且つこれらのプロ、りＡ、Ｂ
における有効画素が手分ずつであること、またその有効
な画素データのみを選択し合成する旨の演算指定の情報
が記憶される。

しかしてマツピングメモリ７がら続出されるアドレスＰ
に関する情報のうち、プル２クアドレスＡ、Ｂはマルチ
プレクサ１１を介して表示制御部４の制御のもとで選択
され、画像メモリ２に与えられる。これにより、先ずプ
ロッタアドレスＡの画像データがアクセスされて読出さ
れ、次にブロックアドレスＢの画像データがアクセスさ
れて読出される。このようにして読出される画像データ
はレジスタ１２．１３に供給されるが、これらのレジス
タ１２．１３にはダート回路１４を介して前記マルチプ
レクサ１１の動作に応動したラッチ信号が印加されてお
り、これによって先のアクセスで読出されたブロックア
ドレスＡの画像データがレジスタ１２に格納され、次の
アクセスで読出されたブロックアドレスＢの画像データ
がレジスタ１３に格納されるようになっている・演算部
１５はこれらのレジスタ１２．１３にそれぞれ格納され
た画像データを入力し、前記マツピングメモリ７のアド
レスｐから読出された演算情報に従って上記画像データ
間の編集演算を行っている。これにより第６図に示すよ
うにブロックＡの前半部の画素データと、ブロックＢの
後半部の画素データとがそれぞれ選択されたのち合成さ
れる等して１単位ブ四ツクの画像データとして出力され
る。

このように本装置によれば、マツプメモリ７が編集せん
とする画像データを含む複数のブロックをアクセスする
ので、表示区画の中において画像の切換えを行う等、任
意の処理が可能と　　４９図なる。しかもマツプメモリ
７の構成仕様を上述したように変更するだけで、それが
有する本来　　図の機能を十分に活かした上で、区画さ
れたプロ　　のツタの位置に拘りなく簡易に且つ効果的
に画像　　成処理を行うことが可能となる。従ってその
実用　　で的利点は極めて大きく、多大な効果が奏せら
れる。　　　　　　　　　　　　　　　　　　　　　　
マ尚、本発明は上記実施例に限定されるもので　　１は
ない０例えばマツピングメモリのアドレス数　　１およ
び各アドレスの容量は、表示画面の区画数や表示制御形
態等に応じて定めればよいものである。また３つ以上の
プ’Ｏｙりをアクセスしてそれらの間の画像編集を行う
ことも可能であり、ディスプレイを仮想的に任意の大き
さに定めて画像処理を簡易に行い得る。また画像データ
間の演算形態も特に限定されず、論理和処理を行って画
像の重ね合せを行うようにしてもよい。

要するに本発明は、その要旨を逸脱しない範囲で種々変
形して実施することができる。

【図面の簡単な説明】

第１図乃至第３図はそれぞれ従来装置の構成、第４図は
マツプメモリの機能を説明する構図、第５図は本発明の
一実施例装置の概略構図、第６図は画像データ間の演算
例を示す図ある。 ２・・・画像メモリ、５・・・シフトレジスタ、７・・
・、ピングメモリ、１１・・・マルチプレクサ、２．１
３・・・レジスタ、１４・・・ゲート回路、５・・・演
算部 出願人代理人　　弁理士　鈴　江　武　彦第１図 第３図 第４図 昭和　年　月　日 特許庁長官　　若　杉　和　夫　殿 ■、事件の表示 特願昭５７−１１１２２６号 ２、　発明の名称 画像表示制御方式 ３、補正をする者 事件との関係　特許出願人 （３０７）東京芝浦電気株式会社 ５、自発補正 ７、補正の内容 （１）　　発明の名称を下記の通ル訂正する。 記 （２）明細書全文を別紙の通）訂正する。 （３）図面、第４図を別紙の通シ訂正する。 制御部４、そして１ブロック単位で読出された画素デー
タを直列変換し、且つビデオ信号化して前記表示部１に
供給するシフトレジスタ５によシ構成されている。とこ
ろが、このよう、に構成された装置では、画像゛メモリ
２に書込まれた１枚の画像しか表示することができず、
また画像の一部を書換えなければ他の画像を同時表示す
ることができな−と云う問題を有している。 そこで第２図に示すように複数の画像メモリ２＆、２ｂ
〜２ｎとレジスタ５　ｍ　＋　５　ｂ　〜５　ｎを設け
、これらの画像メモリ２＆〜２ｎから読出された画像デ
ータを演算部６にて編集演算したのち表示部１に供給す
る構成が考えられている。然し乍らこのような構成を採
用することは、当然−・−ドウエア量が増し、高価で複
雑化するので実用上問題があった。 〔発明の目的〕 本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、マツピングメモリを用いて画像
メモリのアクセス制御を行うととＫよシ任意の画像位置
で簡易に且つ効果的に画像の編集処理を行い得る実用性
の高い画像表示制御方式を提供することにある。 〔発明の概要〕 本発明は表示部の表示画面よシ大容量の画素データを任
意の位置に収容してなる画像メモリと、上記表示部の表
示画面を等分割してなる複数の表示区画の各々に対応し
て、各表示区画に表示すべき画素データ群の前記画像メ
モリ上での記憶位置を指定するアドレス情報を記憶した
マツピングメモリと、このマツピングメモリから読出さ
れるアドレス情報に従って前記画像メモリから画素デー
タ群を読出して前記表示部に供給する手段とによって構
成されることを特徴とする。 〔発明の効果〕 かくして本発明によれば、マツピングメモリに記憶され
るアドレス情報を制御するだけで表示画像の更新、部分
的な書換え等を簡易に行うことができる。しかも、大容
量の画像メモリとマツピングメモリと云う簡易な構成に
よって、効果的な画像編集を可能とする。更には複数の
アドレス情報による同時アクセスを行い、それらの画素
データ群の編集を行うことによって、表示部に対するア
クセス単位を１ブロツクとしながらも、１つの表示ブロ
ック内において画像の合成編集を行うことが可能とな夛
、従って表示画像の任意の位置で所望とする画像編集が
可能となる等の実用上絶大なる効果が奏せられる。 〔発明の実施例〕 以下、図面を参照して本発明の一実施例につき説明する
。 第３図は実施例装置の概略構成図であシ、第１図に示す
従来装置と同一部分には同一符号を付して示しである。 この実施例装置が特徴とするところは、画像メモリ２を
大容量化し、表示部１の表示画面の画素数より大きい数
の画素データを収容可能にしたことと、マツピングメモ
リ７を設け、上記画像メモリ２からの画素データの読出
しを任意化するようにしたものである。 このマツピングメモリ７は、その概念を第４図に示すよ
うに表示部１の表示画面Ｘを等分割してなる複数の表示
区画Ｙのそれぞれに対応したマツピングメモリ７上のア
ドレス２に、上記画像領域に表示すべき画素データ群（
画像データ）が格納されてｈる画像メモリ２上のアドレ
スデータを記憶させ、これＫよって画像メモリ２中の該
当アドレスから上記画面Ｘの表示区画Ｙに対して所望と
する画像データを読出すようにしたものである。従って
、このマツピングメモリ７を用いれば、任意の画像デー
タを表示部１上の任意の表示区画ＹＫ表示することが可
能となシ、マツピングメモリ７の情報を書換えるだけで
表示画像を簡易に制御して所望とする画像編集が可能と
なる。 つまシ、表示部１のどの表示区画に、どの画像データを
表示すべきかの情報を、各表示区画に対応したマツピン
グメモリ７のアドレスに、画像メモリ２上の該当画素デ
ータが格納されているアドレス情報として記憶して、こ
れに従つて表示画像データを選択して画像表示するので
、。 簡易に且つ効果的に画像編集することができる。 故に、第１図および第２図に示す従来装置には期待する
ことのできない絶大なる効果が奏せられる。 ところで上記画像メモリ２のアクセス速度と、表示部１
の画像信号の速度とを考えた場合、画像メモリ２から画
素単位でデータをアクセスすることが困難であシ、一般
的には数画素を１単位として取扱うことが必要となる。 このことは、上記単位に応じて表示画像を区画化して信
号処理を行わなければならなｈことを意味し、また実際
このような理由によシ２値画像にあっては８〜３２画素
を単位ブロックとして画像データを取扱うことが望まし
い。しかし、このように！ロック化して画像データを扱
うと、表示画像の編集単位が上記ブロックの大きさによ
って制限されてしまうと云う問題が新たに生じる。従っ
て、このような不具合を解消するべく、例えば装置を次
のように構成してもよい。 第５図はこのような観点に立脚した第２の実施例装置の
概略構成図である。但し、８ｇ３図に示す先の実施例装
置と同一部分には同一符号を付して示しである。この装
置にかけるマツピングメモリ７も先の実施例と同様に表
示部１における表示画面を所定画素数毎に等分割に区画
したブロックのそれぞれに対応したアドレスを有してい
る。そして、各アドレスには表示区画に表示すべき画素
データ群が含まれる前記画像メモリ２上のブロックアド
レスと、その画素データに付随する有効画素情報や表示
演算型式等の情報がそれぞれ格納されるようになって１
／＼る。 即ち、成る表示区画Ｐにａなる画像とｂなる画像とを上
記区画Ｐを半分にしてそれぞれ表示せんとする場合には
、マツピングメモリ７のアドレスｐに、上記画像ａを含
む画像メモリ２におけるブロックアドレスＡと、画像す
を含むブロックアドレスＢとがそれぞれ格納され、且つ
これらのブロックＡ、Ｈにおける有効画素が半分ずつで
あること、またその有効な画素データのみを選択し合成
する旨の演算指定の情報が記憶される。 しかしてマツピングメモリ７から読出されるアドレスＰ
に関する情報のうち、ブロックアドレスＡ、Ｂはマルチ
プレクサ１１を介して表示制御部４の制御のもとで選択
され、画像メモリ２に与えられる。これによシ、先ずブ
ロックアドレスＡの画像データがアクセスされて読出さ
れ、次にブロックアドレスＢの画像データがアクセスさ
れて読出される。このようにして読出される画像データ
はレジスタ１２．１３に供給されるが、これらのレジス
タ１２．１３にはｒ−ト回路１４を介して前記マルチプ
レクサ１１の動作に応動したラッチ信号が印加されてお
シ、これによって先のアクセスで読出されたブロックア
ドレスＡの画像データがレジスタ１２に格納され、次の
アクセスで読出されたブロックアドレスＢの画像データ
がレジスタ１３に格納されるようになっている。演算部
１５はこれらのレジスタ１２．１３にそれぞれ格納され
た画像データを入力し、前記マツピングメモリ７のアド
レスｐから読出された演算情報に従って上記画像データ
間の編集演算を行っている。これによシ第６図に示すよ
うに！ロックＡの前半部の画素データと、ブロックＢの
後半部の画素データとがそれぞれ選択されたのち合成さ
れる等して１単位ブロックの画像データとして出力され
る・ このように第２の実施例装置によれば、マツピングメモ
リ７が編集せんとする画像データを含む複数のブロック
をアクセスするので、表示区画の中において画像の切換
えを行う等、任意の処理が可能となる。しかもマツピン
グメモリ７の構成仕様を上述したように変更するだけで
、それが有する本来の機能を十分に活かした上で、区画
されたブロックの位置に拘シなく簡易に且つ効果的に画
像処理を行うことが可能となる。 従ってその実用的利点は極めて大きく、多大な効果が奏
せられる。 尚、本発明は上記各実施例に限定されるものではない。 例えばマツピングメモリのアドレス数および各アドレス
の容量は、表示画面の区画数や表示制御形態等に応じて
定めればよいものテする。また３つ以上の！ロックをア
クセスしてそれらの間の画像ｓｉ集を行９ことも可能で
あシ、ディスプレイを仮想的に任意の大きさに定めて画
像処理を簡易に行い得る。また画像データ間の演算形態
も特に限定されず、論理和処理を行って画像の重ね合せ
を行うようにしてもよい。要するに本発明は、その要旨
を逸脱しない範囲で種々変形して実施することができる
。 ４、図面の簡単な説明 第１図および第２図はそれぞれ従来装置の構成図、第３
図は本発明の第１の実施例装置の概略構成図、第４図は
マツピングメモリの機能を説明する為の図、第５図は本
発明の第２の実施例装置の概略構成図、第６図は画像デ
ータ間の演算例を示す図である。 ２・・・画像メモリ、５・・・シフトレジスタ、７・・
・マツピングメモリ、１ノ・・・マルチプレクサ、１２
．１３・・・レソスタ、１４・・・ｙ−ト回路、１５・
・・演算部。

Claims (2)

【特許請求の範囲】
1. （１）表示画面を等分割してなる複数の表示部　　１画
   の大きさに対応して画像情報をブロック化し　　３・：
   てそれぞれ記憶した画像メモリと、１つの表示区画に編
   集して表示すべき画素データを含む上記画像メモリにお
   ける複数のブロックを同時相　　ｊ定する複数のブロッ
   クアドレスを上記表示区画に対応して記憶したマッグメ
   モリと、とのマ。 プメモリによシアドレス指定されて前記画像メモリから
   読出される複数のブロックの画素デー　　　゛り群を編
   集して出力する手段とを具備したこと　　　１を特徴と
   する画像記憶装置。
2. （２）　　マツプメモリは　表示区画に対応して画像メ
   モリに対する複数のブロックアドレスと共に、これらの
   プロ、シアドレスによシ指定されるプロ、りの画素デー
   タに対する編集処理情報を記憶したものである特許請求
   の範囲第１現記（３）編集処理情報は、ブｐ２り内にお
   ける有的データ数や編集演算の種類を示す情報からなる
   ものである特許請求の範囲第２項記載の画像記憶装置。