JPS5921531Y2 - Muting circuit for direct coupled amplifier - Google Patents

Muting circuit for direct coupled amplifier

Info

Publication number
JPS5921531Y2
JPS5921531Y2 JP1976127347U JP12734776U JPS5921531Y2 JP S5921531 Y2 JPS5921531 Y2 JP S5921531Y2 JP 1976127347 U JP1976127347 U JP 1976127347U JP 12734776 U JP12734776 U JP 12734776U JP S5921531 Y2 JPS5921531 Y2 JP S5921531Y2
Authority
JP
Japan
Prior art keywords
amplifier
turned
circuit
muting
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1976127347U
Other languages
Japanese (ja)
Other versions
JPS5345848U (en
Inventor
崇 志賀
Original Assignee
日本ビクター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本ビクター株式会社 filed Critical 日本ビクター株式会社
Priority to JP1976127347U priority Critical patent/JPS5921531Y2/en
Publication of JPS5345848U publication Critical patent/JPS5345848U/ja
Application granted granted Critical
Publication of JPS5921531Y2 publication Critical patent/JPS5921531Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案は直接結合増幅器のミューティング回路に係り、
最終段の増幅素子にスイッチング素子を接続し、電源投
入時、該スイッチング素子を動作させて出力端子をアー
スせしめることにより、電源投入時から増幅器が正規の
動作状態に至るまでの期間正確にミューティングをかけ
得るミューティング回路を提供することを目的とする。
[Detailed description of the invention] The present invention relates to a muting circuit for a direct coupling amplifier.
By connecting a switching element to the final stage amplifier element and activating the switching element to ground the output terminal when the power is turned on, accurate muting can be achieved from the time the power is turned on until the amplifier returns to its normal operating state. The purpose of the present invention is to provide a muting circuit that can be applied.

第1図は従来の直接結合増幅器の1例の回路図を示す。FIG. 1 shows a circuit diagram of an example of a conventional direct coupling amplifier.

同図において、時刻t1で電源を投入すると、トランジ
スタX2.X3がオンとなり、これにより、コンデンサ
C1は充電されて点aの電位は上昇する。
In the figure, when the power is turned on at time t1, transistor X2. X3 is turned on, thereby charging the capacitor C1 and increasing the potential at point a.

一方、トランジスタX1のベース(点b)の電位が時刻
t3でトランジスタX1が例えばシリコンタイプの場合
約0.6Vに達するとトランジスタX1はオンになり、
点aの電位が下降する。
On the other hand, when the potential at the base (point b) of the transistor X1 reaches about 0.6 V at time t3 if the transistor X1 is of silicon type, the transistor X1 turns on.
The potential at point a decreases.

点aの電位が約0.6■になると増幅器は正規の動作状
態となる。
When the potential at point a reaches approximately 0.6 .mu., the amplifier enters its normal operating state.

この間の点a、点b、点Cの電位は夫々第2図の曲線I
〜IIIに示す如くである。
During this time, the potentials at point a, point b, and point C are respectively curved I in Fig. 2.
~III.

然るに、この従来の増幅器は、点aの電位が時刻t2〜
t3の期間に急激に変動するため、出力端子2にノイズ
がとり出される等の欠点があった。
However, in this conventional amplifier, the potential at point a is from time t2 to
Because of the rapid fluctuation during the period t3, there were drawbacks such as noise being extracted at the output terminal 2.

そこで、従来この電源投入時のノイズを防止(ミューテ
ィング)すべく時定数回路を設けた増幅器があるが、ノ
イズを完全にミューティングするために増幅器が正規の
動作状態になった後も暫くの間ミューティングがかかる
ように時定・数回路を設定しているため、正規の動作状
態になった後入力信号が入来してもこの入力信号がとり
出されるまでの間、時間がかかる等の欠点があった。
Conventionally, there are amplifiers that are equipped with a time constant circuit to prevent (muting) this noise when the power is turned on, but in order to completely mute the noise, it takes a while even after the amplifier has returned to its normal operating state. Since the time constant/number circuit is set so that muting is applied for a while, even if an input signal is received after the normal operating state is reached, it takes time until the input signal is extracted. There was a drawback.

またこの種の増幅器においては、電源が一旦投入される
と時定数回路のコンデンサが充電されてしまうため、電
源を切った直後に再び電源を投入するとミューティング
がかからない等の欠点があった。
Furthermore, in this type of amplifier, once the power is turned on, the capacitor of the time constant circuit is charged, so that muting cannot be applied if the power is turned on again immediately after being turned off.

本考案は上記欠点を除去したものであり、以下図面と共
にその1実施例について説明する。
The present invention eliminates the above-mentioned drawbacks, and one embodiment thereof will be described below with reference to the drawings.

第3図は本考案になる直接結合増幅器のミューティング
回路の1実施例の回路図を示す。
FIG. 3 shows a circuit diagram of one embodiment of a muting circuit for a direct coupled amplifier according to the present invention.

同図中、X4はトランジスタで、そのベースは抵抗Rを
介してトランジスタX3のエミッタに接続されており、
そのコレクタは出力端子2に接続されており、そのエミ
ッタは接地されている。
In the figure, X4 is a transistor whose base is connected to the emitter of transistor X3 via a resistor R.
Its collector is connected to the output terminal 2, and its emitter is grounded.

抵抗R及びトランジスタX4にてミューティング回路4
が構成されており、本考案回路の要部をなす。
Muting circuit 4 with resistor R and transistor X4
is constructed, and forms the main part of the circuit of the present invention.

その他の構成は第1図に示す従来の回路と同様である。The other configurations are similar to the conventional circuit shown in FIG.

同図において、先ず、時刻t1において電源を投入する
と、電源端子3よりの電流はテ勿ツブリング用抵抗R1
を介してテ゛カップリング用コンテ゛ンサC3に供給さ
れ、コンデンサC3を充電する。
In the figure, first, when the power is turned on at time t1, the current from the power supply terminal 3 flows through the rolling resistor R1.
The voltage is supplied to the coupling capacitor C3 via the capacitor C3, and charges the capacitor C3.

ここでトランジスタX1のベースはカップリングコンデ
ンサC2と入力側等価抵抗R2とによって略零■に保持
されているので、トランジスタX1はオフ状態にある。
Here, the base of the transistor X1 is held at approximately zero by the coupling capacitor C2 and the input equivalent resistance R2, so the transistor X1 is in an off state.

このため、トランジスタX2及びX3のベースに電源電
流が供給され、トランジスタX2゜X3はオンとなり、
これにより、コンテ゛ンサC1は充電されて点aの電位
は上昇する。
Therefore, power supply current is supplied to the bases of transistors X2 and X3, and transistors X2 and X3 are turned on.
As a result, the capacitor C1 is charged and the potential at point a increases.

一方、トランジスタX3のエミッタ電流は抵抗R3を介
してトランジスタX1のベースに供給されるので点すの
電位は上昇する。
On the other hand, since the emitter current of the transistor X3 is supplied to the base of the transistor X1 via the resistor R3, the potential of the transistor increases.

この際、抵抗R3は大きな値の抵抗を用いているので、
点すの電位の上昇は点aの電位の上昇よりも遅い。
At this time, since the resistor R3 uses a large value resistor,
The rise in potential at point a is slower than the rise in potential at point a.

ここで、各トランジスタがシリコンで構成されている場
合、第2図に示す如く、時刻t2で点aの電位(曲線I
)が約0.6 V以上になると、トランジスタX4はオ
ンとなり、これにより、出力端子2はトランジスタX4
を介してアースされる。
Here, if each transistor is made of silicon, as shown in FIG. 2, the potential at point a (curve I
) becomes about 0.6 V or more, transistor X4 turns on, and this causes output terminal 2 to
Grounded via.

また、時刻t3で点すの電位(曲線II)が略0.6
Vになると、トランジスタX1はオンとなり、これによ
り、トランジスタX2.X3のベース電流が減少するの
で点aの電位は下降する。
Also, at time t3, the potential of the point (curve II) is approximately 0.6
At V, transistor X1 turns on, which causes transistors X2 . Since the base current of X3 decreases, the potential at point a decreases.

点aの電位が点すの電位と同じ略0.6 Vになると、
トランジスタX4はオフとなり、増幅器は正規の動作状
態になる。
When the potential at point a becomes about 0.6 V, which is the same as the potential at point a,
Transistor X4 is turned off and the amplifier is in normal operation.

このように、本考案によれば、時刻t2〜t3までの期
間、出力端子2はアースされるので、第2図に示す如き
点aの電圧変動によって発生されるノイズは端子2にと
り出されることはなく、ノイズは確実にミューティング
される。
As described above, according to the present invention, since the output terminal 2 is grounded during the period from time t2 to t3, the noise generated by the voltage fluctuation at point a as shown in FIG. 2 is extracted to the terminal 2. Noise is definitely muted.

この際、本考案回路は、従来例のように微分回路や積分
回路等の時定数回路を用いてミューティング時間を設定
しているのではなく、トランジスタX3のエミッタ電位
の変化によって直接ミューティング回路4を動作せしめ
ているので、点aの電圧が変動する期間即ち電源投入時
から増幅器が正規の動作状態に至るまでの間(時刻t2
〜t3)のみ正確にミューティングをかけ得る。
In this case, the circuit of the present invention does not set the muting time using a time constant circuit such as a differentiating circuit or an integrating circuit as in the conventional example, but directly sets the muting time by changing the emitter potential of the transistor X3. 4, the voltage at point a fluctuates, that is, from the time the power is turned on until the amplifier reaches its normal operating state (time t2).
~t3) can be muted accurately.

なお、時刻t1〜t2の期間は実際には極く短時間であ
り、しかも点aの電圧の変動がそれ程ないので、出力端
子2には実質上ノイズは殆どとり出されず、聴感上全く
支障はない。
Note that the period from time t1 to t2 is actually extremely short, and the voltage at point a does not fluctuate that much, so virtually no noise is extracted to the output terminal 2, and it does not affect hearing at all. There isn't.

なお、本実施例においては3段の増幅器について説明し
たが、最終増幅段のトランジスタの端子が第2図の曲線
Iに示す如く変化する増幅器であれば他の直接結合増幅
器にも同様に適用し得る。
Although this embodiment has been described for a three-stage amplifier, the present invention can be similarly applied to other direct coupled amplifiers as long as the terminals of the transistors in the final amplifier stage change as shown by curve I in Fig. 2. obtain.

また、正規の動作状態における点aの電位が0゜6V以
上あっても適宜分圧することにより、電源投入時トラン
ジスタX4を確実に動作せしめ得る。
Further, even if the potential at point a is 0°6 V or more in a normal operating state, the transistor X4 can be operated reliably when the power is turned on by appropriately dividing the voltage.

更に本実施例のようにトランジスタX4で直接ミューテ
ィングする構成に限定されることはなく、例えば、トラ
ンジスタX4を単なるスイッチング素子として用い、こ
の素子にミューティング用のトランジスタを接続した構
成としてもよい。
Further, the present invention is not limited to the structure in which muting is performed directly by the transistor X4 as in this embodiment, but, for example, the structure may be such that the transistor X4 is used simply as a switching element and a muting transistor is connected to this element.

上述の如く、本考案になる直接結合増幅器のミューティ
ング回路は、直接結合増幅器の最終段の増幅素子と出力
端子との接続点とアースとの間に電源投入によりある期
間増幅素子に現われる所定値以上の電圧により導通され
るスイッチング素子を接続した構成としているため、該
最終段の増幅素子の電圧が変動している期間(即ち電源
投入時から増幅器が正規の動作状態に至るまでの間ノイ
ズが発生している期間)のみ正確にミューティングをか
け得、このため、時定数回路を用いてミューティング時
間を設定してミューティングをかけていた従来の回路の
ように増幅器が正規の動作状態になった後ミューティン
グがかかつているということはなく、従って、ミューテ
ィング解除の後即時入力信号をとり出し得、また、電源
を繰返しオン、オフしても電源投入の度に確実にミュー
ティングをかけ得、更に、簡単に構成し得、又、ミュー
ティング回路の動作タイミングが時定数回路によって左
右されることはないので、動作が確実であり、又、増幅
器の最終段の増幅素子に表われる電圧を直接利用してい
るので特別の検出回路を設ける必要はない等の特長を有
する。
As mentioned above, the muting circuit of the direct coupled amplifier according to the present invention has a predetermined value that appears in the amplifying element for a certain period of time when the power is turned on between the connection point between the final stage amplifying element and the output terminal of the direct coupled amplifier and the ground. Since the configuration has connected switching elements that are turned on by the above voltage, noise will not be generated during the period when the voltage of the final stage amplifying element is fluctuating (i.e., from the time the power is turned on until the amplifier returns to its normal operating state). This allows the amplifier to be accurately muted only during the period in which the signal is being generated, unlike conventional circuits that use a time constant circuit to set the muting time and apply muting. Therefore, the input signal can be retrieved immediately after muting is canceled, and muting is ensured each time the power is turned on even if the power is turned on and off repeatedly. Furthermore, it can be easily configured, and since the operation timing of the muting circuit is not influenced by the time constant circuit, the operation is reliable. Since the voltage is directly used, there is no need to provide a special detection circuit.

【図面の簡単な説明】 第1図は従来の直接結合増幅器の1例の回路図、第2図
は第1図に示す回路及び第3図に示す回路の点a、点b
、点Cの電圧特性図、第3図は本考案になる直接結合増
幅器のミューティング回路の1実施例の回路図である。 1・・・・・・入力端子、2・・・・・・出力端子、3
・・・・・・電源端子、4・・・・・・ミューティング
回路、X1〜X4・・・・・・トランジスタ、R,R3
・・・・・・抵抗、C1,C2・・・・・・コンテ゛ン
サ。
[Brief Description of the Drawings] Fig. 1 is a circuit diagram of an example of a conventional direct coupling amplifier, and Fig. 2 is a circuit diagram of the circuit shown in Fig. 1 and the circuit shown in Fig. 3 at points a and b.
, a voltage characteristic diagram at point C, and FIG. 3 is a circuit diagram of one embodiment of a muting circuit for a direct coupling amplifier according to the present invention. 1...Input terminal, 2...Output terminal, 3
...Power terminal, 4...Muting circuit, X1 to X4...Transistor, R, R3
...Resistance, C1, C2...Conductor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 電源投入により発生するノイズを出力端子にとり出さな
いようにする直接結合増幅器のミューティング回路にお
いて、該直接結合増幅器の最終段の増幅素子と該出力端
子との接続点に出力側が接続され、該増幅素子の該電源
投入によりある期間所定値以上の電圧が現われる端子に
入力側が接続され、該所定値以上の電圧により短絡され
るスイッチング素子を設けてなる直接結合増幅器のミュ
ーティング回路。
In a muting circuit for a direct-coupled amplifier that prevents noise generated when the power is turned on from being output to the output terminal, the output side is connected to the connection point between the final-stage amplification element of the direct-coupling amplifier and the output terminal, and the output side of the direct-coupled amplifier is A muting circuit for a direct coupled amplifier, the input side of which is connected to a terminal at which a voltage of a predetermined value or higher appears for a certain period when the power of the element is turned on, and a switching element that is short-circuited by a voltage of the predetermined value or higher.
JP1976127347U 1976-09-24 1976-09-24 Muting circuit for direct coupled amplifier Expired JPS5921531Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1976127347U JPS5921531Y2 (en) 1976-09-24 1976-09-24 Muting circuit for direct coupled amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1976127347U JPS5921531Y2 (en) 1976-09-24 1976-09-24 Muting circuit for direct coupled amplifier

Publications (2)

Publication Number Publication Date
JPS5345848U JPS5345848U (en) 1978-04-19
JPS5921531Y2 true JPS5921531Y2 (en) 1984-06-26

Family

ID=28736692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1976127347U Expired JPS5921531Y2 (en) 1976-09-24 1976-09-24 Muting circuit for direct coupled amplifier

Country Status (1)

Country Link
JP (1) JPS5921531Y2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4962015A (en) * 1972-10-18 1974-06-15
JPS5016582U (en) * 1973-06-12 1975-02-21
JPS50103235A (en) * 1974-01-11 1975-08-15

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4962015A (en) * 1972-10-18 1974-06-15
JPS5016582U (en) * 1973-06-12 1975-02-21
JPS50103235A (en) * 1974-01-11 1975-08-15

Also Published As

Publication number Publication date
JPS5345848U (en) 1978-04-19

Similar Documents

Publication Publication Date Title
JP3203363B2 (en) Peak detector
JPS5836015A (en) Electronic variable impedance device
JPS5921531Y2 (en) Muting circuit for direct coupled amplifier
JP2002111410A (en) Improved slew rate for amplification circuit
GB2032716A (en) Biasing networks for power and amplifiers
JPH045949B2 (en)
KR880001800B1 (en) Muting circuit
JPS6348469A (en) Detection circuit
JPS62161204A (en) Amplifier
JPH0722899Y2 (en) Muting circuit
JPH0113453Y2 (en)
JPH0595276A (en) Or circuit
JPH02690Y2 (en)
JPS59207715A (en) Amplifier
JPS6224976Y2 (en)
JPS6042497Y2 (en) muting circuit
JPH024502Y2 (en)
JP2661138B2 (en) Current amplifier circuit
JPS6311768Y2 (en)
JPH0132412Y2 (en)
JPS584327Y2 (en) amplifier circuit
KR900001320Y1 (en) Integrated circuit used in small signal amplification with muting circuit
JPS6246326Y2 (en)
JPH0316111Y2 (en)
JPS6119529Y2 (en)